Zahlendarstellung und Rechnerarithmetik

Transkript

1 G G.1.1 Inhaltlich Zahlendarstellung: lesbare ASCII Zeichenkette, ganzzahliger Integer, Gleitkommazahl, Festkommazahl. Arithmetik: Vorzeichenregeln, Exponenten, Vorzeichen, Überlauf. Zahlendarstellung und Rechnerarithmetik Digitaltechnik G.1 Einordnung Höhere Informatik Systemprogrammierung Architektur Rechnerarithmetik: - Zahlendarstellung, Operatoren,.. Digitale Schaltungen: - mit/ohne Zustand, Zähler, ALU, logische Arrays, Optimierung Digitale Logik: - Gatter, digitale Signale, Signalausbreitung... I J K H G F C D Elektronik: - Strom & Spannung, Transistoren, Schaltkreisintegration E 1 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

2 G.2.1 Positive ganze Zahlen G.2 Zahlendarstellung Positionale Zahlendarstellung: Der Stellenwert ergibt sich aus der Position einer Ziffer und der Basis der Darstellung, Jede Ziffer wird mit ihrem Stellenwert multipliziert, Ziffernvorrat z.b. von 0 bis 9. Dezimalsystem: Basis des Zahlensystemes ist 10, n-stellige Dezimalzahl: 4753 = (4, 7, 5, 3) 10 = Allgemeiner: häufig Binär-, Oktal- und Hexadezimalzahlen, Basis B aus { 2, 8, 10, 16}, Ziffernalphabet: { 0, , A, B,... F}, einzelne Ziffern Z 0.. Z n-1, n-stellige Zahl: ( Z n-1,... Z 1, Z 0 ) B = Z n-1 B n Z 2 B 2 + Z 1 B Z 0 B 2 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

3 G.2.2 Umwandlung zwischen Zahlendarstellungen Wir rechnen am liebsten im 10er-System. Computer bevorzugen das Binärsystem. Rechnen im Ursprungssystem: Basis des Zielsystems als Divisor, Divisionsreste sind die Ziffern, Fortgesetzte Division, zum Beispiel =>??? 2 19 : 2 = 9 Rest 1 "least significant digit" 9 : 2 = 4 Rest 1 4 : 2 = 2 Rest 0 2 : 2 = 1 Rest 0 1 : 2 = 0 Rest 1 "most significant digit" => ( 1,0,0, 1, 1) 2 = Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

4 Rechnen im Zielsystem: Berechnen der Stellenwerte in aufsteigender Folge, höchsten Stellenwert subtrahieren, wenn möglich, evtl. niedrigere Stellenwerte subtrahieren zum Beispiel AFFE17 16 =>?????? 10 Position Stellenwert10 Ziffer16 "Ziffer"10 Summand E F F A Summe = Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

5 G.2.3 Positive ganze Zahlen im Rechner - "Unsigned Integer" Zifferndarst. als Binärzahl: FlipFlop speichert eine Binärstelle, Register speichert eine Binäerzahl, hier vorläufig ohne Vorzeichen, Unterschiedliche Wortbreite, Je nach Rechner & Sprache, Bit(), byte(8), short(16), int(32), long(64) Zifferndarstellung als BCD-Zahl: englisch = Binary Coded Decimal, nur Ziffern zwischen 0 und 9, 4 Bit pro Ziffer. Zifferndarstellung als ASCII-Zeichen: 8 Bit bzw. 1 Byte pro Ziffer, bis zu 256 verschiedene Buchstabencodes, textuelle Darstellung, unpraktisch zum Rechnen '1' '6' '7' 5 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

6 G.3 Binäre Addition G.3.1 Begrenzte Registerbreite und Übertrag Schriftliche Addition wie beim Dezimalsystem: binär: = => dezimal: 19+9 = 28 Vorzeichenlose Addition mit 4-Bit Registern: Die Operanden passen in die Register, nicht jedoch das Ergebnis nicht immer, Ergebniswert wird abgeschnitten und damit verfälscht, binär: = (1) 0100 => dezimal: = 20 = Übertrag/Carry Overflow 0100 NB: Dies gilt so nur für Zahlen ohne Vorzeichenbit! (siehe später) 6 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

7 G.3.2 Halbaddierer Zwei Eingänge: Von jedem Operanden je eine Binärstelle, Zwei Ausgänge: c, carry: Übertrag auf nächste Stelle, s, sum: aktuelle Binärstelle des Ergebnisses. a b HA c s Schaltung mit XOR-Gatter: c = a b s =!a b + a!b = a b a c Wahrheitstabelle dazu: a b s c b s Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

8 G.3.3 Volladdierer - Blockschaltbild Drei Eingänge: a, b: Von jedem Operanden je eine Binärstelle, cin: Übertrag von den niedrigerwertigen Binärstellen. Zwei Ausgänge: cout, carry: Übertrag auf nächste Stelle. s, summe: aktuelle Binärstelle vom Ergebnis. Blockschaltbild - summarisch: a b c in VA bzw. FA c out s 8 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

9 G.3.4 Volladdierer - Schaltungsaufbau, Wahrheitstabelle Aufbau aus 2 Halbaddierern: Alternativ als nur zweistufiges Schaltnetz, damit geringere Gatterlaufzeiten, Entwurf mit Mintermen... a b c in ha1 C S ha2 C S c out s Wahrheitstabelle: a b c in s ha1 c ha1 c ha2 s c out Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

10 G.3.5 Paralleles Addierwerk Schaltnetz zur Addition n-bit langer Summanden: Übertrag als Ripple-Carry: lange Laufzeiten für den Carry, da alle Stufen durchlaufen werden, Verzögerung für Carry: T = 2n t 10 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

11 G.3.6 Serielles Addierwerk Synchrones Schaltwerk zur Addition n-bit langer Summanden: Je ein Schieberegister für Summanden und Ergebnis. Pro Takt wird jeweils eine Binärstelle addiert. Carry Flip-Flop initialiseren. 11 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

12 G.3.7 Carry-Look-Ahead Addierwerk Beschleunigte Addition: Seriellen Durchlauf der Überträge vermeiden. Grundidee: Übernächste Überträge aus niedrigeren Eingängen berechnen. Carry i+1 = ai bi + (ai + bi) ci = Gi + Pi ci wobei : Gi = ai bi angibt ob die Stelle i einen Carry generiert (Generate) wobei : Pi = ai + bi angibt ob die Stelle i einen Carry weitergeben müsste, falls die vorherige Stufe einen Carry liefert (Propagate) Schaltfunktionen für die Überträge: Carries substituieren! c 1 = G0 + P0 c0 c 2 = G1 + P1 c1 = G1 + P1 G0 + P1 P0 c0 c 3 = G2 + P2 G1 + P2 P1 c1 = G2 + P2 G1 + P2 P1 G0 + P2 P1 P0 c0 = Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

13 G.3.8 Carry-Look-Ahead Schaltung Schaltungsaufwand: max. Anzahl der Gattereingänge hängt von der Breite des Addierers ab, Berechnung der Überträge mit maximal 2 Gatterlaufzeiten möglich. Kaskadierung möglich: reduz. Schaltungsaufwand. pro CLA-Addierer nur 4 t Verzögerung. 13 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

14 G.3.9 Carry-Select Addierer Grundidee zur Beschleunigung der Addition: nicht auf das Carry des niederwertigen Blocks warten, beide Ergebnisse berechnen und später selektieren. Nachgeschalteter Multiplexer selektiert Endergebnis. 14 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

15 G.3.10 Carry-Save Addierer Mehr als zwei Summanden: Überträge aus ersten Addition in der folgenden Addition berücksichtigt. keine Weitergabe der Überträge in der laufenden Addition, zum Beispiel für Vektoradditionswerk. Beispiel: 4-Bit CSA für vier Summanden 15 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

16 G.4 Binäre Subtraktion Subtrahierer kann ähnlich wie Addierer entwickelt werden. Verwendung von Addierern zur Subtraktion: a b = a + (-b) G.4.1 Darstellung negativer Zahlen Vorzeichen und Betrag: ein Bit repräsentiert Vorzeichen, andere Bits repräsentieren Betrag der Zahl. Beispiel: = = 9 Nachteil: Vorzeichen muss für Berechnungen ausgewertet werden. 16 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

17 G.5 Einerkomplement-Darstellung Berechnung des Einerkomplements eines Wertes W bei n Ziffern Komplement C = (2 n 1) W = W 2 (bei n Ziffern/Bits) Komplement C entspreche dem Wert W. Darstellung positiver ganzer Zahlen: höherwertigste Ziffer z n-1 = 0, andere Ziffern beliebig, Wert: ( z n-1,... z 1, z 0 ) 2 = i Σ z i 2 i Darstellung negativer ganzer Zahlen: höherwertigste Ziffer c n-1 = 1, andere Ziffern c als Komplement der Ziffern der positiven Zahl, Wert: ( c n-1,... c 2, c 1, c 0 ) 2 = (-2 n-1 +1) + i Σ c i 2 i ( 1, 0, 0, 1 ) 2 = (-2 n-1 +1) + ( ) = Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

18 G.5.1 Einerkomplement - Zahlenbereich Beispiel: Darstellungslänge n=4 kleinste negative Zahl: = = -7 größte negative Zahl: = = 0 Nachteil: Null hat zwei unterschiedliche Darstellungen, Schwierigkeit beim Testen auf Null, "positive Null": 0000 (Länge 4) "negative Null": 1111 (Länge 4) Vorteil der Einerkomplement-Darstellung: einfache Umwandlung zwischen positiven und negativen Zahlen, jede Ziffer wird für sich allein invertiert (kein Carry, c i = 1-z i ), Beispiel: aus wird (aus 7 wird 7) Zahlengerade: = -2 n-1+ 1 = = = 2 n Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

19 G.5.2 Sonderfälle beim Übergang zwischen Bereichsgrenzen Einfache binäre Addition innerhalb eines Vorzeichenbereiches: -2 n n = = - Überlauf/Bereichsüberschreitung falls Vorzeichen wechselt trotzdem Operanden ursprünglich mit gleichem Vorzeichen (Overflow): != 1000 (Bereichsüberschreitung am oberen Ende), != Carry-Out (Überschreitung im Negativen) Bei ungleichen Vorzeichen ist ein Überlauf unmöglich: ev. Carry-Out bei der Einerstelle des Resultates draufaddieren, =1110 (kein Carry-Out), =0001 (mit CarryOut). Subtraktion erfolgt durch Addieren des Komplementes Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

20 G.5.3 Schema eines Addierers im Einerkomplement Einerkomplement heute kaum mehr gebräuchlich. Einsatz von leicht modifizierten Standardaddierern für Zahlen in Einerkomplement-Darstellung: Rückführen und Aufaddieren des Carry-Out Signales, Festellen der Überlauffehler-Kondition (fehlt hier): 20 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

21 G.6.1 Komplementierung G.6 Zweierkomplement-Darstellung Berechnung des Zweierkomplements eines Wertes W bei n Ziffern Einerkomplement bilden und dann eins addieren, Komplement C = 2 n W = W (bei n Ziffern/Bits) Komplement C entspreche dem Wert W. Darstellung positiver ganzer Zahlen: höherwertigste Ziffer z n-1 = 0, andere Ziffern beliebig, Wert: ( z n-1,... z 1, z 0 ) 2 = i Σ z i 2 i Darstellung negativer ganzer Zahlen höherwertigste Ziffer c n-1 = 1, andere Ziffern c als Komplement der Ziffern der positiven Zahl, Wert: ( c n-1,... c 2, c 1, c 0 ) 2 = -2 n + i Σ c i 2 i ( 1, 0, 0, 1 ) 2 = -2 n + ( ) = Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

22 G.6.2 Zweierkomplement - Zahlenbereich Beispiel: Darstellungslänge n=4: aus wird und dann (aus 7 wird 7) kleinste negative Zahl: = = -8 größte (negative) Zahl: = = -1 Vorteil der Zweierkomplement-Darstellung: Die Null hat eine eindeutige Darstellung, "Null": 0000 (Länge 4) "Minus 1": 1111 (Länge 4). Nachteil: Kein Komplement für die negativeste Zahl möglich, Komplementbildung etwas teurer, wegen Carry-Fortpflanzung. Zahlengerade: = -2 n-1 = = = 2 n Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

23 G.6.3 Addition & Subtraktion Standardaddierer zur Addition. Subtraktion zusätzlich: Komplementierung eines Summanden, das heisst, zuerst binäre Ziffern invertieren, dann 1 addieren, z.b. durch gesetzten Carry-Eingang. Vorzeichenwechsel bei ursprünglich gleichen Vorzeichen = Überlauf. 23 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

24 G.6.4 Zahlenraum der Zweierkomplementdarstellung Hier für eine Register mit 4 Binärstellen: (unsigned) 24 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

25 G.7 Binäre Multiplikation G.7.1 Schriftliche Multiplikation auf Binärzahlen nur positive Zahlen, ohne Komplement oder Vorzeichen Kontrolle: 3 x 10 = = Übertragung auf den Rechner: Realisierung in Hardware: Addierer und Schieberegister, Realisierung in Software: Addition und Bittest/Schieberegister. Einige Prozessoren besitzen keine Multiplikationshardware. 25 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

26 G.7.2 Vorzeichenlose Multiplikation - seriell Serielles Schaltwerk mit reduziertem Hardwareaufwand: a n-1... a 1 a 0 b n-1... b 1 b 0 n-bit Addierer Steuerwerk carry out p 2n-1... p n+1 p n p n-1... p 1 p 0 Ablauf: Lösche Produktregister P (Länge 2n), n-fache Schleife: b rxz ermitteln, b nach rechts schieben, falls b rxz =1, dann Operand a auf (p 2n-1... p n+1, p n ) addieren, p ein Bit nach rechts verschieben, inklusive alten carry out nächster Schleifendurchlauf aus n. 26 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

27 G.7.3 Array-Multiplizierer Schaltwerk entspricht dem schriftlichen Multiplikationsschema. Carry-Save Addierer für die einzelnen Zeilen. Beispiel für n = 4: es werden drei Additionen benötigt. AND 27 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

28 G.7.4 Schaltwerk für Array-Multiplizierer Beispiel für 4 Bit Wortbreite. 28 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

29 G.7.5 Multiplikation im 2er-Komplementsystem Gegeben 2 Operanden à n Bits: negative oder positive Vorzeichen, p = a * b; Fall 1: Resultatregister umfasst n Bits: Produkt ist korrekt falls a * b < 2 n anderenfalls Überlauf. Fall 2: Resultatregister umfasst 2n Bits: Produkt ist korrekt für a, b 0, Produkt ist inkorrekt ohne Vorzeichenerweiterung, Produkt ist korrekt mit Vorzeichenerweiterung, engl. "sign extension". Beispiele: * = * 3 = * = = -2 * 3 = Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

30 G.8 Binäre Division G.8.1 Papier- und Bleistiftversion Wenn möglich Divisor vom skalierten Dividenden subtrahieren = 1011 Quotient Kontrolle: = 11 Rest Rest Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

31 G.8.2 Restoring Division Das oben beschriebene Verfahren wird auch Restoring Division genannt, da hierbei der ursprüngliche Dividend wiederhergestellt wird ("wenn nicht ging" => ). Mathematisch: entweder Dividend Divisor = Quotient + Rest Divisor oder auch Dividend = Divisor * Quotient + Rest oft wünscht man, dass Rest und Divisor gleiches Vorzeichen aufweisen, Elektronisch: addieren, subtrahieren, schieben, in jedem Schritt testweise den Divisor vom skalierten Dividenden subtrahieren, falls Subtraktion ohne Vorzeichenwechsel, dann Quotientenstelle q i = 1, sonst Quotientenstelle q i = 0, Divisor wieder draufaddieren, weitere Dividendenstellen ins Subtrahierwerk schieben. 31 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

32 G.8.3 Serielles Schaltwerk für vorzeichenlose Division Ablauf: lade q low mit dem Dividenden a, q high auf Null setzen, n-mal schleifen: q nach links schieben, b von q high subtrahieren, falls q high 0,dann q 0 = 1, sonst Divisor zurückaddieren, q 0 = 0, Resultat: q low : Quotient q high : Rest b n-1... b 1 b 0 >0? n-bit Addierer/ Subtrahierer Steuerwerk q 2n-1... q n+1 q n q n-1... q 1 q 0 32 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

33 G.9.1 BCD Zahlencodierung G.9 BCD Arithmetik 4-Bit Darstellung von Dezimalziffern. BCD steht für "Binary Coded Decimal", bcd <=> bcd <=> (evtl. mit Vorzeichen) Codierungstabelle: Wert Code Wert 8 9 inv. inv. inv. inv. inv. inv. Code Exakte Umwandlung auch für Dezimalbrüche. BCD-Instruktionen auch in den CPUs vorhanden. 33 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

34 G.10 Festkomma-Arithmetik G.10.1 Positionierung des Dezimalpunktes/-kommas Binäre Festkommazahl: Wert: ( z n-1-k,... z 1, z 0, z -1,..., z -k ) 2 = i Σ z i 2 i Die Kommaposition k wird impliziert, aber nicht dargestellt, '1010' 2 => 10,10 2 = 2, , = 50, , = -126, Bestimmung der Kommaposition zur Compilationszeit: COBOL: 05 E-Betrag PIC S99999V99 USAGE IS COMP-3. bedeutet 32 Bits bzw. 8 Nibbles, 2 Nachkommastellen, hier BCD-Darstellung impliziert. Rechenoperationen: Addition & Subtraktion unverändert, Multiplikation: die Anzahl der Nachkommastellen beider Operanden addiert sich, Division: Komma einfügen, sobald erste Nachkommastelle des Dividenden kommt. 34 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

35 G.11.1 Zahlendarstellung G.11 Gleitkomma-Arithmetik Darstellung großer und kleiner Zahlen mit gleichem Verfahren: Mantisse M speichert den (evtl. normalisierten) Zahlenwert Z. Exponent E skaliert M, bzw. zeigt die (gleitende) Position des Dezimalpunktes, Zahl Z = ±M * 10 E, Vorzeichen. Beispiele: 0,12345, k = 3 : 123,45 => 0,12345 * ,12345, k = 5 : => 0,12345 * ,12345, k = 4 : 0, => 0,12345 * 10-4 Eine Zahl Z 0 heisst normalisiert, wenn gilt: 1 M < Basis: z.b. z.b. V Exponent 1234,5 mit Basis 10 => 1,2345*10 4 (normalisiert) 3,625 mit Basis 2 => 1,1101*2 1 (normalisiert) Mantisse Beispiel: wissenschaftliche Notation des Taschenrechners 1, entspricht , Exponent zur Basis 10 bestimmt die Skalierung. 35 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

36 Freiheitsgrade bei der Darstellung Gesamtlänge der Darstellung Länge der Exponentendarstellung (Länge der Mantissendarstellung) Darstellung der Mantisse (Einer-, Zweierkomplement oder Vorzeichen und Betrag) Darstellung des Exponenten (1er-, 2er-K., Vorzeichen & Betrag oder Biased Exp.) Biased Exponent (= Charakteristik): Exponenten immer positiv und um eine Konstante(Bias) höher als tatsächlicher Wert, Vorteil: durchgängiger positiver Nummernraum für die Charakteristik, binärer Vergleich zweier Gleitkommazahlen. Beispiel: Bias B = 63, Exponent e = 8 Darstellung als Charakteristik = Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

37 G.9.2 Rechenoperationen Addition/Subtraktion denormalisiere Zahl mit kleinerem Exponent, d.h. Expon. auf gleichen Wert bringen addiere oder subtrahiere Mantissen renormalisiere Mantisse berechne Vorzeichen des Ergebnisses. Multiplikation/Division multipliziere/dividiere Mantissen addiere/subtrahiere Exponenten normalisiere Mantisse berechne Vorzeichen des Ergebnisses 37 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

38 G.9.3 Gleitkomma-Zahlen nach IEEE754 Empfehlung Standard zur Vereinheitlichung der unterschiedlichen Darstellungen. Aufbau einer IEEE 754 Fließkommazahl: allgemeine Wertberechnung: x = (-1) s * 1,m*2 E-Bias erste Ziffer (immer 1) wird nicht in Mantisse gespeichert Bias B hängt von der Länge der Exponentendarstellung E ab: Bias = 2 E-1-1 gültige Charakteristiken: 0 < ch < 2 E -1 (Werte 0 und sind reserviert) 38 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

39 G.11.3 Spezielle Werte nach IEEE754 Empfehlung Null / Zero: Vorzeichen s, e=0, m=0, (positive und negative Null). Unendlich / Infinity symbolische Darstellung für unendlich große Zahl Vorzeichen s, e=2 E -1, m=0, (positiv und negativ Unendlich) NaN / Not a number / Uninit Vorzeichen s, e=2 E -1, m 0 denormalisierte Zahlen (kleiner als kleinste normalisierte Zahl) Vorzeichen s, e=0, m 0, Wertberechnung: x = (-1) s * 0,m*2 1-Bias 39 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm

40 G.11.4 Formatdefinitionen nach IEEE754 Zusätzlich: herstellerabhängig definierbares Format, Extended Precision zwischen Double und Quad. 40 Technische Informatik I, Sommer 2006, P. Schulthess, F. Hauck, VS Informatik, Uni Ulm