Teil VII Einfache Logikgatter. Dynamische Logik, Reduktion der Verlustleistung
|
|
- Martin Arnold
- vor 7 Jahren
- Abrufe
Transkript
1 Teil VII Einfache Logikgatter Dynamische Logik, Reduktion der Verlustleistung 1
2 Zusammenfassung letzte VL: Statische Logik CMOS-Logik Gleichstromverhalten (Aufbau der Gatter, Dimensionierung, ) Gatterlaufzeit (abhängig von den Eingangssignalen, ) Kaskadierung (elektrischer und logischer Aufwand, ) Verlustleistung (geringe Schaltaktivität, ) Falsches Schalten (unnötige Verlustleistung, ) Pseudo-NMOS-Logik Eigenschaften, Aufbau, Funktion DCVS-Logik Eigenschaften, Aufbau, Funktion Pass-Transistor-Logik Eigenschaften, Aufbau, Funktion 2/ 41
3 Inhalt Dynamische Logik Einfaches dynamisches Logikgatter Domino-Logik Nora-Logik Differentielle Domino-Logik Dynamische DCVS-Logik Sample-Set-Differential-Logic Reduktion der Verlustleistung Blockabschaltung Minimierung im aktiven Betrieb 3/ 41
4 Dynamische Logik Einfaches dynamisches Logikgatter 4/ 41
5 Einfaches dynamisches Logikgatter Eigenschaften der dynamischen Schaltungstechnik: vorübergehende Speicherung von Information in Form von Ladungspaketen auf isolierten Kapazitäten geringer Transistoraufwand komplexe Gatter realisierbar kleine Schaltzeiten erreichbar Verbesserungen um Faktor 1,3 bis 2,0 im Vergleich zur CMOS-Logik Logikfunktion wird nur mit n-kanal-transistoren im Pull-Down-Pfad ausgeführt 5/ 41
6 Einfaches dynamisches Logikgatter Beispiel: dynamisches CMOS-Gatter für Z = A B + C Funktion: Φ=0 (Precharge, Vorladephase): Ausgangsknoten wird auf U DD vorgeladen Strompfad zu U SS ist unterbrochen Φ=1 (Evaluation, Ausführungsphase): p-kanal-tr. im Pull-Up-Pfad sperrt Entsprechend der Eingangssignale behält der Ausgang seinen logischen Zustand oder er wird auf 0 V entladen Falsches Schalten (glitching) ist ausgeschlossen. 6/ 41
7 Einfaches dynamisches Logikgatter Vorteile: nur N/2+2 Transistoren anstelle von N Transistoren bei der komplementären CMOS-Logik Die vorausgehenden Gatter müssen nur die n-kanal-transistoren im Pull-Down-Pfad treiben. kapazitive Belastung ist wesentlich verringert Nachteile: logische Funktionen sollten nur mit NOR-Gattern realisiert werden Vermeidung der mehrfachen Stapelung der Transistoren wie bei der Pseudo-NMOS-Logik in jedem Pull-Down-Pfad sind min. zwei Transistoren in Serie 7/ 41
8 Einfaches dynamisches Logikgatter Verlustleistung - Bestimmung der Schaltaktivität α : Während der Vorladephase kann Ladung aus der Versorgung entnommen werden: Ladung wird entnommen, wenn in der vorangegangenen Evaluierungsphase der Ausgang auf Null entladen wurde Keine Ladung wird entnommen, wenn in der vorangegangenen Evaluierungsphase der Ausgang auf Eins blieb Schaltaktivität gleich der Wahrscheinlichkeit, dass in der Evaluierungsphase der Ausgang auf Null gezogen wird. α = p 0 1 = paus0 Beispiel zweifaches NOR-Gatter: Aus der Wertetabelle ergibt sich: Schaltaktivität ist ¾. 8/ 41
9 Einfaches dynamisches Logikgatter dynamisch Taktsystem Taktsignal greift pro Gatter an zwei Transistoren an Vergleich der Verlustleistung statisch Taktsystem keine Taktsignale Schaltaktivität α ist größer: zweifach NOR-Gatter: 3/4 zweifaches NAND-Gatter: 1/4 Schaltaktivität α ist kleiner: zweifach statisches NOR-Gatter: 3/16 zweifaches NAND-Gatter: 3/16 Fazit: Die Dynamische Logik hat eine höhere Verlustleistung als die komplementäre CMOS-Logik. 9/ 41
10 Einfaches dynamisches Logikgatter Logischer Aufwand INV: a) 2 Tr. in Serie: g=2/3 b) 1 Tr. in Serie: g=1/3 NAND: a) 3 Tr. in Serie: g=3/3=1 b) 2 Tr. in Serie: g=2/3 abhängig von der Anzahl n der Transistoren: a) g=(n+1)/3 b) g=n/3 NOR: a) 2 Tr. in Serie: g=2/3 b) 1 Tr. in Serie: g=1/3 nicht abhängig von der Anzahl der Transistoren! a) mit n-kanal-takt-transistor φ 1 φ 1 φ Inverter Nand Nor b) ohne n-kanal-takt-transistor φ 1 φ 1 φ Inverter Nand Nor Fazit: g ist wesentlich kleiner als bei CMOS-Gattern wegen fehlender p-kanal-tr. 10 / 41
11 Bewahrerschaltung Problem: Φ=1 und Eingänge eine logische Null: frei schwebender Knoten am Ausgang keine Verbindung zu U DD oder U SS Kapazitive Kopplungen auf Z und Leckströme: Ausgangspotential logische Fehler! Lösung: Bewahrerschaltungen (Keeper) Nachgeschalteter statischer CMOS-Inverter steuert einen zusätzlichen Transistor P2 CMOS-Inverter wird auch bei Kaskadierung eingesetzt. Funktion: Φ=0 (Vorladephase): P1 zieht den Knoten N1 nach U DD Z=0 Bewahrtransistor P2 wird eingeschaltet. Φ=1 (Durchführungsphase) wenn Pull-Down-Pfad gesperrt bleibt: Knoten N1 wird wegen Störung entladen P2 arbeitet dagegen N1 A B U DD P1 U SS U DD P2 N1 Z C Z 11 / 41
12 Bewahrerschaltung Dimensionierung des Bewahrers: Ist nicht einfach. Kompromiss finden: Legt man P2 weit aus, liefert er viel Strom kann Störung schnell entgegenwirken. ABER: Signalwechsel 0 1 am Ausgang wird verlangsamt Bewahrer ist eine ratioed logic A B U DD P1 U DD P2 N1 C Z exakte Dimensionierung: logische Schaltschwelle des CMOS-Inverters nicht bei U DD /2 sondern näher bei U DD! Bewahrer wird frühzeitig abgeschaltet und der Entladevorgang erleichtert. mit weiteren Transistoren im Pull-Up-Pfad zu erreichen. U SS 12 / 41
13 Falsches Kaskadieren: Einfaches dynamisches Logikgatter Nachteil der einfachen dynamischen Grundschaltung: Blöcke nicht kaskadierbar, um komplexe Logikgatter aufzubauen! Erklärung: In der Vorladephase werden die Ausgangsknoten N1 und N2 auf U DD geladen. In der Durchführungsphase soll der Knoten N1 entladen werden (entsprechende Eingangssignale angenommen) Wegen der Gatterlaufzeit ändert der Knoten N1 verzögert seinen Zustand und M1 bleibt kurzzeitig leitend Der Ausgangsknoten N2 wird teilweise entladen und Information des Knotens N2 kann verloren gehen. 13 / 41
14 Dynamische Logik Dynamische Logikfamilien 14 / 41
15 Domino-Logik Die Domino-Technik umgeht die teilweise Entladung! Nach jedem Logikblock wird ein Inverter eingesetzt: U DD U DD N1 (1 0) N2 (0 1) N3 M1 U SS In der Vorladephase werden die Ausgänge der Inverter (N2) auf niedriges Potential gesetzt. Alle nachfolgenden n-kanal-transistoren (M1) sperren! Sie ist damit eine nichtinvertierende Logik U SS 15 / 41
16 Gatterlaufzeit: Domino-Logik Mit dem Wechsel des Taktsignals nehmen sequentiell alle Logikgatter ihren Ausgangswert ein: Wie bei einer Kette von Dominosteinen, fällt ein Gatter nach dem anderen. Gesamtlaufzeit einer Kette ist im wesentlichen die Summe der einzelnen Gatterlaufzeiten in der Durchführungsphase. U DD U DD N1 (1 0) N2 (0 1) N3 M1 U SS U SS 16 / 41
17 Verbesserungen: Domino-Logik Ausführungsphase der zweiten Stufe kann erst erfolgen, wenn die der ersten Stufe abgeschlossen ist Der Fußpunkttransistor der 2. Stufe ist redundant! kann deswegen weggelassen werden. Stapelhöhe der 2. Stufe ist reduziert Schaltgeschwindigkeit ist verbessert. Problem jetzt in der Vorladephase U DD U SS N Signalwechsel Φ=1 0: Zeit vergeht bis der Knoten N1 auf U DD gezogen wird und der nachfolgende Inverter schaltet. In dieser Zeit kann in der 2. Stufe ein Querstrom fließen. Verhinderung durch Verzögerung der Vorladephase der 2. Stufe! U DD M1 U SS 17 / 41
18 Nora-Logik Kaskadierung ohne Inverter! Alternierend Gatter kaskadieren, die mit n-kanal- oder p-kanal-transistoren zusammengesetzt werden: Gleiche Logikblöcke können mit Hilfe von Invertern verbunden werden. 18 / 41
19 Nora-Logik Funktionsprinzip: Vorladephase: Ausgänge der Logikstufen mit n-kanal- Transistoren auf U DD ( 1 ) vorladen Ausgänge der Logikstufen mit p-kanal- Transistoren auf U SS ( 0 ) vorladen Ausführungsphase: Logikblöcke mit n-kanal-transistoren wechseln sich immer mit Blöcken aus p-kanal-transistoren ab. Zu Beginn der Ausführungsphase sind alle Transistoren gesperrt! 19 / 41
20 Differentielle Domino- Logik Wesentlicher Nachteil der Nora- und der Domino-Logik: sie sind nichtinvertierende Logiken Differentielle Logik liefert invertierende Signale kostet aber zusätzlichen Aufwand Beispiel: Differentielle Domino-Logik ( Dual rail domino -Logik) Lastkonzept der DCVS-Logik Konzept der Vorladephase der Domino-Logik keine Bewahrtransistoren ratioless -Logik wegen kurzen Gatterlaufzeit sehr populär Einsatz in Mikroprozessoren 20 / 41
21 Funktionsweise: Differentielle Domino- Logik Annahme: alle Eingangssignale kommen von anderen differentiellen Domino-Logiken Vorladephase: Eingangssignale haben das Potential Null Ausführungsphase: ein Ausgang wechselt von Signalwechsel in jeder Taktperiode entweder von Z oder Z Hohe Verlustleistung Mf1 und Mf2 bewirken für Φ=1, dass es sich um eine statische Schaltung handelt Ausgänge entweder mit U SS oder mit U DD verbunden 21 / 41
22 Dynamischen DCVS-Logik Entspricht der differentielle Domino-Logik ohne die kreuzgekoppelten p-kanal-transistoren U DD U DD Z=A B A B A M1 B A B=Z Nachteile: Verteilung der Taktsignale von solchen synchronen Schaltungen unnütze Verlustleistung, wenn Schaltungsblöcke nicht gebraucht werden Alternative: selbstgetaktete Schaltungen: beruhen z.b. auf dynamischer DCVS-Logik U SS 22 / 41
23 Dynamischen DCVS-Logik Selbstgetaktete Schaltung: zeitliche Steuerung mit zwei Steuersignalen: complete zeigt nachfolgenden Logikblöcken an, dass gültige Ausgangswerte bereitgehalten werden request Steuerung des Vorladevorgangs Gültige Ausgangswerte: wenn einer der Ausgänge auf Masse liegt NAND Steuerung der Datenübernahme: Taktsignal Φ wird durch das request -Signal ersetzt 23 / 41
24 Herleitung: Sample-Set-Differential-Logic Ausbau der kreuzgekoppelten p-kanal-transistoren der differentiellen Domino-Logik zum statischen Latch Funktion: Φ=0: Strom fließt im linken oder rechten Zweig Für A=1 und B=1 sperrt der rechte Zweig und N2 wird auf U DD gezogen Potential von N1 abhängig von der Dimensionierung der beteiligten Transistoren Φ: 0 1: M1, M2 und M6 sperren das Latch (M3, M4 und M5) bewertet den Potentialunterschied zwischen N1 und N2 und speichert diese Information 24 / 41
25 Sample-Set-Differential-Logic Vorteile: Latch unterstützt die Ausführungsphase komplexere Logikfunktionen können mit einer Schaltung dargestellt werden das Latch verbessert die Störsicherheit 25 / 41
26 Vorteile: Zusammenfassung - dynamische Logik Speicherung von Information in Form von Ladungspaketen auf isolierten Kapazitäten geringer Platzbedarf und hohe Schaltgeschwindigkeit Gatterlaufzeit für einen 0 1 Signalwechsel am Ausgang ist Null Logik kann mit wenigeren und kleineren Transistoren realisiert werden Nachteile: Gatter verbrauchen eine höhere Verlustleistung Dynamische Schaltungen reagieren empfindlich auf Störeinflüsse Wenn dynamische Schaltungstechniken zur Verringerung der Chipfläche und zur Verbesserung der Schaltgeschwindigkeit eingesetzt werden sollen, ist ein wesentlich höherer Aufwand für den Entwurf und die Verifikation der Schaltungen notwendig! 26 / 41
27 Reduktion der Verlustleistung 27 / 41
28 Reduktion der Verlustleistung Geringe Verlustleistung ist ein wichtiges Designkriterium! Aufgaben eines Designers: Sicherstellung ausreichender Schaltgeschwindigkeit bei minimaler dynamischer Verlustleistung und minimalen Leckströmen Zwei Prozesse: 1. die Leistung muss zum Chip gebracht werden 2. in Form von Wärme muss sie wieder abgeführt werden Beide Prozesse verursachen Kosten z. B. aufwändige Gehäuse, großes Akku 28 / 41
29 Reduktion der Verlustleistung Zwei prinzipielle Möglichkeiten: 1. Blockabschaltung a) Clock-Gating b) Power-Gating 2. Minimierung im aktiven Betrieb a) Reduktion der Leckströme b) Reduktion der dynamischen Verlustleistung 29 / 41
30 Reduktion der Verlustleistung Blockabschaltung 30 / 41
31 Blockabschaltung In Prozessoren/komplexen Schaltungen sind nicht immer alle Blöcke zu allen Zeiten aktiv! Bis zu 90 % der Zeit warten die Prozessoren auf Eingaben des Benutzers Welche Blöcke inaktiv sind, stellt eine Software fest Maßnahmen: 1. Taktsignale können angehalten werden (clock gating) einfach zu realisieren 2. Zusätzlich können die Blöcke auch von den Versorgungsleitungen getrennt werden (power gating) 31 / 41
32 Power Gating Multi-Einsatzspannung CMOS-Technik (MTCMOS, Multithreshold CMOS) CMOS-Logikblöcke sind über Schlaftransistoren mit den Versorgungsleitungen verbunden Schlaftransistoren sind High-V T -Transistoren Pfade zwischen U DD und U SS können sehr gut unterbrochen werden Die Schlaftransistoren führen zu kleineren Versorgungsspannungen der Gatter Schaltgeschwindigkeit ist reduziert kürzere Gatterlaufzeiten werden mit Low-V T -Transistoren in den Gattern realisiert. Dimensionierungskonflikt: kleine Spannungseinbußen = große Fläche 32 / 41
33 Power Gating Multi-Einsatzspannung CMOS-Technik Vorteile: Unterschwellenströme um mehrere Größenordnungen reduzierbar Nachteile: große Fläche reduzierte Versorgungsspannung der Gatter reduzierte Schaltgeschwindigkeit der Gatter statische Flip-Flops verlieren ihren Wert höhere Energie nötig, um die Schaltung aus dem Schlafmodus in den aktiven Bereich zu überführen 33 / 41
34 Power Gating Vermeidung von Schlaftransistoren: eingebettete zweifache U T -Logik Im Schlafmodus müssen jene Daten anliegen, damit die High-V T -Transistoren sperren. Dieser Fall ist für alle Gatter nur sehr schwer zu erreichen. Low Vt zweifach-u T -Domino-Logik High-V T -Transistoren für die Vorladephase Schlafen mit 1 am Taktsignal Wenn Ausgang entladen ist, sperren P1 und P2 sicher 1 an allen Datensignalen 34 / 41
35 Reduktion der Verlustleistung Minimierung im aktiven Betrieb 35 / 41
36 Reduzierung der Leckströme Zusammensetzung der Leckströme: Sperrströme der pn-übergänge Gate-Tunnelströme GIDL (Gate Induced Drain Leakage) verursachte Ströme Unterschwellenströme Dynamisch beeinflussbar sind die Unterschwellenströme: Reduktion der Versorgungsspannung U DD Einsetzen von Transistoren, die keine minimal dimensionierte Kanallänge haben Stapeln von Transistoren RBB: Erhöhung von U SB (Reverse Body Bias) 36 / 41
37 Reduzierung der Leckströme Linearisierte Gleichung für kleine U SB : Erhöhung von U T = Reduzierung der Leckströme U T0 ; U SB und/oder U DS 1. Reduktion von U DD = Reduktion von U DS 2. Nicht minimale Kanallänge = Erhöhung von U T 3. Stapeln von Transistoren = Erhöhung von U SB und U GS <0 4. Reverse Body Biasing = Erhöhung von U SB Optimum bei 30 % U DD 130-nm-Technologie: U T TO = U + γ ' U η U SB DS Methode 30 % U DD - Reduktion L min + 30 % Stapeleffekt RBB (30 % U DD ) Simulationsergebnisse 2,2x 9,3x 12,0x 2,3x Theoretisches Modell 1,9x 8,7x 11,5x 2,1x 37 / 41
38 Reduktion der dynamischen Verlustleistung Dynamische Verlustleistung: P C = α f T C L U 2 DD Taktfrequenz und/oder Versorgungsspannung können abgesenkt werden, um Verlustleistung zu minimieren Gatterlaufzeit erhöht sich! Kann teilweise mittels Adapptive Body Biasing ausgeglichen werden Beispiel: Reduktion von U DD und f T um 10% = Minderung der Verlustleistung um 30 % Anforderung: Lokal und zeitlich variable Taktfrequenzen und Versorgungsspannungen 38 / 41
39 Reduktion der dynamischen Verlustleistung Steuerung der Taktfrequenz: Dynamisch steuerbare Phasenregelschleifen (PLL) Diese Schaltungen können die Frequenz verändern Steuerung der Versorgungsspannung: mittels DC-DC-Konvertern 3 Methoden: LDO (Low-Drop-Out)- Schaltung Prinzip des aktiven Spannungsteilers mit Rückkopplungsschleife hohe Effektivität, nur kleinere Spannungen erreichbar Geschalteter Regler (Schalter + LC-Tiefpass) keine Induktivitäten mit geringen Widerständen realisierbar Prinzip der Ladungspumpe hohe Ströme erfordern große Kapazitäten selten eingesetzt 39 / 41
40 Reduktion der dynamischen Verlustleistung Prinzip der dynamische Steuerung: Reduktion der Versorgungsspannung und Taktfrequenz bis ein Fehler auftritt bzw. eine spezifizierte Fehlerwahrscheinlichkeit überschritten wird Zwei Möglichkeiten: 1. Testschaltung, welche die kritischsten Pfade der Logikblöcke enthält: Die Testschaltung hat eine andere Umgebung als die zeitkritischen Pfade. Damit Fehler zuerst in der Testschaltung auftreten, müssen zusätzliche Sicherheiten beim Design der Testschaltung berücksichtigt werden 2. Messung an Ort und Stelle: Methoden mit dem Namen Razor I und Razor II Fehlererkennung und Behebung in Registern 40 / 41
41 Vielen Dank für die Aufmerksamkeit! 41 / 41
Teil VII Einfache Logikgatter. Statische Logik
Teil VII Einfache Logikgatter Statische Logik 1 Einleitung Statische Logik CMOS-Logik Gleichstromverhalten Laufzeit Kaskadierung Falsches Schalten Verlustleistung Pseudo-NMOS-Logik DCVS-Logik Pass-Transistor-Logik
MehrVerlustleistungsreduzierung in Datenpfaden
Verlustleistungsreduzierung in Datenpfaden F. Grassert, F. Sill, D. Timmermann Inhalt Motivation Analyse der Ausgangssituation Verlustleistung in der Schaltungstechnik Selbstgetaktete dynamische Logiken
MehrIntegrierte Schaltungen
Klausur Integrierte Schaltungen 07.03.2013 Hinweise: Beantwortung der Fragen bitte nur auf den Aufgabenbättern! (inkl. Rückseite) Nur vom Assistenten angeheftete und abgezeichnete Zusatzblätter werden
MehrIntegrierte Schaltungen
Klausur Integrierte Schaltungen 28.03.2014 Hinweise: Beantwortung der Fragen bitte nur auf den Aufgabenbättern! (inkl. Rückseite) Nur vom Assistenten angeheftete und abgezeichnete Zusatzblätter werden
MehrÜbung Integrierte Schaltungen 7. Übung: Latch und Register, Logikgatter
Übung Integrierte Schaltungen 7. Übung: Latch und Register, Logikgatter Organisatorisches Termine: 01.11.2013 15.11.2013 29.11.2013 13.12.2013 10.01.2014 24.01.2014 14.02.2014 Klausurvorbereitungsstunde:
MehrIntegrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 10,
Integrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 10, 16.06.2016 Nils Pohl FAKULTÄT FÜR ELEKTROTECHNIK UND INFORMATIONSTECHNIK Lehrstuhl für Integrierte Systeme Organisatorisches
MehrÜbung Integrierte Schaltungen 6. Übung: Pseudo-NMOS, CMOS, Verzögerungszeit, Schaltschwelle,Verlustleistung
Übung Integrierte Schaltungen 6. Übung: Pseudo-NMOS, CMOS, Verzögerungszeit, Schaltschwelle,Verlustleistung Organisatorisches Termine: 01.11.2013 15.11.2013 29.11.2013 13.12.2013 10.01.2014 24.01.2014
MehrIntegrierte Schaltungen
Klausur Integrierte Schaltungen 01.07.2014 Hinweise: Beantwortung der Fragen bitte nur auf den Aufgabenbättern! (inkl. Rückseite) Nur vom Assistenten angeheftete und abgezeichnete Zusatzblätter werden
MehrAsynchronous Chain True Single Phase Clock Logik (AC TSPC)
Asynchronous Chain True Single Phase Clock Logik (AC TSPC) F. Grassert, A. Wassatsch, D. Timmermann Übersicht Grundlagen / Stand der Entwicklungen Verlustleistungsreduktion: Latch-freie Strukturen Weiterentwicklung:
Mehr5. Tutorium Digitaltechnik und Entwurfsverfahren
5. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 13 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
Mehr5. Tutorium Digitaltechnik und Entwurfsverfahren
5. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 9 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrZeitabhängige binäre Schaltungen. Prof. Metzler
Zeitabhängige binäre Schaltungen Prof. Metzler 1 Bistabile Kippstufe Flipflop Eine bistabile Kippschaltung hat zwei Eingänge und zumeist zwei Ausgänge. Mit einem Signal am Eingang E1 wird das Flipflop
MehrTeil IV Latches und Register. dynamisch, statisch
Teil IV Latches und Register dynamisch, statisch 1 Zusammenfassung letzte VL: Definition der verschiedenen Grenzfrequenzen f un, f T, f max Definition der Anstiegs-, Abfall- und Verzögerungszeiten Vorteile
MehrGrundlagen der Rechnertechnologie Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Rechnertechnologie Sommersemester 2010 10. Vorlesung Dr.-Ing. Wolfgang Heenes 22. Juni 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Vorbesprechung drittes Labor
MehrIntegrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 8,
Integrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 8, 18.05.2017 Nils Pohl FAKULTÄT FÜR ELEKTROTECHNIK UND INFORMATIONSTECHNIK Lehrstuhl für Integrierte Systeme Organisatorisches
MehrProseminar Statische CMOS- Schaltungen. Thema: CMOS-NOR-Gatter Gehalten von: Björn Fröhlich Prof. Dr. Zehendner SS05 - FSU Jena
Statische CMOS- Schaltungen Thema: CMOS-NOR-Gatter Gehalten von: Björn Fröhlich Prof. Dr. Zehendner SS05 - FSU Jena Inhaltsübersicht 1. allgemeiner Aufbau 2. Gleichstrom Transfer Charakteristik 3. Transiente
MehrElektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 7
lektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 7 b) n die Schaltung werden nacheinander die in der Tabelle eingetragenen ingangssignale angelegt. Tragen Sie die sich einstellenden Pegel
MehrHochschule Emden / Leer. Ausarbeitung. Speicherung digitaler Signale
Hochschule Emden / Leer Ausarbeitung Thema: Speicherung digitaler Signale eingereicht von: Jens Fresenborg Inhaltsverzeichnis 1 Speicherung Digitaler Signale 1 2 Asynchrone Speicherelemente 1 2.1 RS-Flip-Flop
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs: Technologische Grundlagen programmierbare logische Bausteine 1 Halbleiterdiode Bauelement, durch
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs: Technologische Grundlagen programmierbare logische Bausteine 1 Halbleiterdiode Bauelement, durch
MehrDuE-Tutorien 17 und 18
DuE-Tutorien 17 und 18 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery TUTORIENWOCHE 5 AM 02.12.2011 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
MehrE Technologische Grundlagen
E Technologische Grundlagen 2002, Franz J. Hauck, Verteilte Systeme, Univ. Ulm, [2005sTI1ETech.fm, 20050517 14.57] http://wwwvs.informatik.uniulm.de/teach/ws04/avo/ E.1 1 Einordnung Ebene 6 Ebene 5 Ebene
MehrComputersysteme. 2. Grundlagen Digitaler Schaltungen 2.10 Minimierung Boole scher Funktionen 2.11 CMOS Komplexgatter
Computersysteme 2. Grundlagen Digitaler Schaltungen 2.10 Minimierung Boole scher Funktionen 2.11 CMOS Komplexgatter 1 Die Einsen im KV-Diagramm werden zu Blöcken maximaler Größe zusammengefasst. Dabei
MehrKlausur: TI I Grundlagen der Technischen Informatik
Klausur: TI I Grundlagen der Technischen Informatik Wintersemester 2007/2008 1.Bipolarer Transistor Die Verstärkerschaltung soll mit dem im Kennlinienfeld dargestellten Arbeitspunkt konfiguriert werden.
MehrE Technologische Grundlagen
1 Einordnung E Technologische Grundlagen Ebene 6 Ebene 5 Ebene 4 Ebene 3 Ebene 2 Ebene 1 Ebene 0 roblemorientierte Sprache Assemblersprache etriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrZeitabhängige binäre Schaltungen. Prof. Metzler 1
Zeitabhängige binäre Schaltungen 1 Bistabile Kippstufe Flipflop Eine bistabile Kippschaltung hat zwei Eingänge und zumeist zwei Ausgänge. Mit einem Signal am Eingang E1 wird das Flipflop in den gesetzten
MehrUntersuchung und Reduzierung des Leckstroms integrierter Schaltungen in Nanometer-Technologien bei konstanten Performanceanforderungen
Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für Angewandte Mikroelektronik und Datentechnik Untersuchung und Reduzierung des Leckstroms integrierter Schaltungen in Nanometer-Technologien
MehrPraktikum 2: Diode, Logische Schaltungen mit Dioden und Feldeffekttransistoren
PraktikantIn 1 Matrikelnr: PraktikantIn 2 Matrikelnr: Datum: Aufgabe 2 durchgeführt: Aufgabe 3 durchgeführt: Aufgabe 4a durchgeführt: Aufgabe 4b durchgeführt: Aufgabe 4c durchgeführt: Aufgabe 4d durchgeführt:
MehrGrundlagen der Digitalen Elektronik
Kapitel 1 Grundlagen der Digitalen Elektronik 1.1 Logische Grundverknüpfungen bei historischer Logik Am Beispiel einiger logischer Grundschaltungen lassen sich die logischen Grundverknüpfungen einfach
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 4. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik Inhalt Wiederholung Wechselspannung Einfache Logische Verknüpfungen Logikschaltungen
MehrTechnische Informatik I
Rechnerstrukturen Dario Linsky Wintersemester 200 / 20 Teil 2: Grundlagen digitaler Schaltungen Überblick Logische Funktionen und Gatter Transistoren als elektronische Schalter Integrierte Schaltkreise
MehrGrundlagen der Technischen Informatik. CMOS-Gatterschaltungen. Kapitel 7.3
CMOS-Gatterschaltungen Kapitel 7.3 Prof. Dr.-Ing. Jürgen Teich Lehrstuhl für Hardware-Software-Co-Design CMOS: Inverter-Schaltung VDD PMOS V in V out V in V out CL NMOS Der Inverter besteht aus zwei Transistoren,
MehrFoliensatz 6: Latches und Register
Foliensatz 6: Latches und Register 1 4.7 Latches, Flipflops und Register 4.7.1 Einleitung Auf einem Chip müssen die Daten nicht nur verarbeitet sondern auch gespeichert werden. Hierfür stehen eine Vielzahl
MehrLogikfamilien der Digitaltechnik
Logikfamilien der Digitaltechnik W.Kippels 22. März 2014 Inhaltsverzeichnis 1 Einleitung 2 2 Grundlagen der TTL-Technik 2 2.1 NND-Gatter in TTL-Technik....................... 2 2.2 NOR-Gatter in TTL-Technik........................
MehrPage 1 of 13 Fenster schließen Digitaltechnik 1. Einige Grundlagen 1.1 Signalpegel 1.2 Logische Schaltglieder 1.2.1 UND / AND - Gatter 1.2.2 ODER / OR - Gatter 1.2.3 NICHT / NOT - Gatter 1.2.4 NICHT-UND
MehrElektronikpraktikum SS Serie J. Pochodzalla und W. Lauth mit Assistenten
Elektronikpraktikum SS 2011 7. Serie 30.06.2011 J. Pochodzalla und W. Lauth mit Assistenten Do. 30.06.11 13:00-16:00 Uhr, sowie Fr. 01.07.11 13:00-16:00 Uhr Ort: Gebäude 02-413 (Anfängerpraktikum) 1. Stock,
MehrHardware Praktikum 2008
HaPra 2008 - Versuchsreihe 3 - Diskrete Transistoren Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Organisatorisches Wie funktioniert ein MOSFET? Was
MehrDiplomprüfung WS 2010/11 Fach: Elektronik, Dauer: 90 Minuten
Diplomprüfung Elektronik Seite 1 von 8 Hochschule München FK 03 Maschinenbau Zugelassene Hilfsmittel: alle eigenen Diplomprüfung WS 2010/11 Fach: Elektronik, Dauer: 90 Minuten Matr.-Nr.: Name, Vorname:
MehrElectronic Design Automation (EDA) Technology Mapping
Electronic Design Automation (EDA) Technology Mapping Überblick digitale Synthese Technology Mapping Abbildung durch die Abdeckung eines Baumes Partitionierung des DAG Dekomposition und Abdeckung Beispiel
MehrEntwurf eines LC-VCOs für ein Lesegerät für RFID-Tags. Wei Wu
Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags Wei Wu Übersicht Einleitung (VCO, Eigenschaften) VCO- & Phasenrauschen-Theorie Schaltungsentwurf beruhend auf Topologie-Vergleich Simulationsergebnisse
MehrELEKTRONIKPRAKTIKUM DIGITALTEIL. Institut für Kernphysik
ELEKTRONIKPRAKTIKUM DIGITALTEIL Institut für Kernphysik Version 2018 1 2 Projekt 1 Aufbau von Logikschaltungen mit diskreten Bauelementen Aufgabenstellung 1. Bestimmung einer Übertragungskennlinie und
MehrSchaltungstechnik 1. Univ.-Prof. Dr. techn. Josef A. Nossek. Montag, den Uhr
Grundlagenorientierungsprüfung für Elektroingenieure Schaltungstechnik 1 Univ.-Prof. Dr. techn. Josef A. Nossek Montag, den 17.02.2003 9.00 10.30 Uhr Name: Vorname: Matrikel-Nr.: Hörsaal: Platz-Nr.: Dieses
MehrGrundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen
DIGITALTECHNIK GD KLAUSUR VOM 16. 7. 2015 AUFGABEN UND MUSTERLÖSUNGEN SEITE 1 VON 7 FH Dortmund FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 16. 7. 2015 Aufgaben und
MehrEinige Schemata für Dynapic und Dynasim Interfaces
Einige Schemata für Dynapic und Dynasim Interfaces Nachfolgend werden einige Schemata gezeigt, die als Ideen für das Design von Interfaces für Dynapic- und Dynasim-Tastaturen dienen sollen. Inhalt 1 DYSI-97
MehrGroßintegrationstechnik
Großintegrationstechnik TeiM: Vom Transistor zur Grundschaltung von Prof. Dr.-Ing. Karl Goser Hüthig Buch Verlag Heidelberg INHALTSVERZEICHNIS u:? -- t 0. Einführung l 0.1 Die Mikroelektronik als Basisinnovation
MehrAufgaben zur Analogen Schaltungstechnik!
Aufgaben zur Analogen Schaltungstechnik! Prof. Dr. D. Ehrhardt Aufgaben Analoge Schaltungstechnik Prof. Dr. D. Ehrhardt 26.4.2017 Seite 1 Aufgaben zur Analogen Schaltungstechnik! Prof. Dr. D. Ehrhardt
MehrI. Ziel der Versuche Verständnis für Entwurf und Funktionsweise digitaler Schaltungen.
Elektronikpraktikum SS 2015 7. Serie: Digitale Schaltungen U. Schäfer, A. Brogna, Q. Weitzel und Assistenten Ausgabe: 07.07.2015, Durchführung: Di. 14.07.15 13:00-17:00 Uhr Ort: Gebäude 02-413 (Anfängerpraktikum)
MehrDiplomprüfung SS 2011 Elektronik/Mikroprozessortechnik, 90 Minuten
Diplomprüfung Elektronik Seite 1 von 9 Hochschule München FK 03 Maschinenbau Zugelassene Hilfsmittel: alle eigenen Diplomprüfung SS 2011 Elektronik/Mikroprozessortechnik, 90 Minuten Matr.-Nr.: Name, Vorname:
MehrGrundlagen der Technischen Informatik. 9. Übung
Grundlagen der Technischen Informatik 9. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 9. Übungsblatt Themen Aufgabe : Aufgabe 2: Aufgabe 3: Aufgabe 4: CMOS-Gatterschaltungen PAL-Implementierung
MehrEnergieeffiziente adiabatische Multiplizierer
Energieeffiziente adiabatische Multiplizierer Etienne Kleine FSU Jena 14. Dezember 2009 1 / 28 Zu Beginn : ein Vergleich CMOS adiabatisches vorgestelltes MAC MAC Design Gesamtverluste (pj) 17,6 1,57 0,73
Mehr3 Die Arten und Familien integrierter Schaltkreise für die Digitaltechnik Die TTL-Familien 166
1 Der kleine Unterschied... analoge und digitale Signale 13 2 Ein paar technische Grundlagen sind für die Digitaltechnik wichtig 20 2.1 Das ohmsche Gesetz und was dahintersteckt 20 A Strom, Spannung, Leistung
MehrKlausur zu Naturwissenschaftliche Grundlagen und Anwendungen
Prof. Dr. K. Wüst WS 2008/2009 FH Gießen Friedberg, FB MNI Studiengang Informatik Klausur zu Naturwissenschaftliche Grundlagen und Anwendungen 13.2.2009 Aufgabenstellung mit Musterlösungen Punkteverteilung
MehrAnaloge und digitale Signale
Analoge und digitale Signale Binär Erster binärer Zustand Zweiter binärer Zustand Schalter geschlossen Schalter geöffnet Impuls vorhanden Impuls nicht vorhanden Transistor leitend Transistor sperrt Spannung
MehrAngewandte Physik II: Elektronik
Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik 9. Schaltwerke. Monostabile Kippschaltung: Univibrator 2. Astabile Kippschaltung: Multivibrator 3. Bistabile Kippschaltung:
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 5. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik Inhalt Wiederholung Feldeffekttransistoren (FET) Logikschaltungen in CMOS-Technologie
Mehr12. Vorlesung. Logix Schaltungsanalyse Elektrische Schaltelemente Logikschaltungen Diode Transistor Multiplexer Aufbau Schaltungsrealisierung
2. Vorlesung Logix Schaltungsanalyse Elektrische Schaltelemente Logikschaltungen Diode Transistor Multiplexer Aufbau Schaltungsrealisierung Campus-Version Logix. Vollversion Software und Lizenz Laboringenieur
MehrGrundlagen der VLSI-Technik
Grundlagen der VLSI-Technik VLSI-Systeme I Prof. Dr. Dirk Timmermann Institut für Angewandte Mikroelektronik und Datentechnik Fakultät für Informatik und Elektrotechnik Universität Rostock Vorteile der
MehrElektronische Schaltungen 2
Horst Wupper Ulf Niemeyer Elektronische Schaltungen 2 Operationsverstärker, Digitalschaltungen, Verbindungsleitungen Mit 385 Abbildungen Springer Inhaltsverzeichnis Vorwort Inhaltsverzeichnis Häufiger
Mehr8. Realisierung von Schaltnetzen mit Gattern
8. Realisierung von Schaltnetzen mit Gattern Im Folgenden soll ein kurzer qualitativer Einblick in die physikalische Arbeitsweise von Gattern gegeben werden. Dabei wird dann auch der Sinn des Begriffes
Mehr4 DIGITALE SCHALTUNGSTECHNIK
Digitale Schaltungstechnik 59 4 DIGITALE SCHALTUNGSTECHNIK Um Daten zu verarbeiten, verwenden Computer als grundlegende Größen logische Variablen, die genau zwei Zustände annehmen können, nämlich den Wert
Mehr6 Integrierte digitale Logikbausteine
6 Integrierte digitale Logikbausteine 6.1 Kennwerte der Integrationsdichte Die Komplexität einer Integrierten Schaltung (IC) wird außer mit der Transistoranzahl auch mit der Anzahl der logischen Gatter
Mehr13. Vorlesung. Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen. Multiplexer Demultiplexer Addierer.
13. Vorlesung Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen Diode Transistor Multiplexer Demultiplexer Addierer 1 Campus-Version Logix 1.1 Vollversion Software und Lizenz Laboringenieur
Mehr1 DigitaleSchaltkreise
Nachrichtenverarbeitung 1 DigitaleSchaltkreise Von Prof. Dipl.-Ing. G. Schaller und Prof. Dipl.-Ing. W. Nüchel Fachhochschule Köln 2., neubearbeitete Auflage Mit 189 Bildern, 3 Tafeln, 32 Beispielen ä
MehrSchaltungstechnik
KLAUSUR Schaltungstechnik 26.07.2012 Prof. Dr.-Ing. habil. F. Ellinger Dauer: 180 min. Aufgabe 1 2 3 4 5 6 Punkte 15 12 17 13 10 11 78 Modellgleichungen Für die Klausur werden folgende Transistormodelle
MehrDiplomprüfung SS 2012 Elektronik/Mikroprozessortechnik
Diplomprüfung Elektronik Seite 1 von 8 Hochschule München FK 03 Maschinenbau Dauer: 90 Minuten Zugelassene Hilfsmittel: alle eigenen Diplomprüfung SS 2012 Elektronik/Mikroprozessortechnik Matr.-Nr.: Hörsaal:
MehrElektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 6
Elektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 6 Prof. aitinger / Lammert esprechung: 29.01.2001 S I ufgabe 1 MOS-Widerstände bb_dummy: 1.0 a) Zeichnen Sie einen Querschnitt durch einen
MehrSynthesis for Low Power Design
Synthesis for Low Power Design Prof. Thomas Troxler Hochschule Rapperswil Abstract Power optimization at high levels of abstraction has a significant impact on reduction of power in the final gate-level
MehrBipolartransistor- npn
Transistor gesteuertes Bauelement (transfer resistor) durch eine angelegte Spannung oder elektrischen Stromsteuerbarer elektrischer Widerstand zum Schalten oder Verstärken von elektrischen Signalen bipolar
MehrSpannungsregelung. Projektlabor Lutz Schülein. 17. November Technische Universität Berlin
Spannungsregelung Projektlabor 2015 Lutz Schülein Technische Universität Berlin 17. November 2015 1 Übersicht 2 Lineare Spannungsregler 3 Schaltregler 4 Vergleich 5 Referenzen Übersicht 1 Übersicht 2 Lineare
MehrEin Vortrag von Kamal Laghmari im Fach: Technische Informatik
Vortrag über FPAA`s Ein Vortrag von im Fach: Technische Informatik Inhalt o Einführung in FPAA`s o Funktionsweise o Architektur o Switched Capacity (SC) o Entwicklungsmethoden o Anwendungsgebiete oausblick
MehrSchülerexperimente zur Elektronik
Schülerexperimente zur Elektronik Walter Sova Diodenschaltungen 1) Welche Lämpchen leuchten jeweils bei den Schalterstellungen? 2) Für den Durchlassbereich eines bestimmten Diodentyps wurde die dargestellte
MehrKlausur-Lösungen EL(M)
Beuth-Hochschule, Prof. Aurich -1/5- Prüfungstag: Do, 11.7.2013 Raum: T202 Zeit: 10:00-12:00 Studiengang: 2. Wiederholung (letzter Versuch)? ja / nein. Name: Familienname, Vorname (bitte deutlich) Matr.:
MehrTransistor BJT II. Roland Küng, 2011
Transistor BJT II Roland Küng, 2011 1 Bias Berechnung Näherung mit i B = 0 Arbeitspunkt: engl. Bias gilt für β >>100 oder R 1, R 2
MehrELEKTRONIK 2 SCHALTUNGSTECHNIK P4-1/5 Prof. Dr.-Ing. Johann Siegl. P4 Praktikum zum Feldeffekttransistor. P4 Praktikum zum Feldeffekttransistor
1 von 5 15.03.2008 11:47 ELEKTRONIK 2 SCHALTUNGSTECHNIK P4-1/5 a) Der Feldeffekttransistor findet vielfältige Anwendung in Elektroniksystemen. Die wichtigsten Anwendungen sind der Feldeffekttransistor
MehrPhysik in der Praxis: Elektronik
MATHEMATISCH-NATURWISSENSCHAFTLICHE FAKULTÄT I INSTITUT FÜR PHYSIK Physik in der Praxis: Elektronik Bonus-Versuch: Feldeffekt-Transistoren und Einführung in die CMOS-Logik Abgabe am 20.02.2011 Übungsgruppe
MehrÜberblick über Quadratur-Generation. Roland Pfeiffer 15. Vorlesung
Überblick über uadratur-generation Oszillator A Oszillator B Roland Pfeiffer 5. Vorlesung Design einer uadratur-generation Ihr Chef stellt Ihnen die Aufgabe, ein Signal in zwei um 90 phasenversetzte Signale
MehrAufgabe 1 Bipolare Transistoren
2 22 Aufgabe Bipolare Transistoren (22 Punkte) Gegeben sei die folgende Transistor-Schaltung bestehend aus einem pnp- und einem npn-transistor. i b2 i c2 i b T2 i c T i 2 R 2 i a =0 u e u a U 0 i R Bild
Mehr- Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden
sequentielle Schaltungen: digitale Schaltung mit inneren Rückführungen sie haben eine zeitsequentielle Arbeitsweise, wobei die einzelnen diskreten Zeitpunkte durch innere Zustände repräsentiert werden
MehrVersuchsvorbereitung P1-63: Digitale Elektronik, Schaltlogik
Versuchsvorbereitung P1-63: Digitale Elektronik, Schaltlogik Kathrin Ender Gruppe 10 28. Oktober 2007 INHALTSVERZEICHNIS Inhaltsverzeichnis 0 Vorbemerkung 3 1 Gatter aus diskreten Bauelementen 3 1.1 AND-Gatter.....................................
Mehr5 Zusammengesetzte und reguläre Schaltungsstrukturen
5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare
Mehr4 20mA Technik Seite 1 von 13. Einleitung
4 20mA Technik Seite 1 von 13 Einleitung In der Industrie werden Sensoren und Auswerteschaltungen nicht immer am gleichen Ort verwendet. Der Sensor muss über längere Strecken sein Sensorsignal liefern,
MehrSS 98 / Platz 1. Versuchsprotokoll. (Elektronik-Praktikum) zu Versuch 4. Differenzverstärker
Dienstag, 19.5.1998 SS 98 / Platz 1 Dennis S. Weiß & Christian Niederhöfer Versuchsprotokoll (Elektronik-Praktikum) zu Versuch 4 Differenzverstärker 1 Inhaltsverzeichnis 1 Problemstellung 3 2 Physikalische
MehrSchaltungstechnik 1. Univ.-Prof. Dr. techn. Josef A. Nossek. Montag, den Uhr
Grundlagenorientierungsprüfung für Elektroingenieure Schaltungstechnik 1 Univ.-Prof. Dr. techn. Josef A. Nossek Montag, den 17.02.2003 9.00 10.30 Uhr Name: Vorname: Matrikel-Nr.: Hörsaal: Platz-Nr.: Dieses
MehrEine Möglichkeit: Latch als Speicherzelle
SRAM Eine Möglichkeit: Latch als Speicherzelle Man könnte ein Latch z.b. aus Gated Invertern benutzen Diese Zelle benötigt 4 Steuerleitungen (LD, RD und Inverse), einen Bus, 2 Versorgungen Viele Leitungen
MehrP2-59,60,61: TRANSISTOR- UND OPERATIONSVERSÄRKER. Vorbereitung
Physikalisches Anfängerpraktikum Teil 2 P2-59,60,61: TRANSISTOR- UND OPERATIONSVERSÄRKER Vorbereitung Gruppe 34 Marc Ganzhorn Tobias Großmann 16. Juli 2006 1 Einleitung In diesem Versuch sollen die beiden
MehrAufgaben zum Elektronik - Grundlagenpraktikum
UNIVERSITÄT LEIPZIG Institut für Informatik Wintersemester 1999/2000 Abt. Technische Informatik Dr. Hans-Joachim Lieske Aufgaben zum Elektronik - Grundlagenpraktikum 4. Praktikumskomplex - Teil 1 Nutzung
MehrBjörn Fröhlich Matrikelnummer Dipl. Informatik 3. Fachsemester CMOS-NOR-Gatter
Björn Fröhlich Matrikelnummer 73981 Dipl. Informatik 3. Fachsemester bjoern_froehlich@web.de CMOS-NOR-Gatter Proseminar: Statische CMOS-Schaltungen Prof. Dr. Eberhard Zehendner Institut für Informatik
MehrGrundlagen der Rechnertechnologie Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Rechnertechnologie Sommersemester 2010 9. Vorlesung Dr.-Ing. Wolfgang Heenes 15. Juni 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Der Feldeffekt 2. Feldeffekttransistoren
MehrTutorium: Einführung in die technische Informatik
Tutorium: Einführung in die technische Informatik Logische Schaltungen (2. 2.3) Sylvia Swoboda e225646@student.tuwien.ac.at Überblick Grundbegriffen von logischen Schaltung Realisierung von Funktionen
MehrFall 1: Diode D1 sperrt (u D1 < 0), Diode D2 leitet (i D2 > 0) Fall 2: Diode D1 leitet (i D1 > 0), Diode D2 sperrt (u D2 < 0)
2 31 Aufgabe 1 Operationsverstärker (31 Punkte) Zuerst soll folgende Schaltung mit einem Operationsverstärker, linearen Widerständen und idealen Dioden untersucht werden. i z =0 u D2 D2 i D2 u e u D1 D1
MehrAufgabe 3.1 Schaltalgebra - Schaltnetze
Aufgabe 3.1 Schaltalgebra - Schaltnetze Zeichnen Sie die folgenden Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern: a) b) F = X ( Y Z) F = EN ( X Y) ( Y Z) zur Lösung 3.1 Aufgabe 3.2
Mehr2.3 Logikoptimierung. Überblick digitale Synthese. Logikoptimierung
2.3 Logikoptimierung Logikoptimierung Überblick digitale Synthese Logikoptimierung Begriffe Mehrstufige Logik Zweistufige Logik:..Exakte Verfahen..Heuristische Verfahren..Expansion/ Reduktion..Streichen
MehrKippschaltung. Machen Sie sich mit den Grundschaltungen des Operationsverstärkers vertraut:
In diesem Versuch lernen Sie prominente en kennen. Eine wichtige Rolle hierbei werden die astabilen en einnehmen. Diese kippen zwischen zwei Zuständen hin und her und werden auch Multivibratoren genannt.
MehrElektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 02-413 (Anfängerpraktikum) 1. Stock, Raum 430
Elektronikpraktikum - SS 24 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 2-43 (Anfängerpraktikum). Stock, Raum 43 Serie 7: Digitale Schaltungen./.7.24 I. Ziel der Versuche Verständnis für Entwurf
MehrAnhang zum Lehrbuch Digitaltechnik, Gehrke, Winzker, Urbanski, Woitowitz, Springer-Verlag, 2016.
Schaltsymbole in der Digitaltechnik Anhang zum Lehrbuch Digitaltechnik, Gehrke, Winzker, Urbanski, Woitowitz, Springer-Verlag, 2016. In diesem Anhang erfolgt eine Zusammenfassung der wichtigsten Begriffe
MehrGrundlagen der Rechnertechnologie Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Rechnertechnologie Sommersemester 2010 12. Vorlesung Dr.-Ing. Wolfgang Heenes 6. Juli 2010 TechnischeUniversität Darmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Logikfamilien 2. Die Ausgangsstufen
MehrReferat Operationsverstärker Wintersemester 2004/2005
Holger Markmann Referat Operationsverstärker Wintersemester 2004/2005... 1 Prinzipieller Aufbau eines OPs... 1 Grundschaltungen eines OPs mit dazugehörigen Kennlinien... 2 Frequenzverhalten eines OPs...
Mehr