Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches
|
|
|
- Nadja Adenauer
- vor 7 Jahren
- Abrufe
Transkript
1 Speicher Typen TI-Übung 5 Speicher, Caches Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Charakteristik Zugriffszeit, Zykluszeit Organisation (Wortkapazität x Wortbreite) Konstruktion Technologie (logisch, technisch) Bits Worte Zusammenschaltung Schreib-/Lesevorgang? Stabilität des Inhalts? Optimierung Überlappung, Synchronität, Burst-Mode EDO-DRAM, (DDR-)SDRAM, RAMBUS Geschwindigkeitsverlust durch Kombination/Caches minderbar andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 1 Speicher SRAM Speicher DRAM Bistabile Kippstufe, Flip-Flop (prinzipiell) Adressiert normalerweise ganze Wörter Zeiten im Bereich 10ns On-Chip noch schneller Schnell, robust, hoher Platz/Energie-Bedarf Caches, hochwertige Anwendungen Kondensator-Speicher Periodischer Refresh/zerstörendes Lesen Adressiert einzelne Bits pro Pane/Matrix Mehrere Panes bilden Wort Zeiten im Bereich 40-70ns Folgezugriffe wesentlich schneller Langsamer, niedriger Platz/Energie-Bedarf Normaler Arbeitsspeicher andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 2 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 3
2 Speicher Zusammenschaltung Speicher Aufgabe Speicherbreite kombiniere AxB zu Ax(B ) Speichertiefe kombiniere AxB zu (A )xb RAS/CAS selektiv für hohe Adressbits durchstellen Decoder Skizzieren Sie für einen 8-Bit-Prozessor einen gemischten Hauptspeicher aus SRAM und EEPROM Der Prozessor verfügt über 16 Adressleitungen, 8 Datenleitungen, sowie WE/CS Die Speicherbausteine sind als 64kx8 (SRAM) und 16kx8 (EEPROM) ausgelegt Welchen Effekt bemerken Sie im Betrieb? Welches Speicher-Layout wählen Sie? andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 4 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 5 Speicher Skizze Speicher Aufgabe WE 0000 SRAM EEPROM 64k x8 WE 16k x8 D7 D0 A15 A0 A15 A0 CS A13 A0 CS SRAM Skizzieren Sie jeweils ein Zeitdiagramm eines asynchronen Schreibzyklus für einen SRAM-Baustein (Zykluszeit 10ns) für einen DRAM-Baustein (Zykluszeit 60ns) A15 A14 BFFF C000 FFFF EEPROM andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 6 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 7
3 Speicher SRAM-Schreibzyklus Speicher DRAM-Schreibzyklus SRAM Schreibzyklus DRAM Schreibzyklus Adresse gültig 10ns 60ns Adresse von CPU Adresse CS row column Adresse von Memory Controller RAS WE CAS OE WE t write Daten D in Daten D in Datenübernahme t write Datenübernahme andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 8 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 9 Speicher Aufgabe Speicher Lösung Ein DRAM-Baustein 4Mx8 soll alle 64ms einen Refresh benötigen Die Zykluszeit beträgt 60ns Der Refresh wird als RAS only ausgeführt bei dem der Controller nur das Signal RAS mit der Adresse der aufzufrischenden Zeile ausgibt Wieviele Refresh-Zyklen müssen hier innerhalb der 64ms ausgeführt werden, um den ganzen Baustein aufzufrischen? Wieviel Bandbreite geht durch diese Refresh-Zyklen verloren? Wieviele Refresh-Zyklen innerhalb der 64ms? Organisation 4Mx8 = 2 22 x8 = (2 11 x2 11 )x8 Also 2 11 = 2048 Zyklen Wieviel Bandbreite Verlust? Refreshdauer ns = 122, 88µs = 0, 123ms Anteilig 0, = 0, 2% andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 10 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 11
4 Speicher Aufgabe Speicher Lösung Aus 32-MBit DRAM-Bausteinen 8Mx4 soll ein Hauptspeicher für eine 8-Bit CPU mit 8 Datenleitungen und 24 Adressleitungen aufgebaut werden Wie groß kann der Hauptspeicher für diese CPU maximal werden? Wie viele 32-MBit DRAM-Bausteine werden hierfür benötigt? Skizzieren Sie den Aufbau! Maximale Größe? 2 24 =16MByte addressierbar bei 24 Adressleitungen Anzahl Bausteine? Durch die Organisation 8Mx4 werden für 8Bit Wortbreite zwei Speicherbausteine nebeneinander verschaltet Diese decken 8MBit x8 = 8MByte ab Zusätzlich wird durch ein zweites Paar Bausteine die Speichertiefe auf 16MByte verdoppelt Man benötigt also 4 Bausteine andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 12 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 13 Speicher Skizze Caches Organisationsformen A22 A0 Vollassoziativer Cache (VA) 8Mx4 8Mx4 Bildet jede Speicherzeile auf beliebige Cachezeile ab. Sucht u.u. parallel mit Comparator pro Zeile Direkt-Abbildender Cache (DA) Bildet Gruppe von Speicherzeilen auf gleiche Cachezeile ab. Gruppe ist durch (Adresse mod Anz.Cachezeilen) definiert A23 N-fach teilassoziativer Cache (TAn) RAS CAS 0 1 8Mx4 D7 D4 8Mx4 D3 D0 Mischform aus VA und DA Bildet eine Speicherzeile auf 1 von N verschiedenen Cachezeilen gleichen Index ab. Skizzieren Sie einen TA4-Cache mit zwei aktiven, auf die selbe Cache-Line abgebildeten Datenbereichen andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 14 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 15
5 Caches Skizze TA4 Caches Vorgehen bei Lesezugriff V TAG DATA Hauptspeicher Hit Miss Wenn Valid/Tag-Vergleich positiv verläuft Gesamte Cachezeile per Burst-Mode laden Address-Alignment auf Zeilenlänge andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 16 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 17 Caches Vorgehen bei Schreibzugriff Caches Übungs- und Klausurfragen (1) Hit - Write Through (WT) Aktualisiert in Cache und nächster Speicherebene Hit - Write Back (WB) Aktualisiert nur in Cache und setzt Dirty-Flag, Aktualisierung in nächster Speicherebene erst bei Verdrängung+Dirty Miss - Write Around Eintrag wird nur in nächster Speicherebene aktualisiert Miss - Fetch on Write Eintrag wird zunächst in den Cache geladen, danach weiter wie bei Hit. Beim L1-Cache eine 3-stufigen Hierarchie wird pro Cache-Zeile ein Valid-Flag gespeichert, welches anzeigt, ob deren Inhalt mit dem zugehörigen Hauptspeicher übereinstimmt Falsch: Valid-Flag zeigt gültige Abbildung zwischen Zeile und nächster Speicherebene (L+1-Cache, HSP) an, die durch Tag identifiziert wird Unterschied Write-Back, Write-Through bei Schreibzugriff WB schreibt nur im Cache und setzt Dirty-Flag (Durchschreiben erst bei Verdrängung) WT schreibt gleich auch in nächste Speicherebene andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 18 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 19
6 Caches Übungs- und Klausurfragen (2) Caches Übungs- und Klausurfragen (3) Vergleichen Sie Vor- und Nachteile von TA4 ggü. VA gleicher Größe TA4 VA Billiger als VA (nur 4 Komparatoren) (+) Auch für größere Cache-Größen einsetzbar (+) Datum in Teilcache nur in einer Zeile speicherbar (-) Anfälliger für Kollisionen bei Zugriffsmustern (-) Teurere, parallele Komparatorlogik (-) Nur für kleine Cache-Größen ökonomisch (-) Datum in jeder Zeile speicherbar (+) Weniger anfällig für Kollisionen bei Zugriffsmustern (+) Nachteil des Direct-Mapped Cache? Hohe Kollisionswahrscheinlichkeit, da viele Zeilen gemeinsam an nur einer Cacheposition Warum sind L1 oft Write-Through-, L2 oft Write-Back-Caches? L1 oft logisch adressiert und muss bei häufigem Prozesswechsel reinitialisiert werden L1-WT sichert die Daten gleich in L2 L2 oft physikalisch adressiert, größer als L1 L2-WB nutzt dies um möglichst spät prozessunabhängig in HSP durchzugreifen Warum wurde Cache erst für Prozessoren > 20MHz eingesetzt? CPU-DRAM-Entkopplung wirkt sich erst bei DRAM-Grenze 10-20MHz aus andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 20 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 21 Caches Aufgabe (1) Caches Aufgabe (2) Prozessor mit 8-Bit Datenbus, 1MB Hauptspeicher soll einen 1kB Cache mit 8 Byte pro Zeile erhalten Welche Adressleitungen sind relevant? A19-A0 (2 10 =1k, 2 20 =1M) Bedeutung der Adressleitungen für DA-Cache? A2-A0 (2 3 = 8) Byte-Auswahl in Zeile A9-A3 ( = 3 27 ) Zeilen-Index A19-A10 Tag Bedeutung der Adressleitungen für VA-Cache? A2-A0 Byte-Auswahl in Zeile A19-A3 Tag Wieviele Tag-Worte welcher Bitlänge muss das RAM des DA-TAG-Speichers enthalten können? Aufgabe Bitlänge = Anz. Adressleitungen für Tag = 10 Anzahl = 2 Anz.Adressleitungenf ürzeilen Index = 2 7 = 128 Größe = bit = 1,28kbit Ein 32bit-Prozessor mit 32bit-Adressraum soll eine zweistufige Cache-Hierarchie bekommen L1: TA8 mit 8kByte Kapazität, 128 Bit pro Zeile L2: DA mit 256 kbyte Kapazität, 256 Bit pro Zeile Bedeutung der Adressbits A31-A0 in Caches? Bauen Sie den L1 zu einem 4-Wege TA Cache um! andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 22 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 23
7 Caches Aufgabe (2) Caches Lösung Wieviele Tag-Worte welcher Bitlänge muss das RAM des DA-TAG-Speichers enthalten können? Aufgabe Bitlänge = Anz. Adressleitungen für Tag = 10 Anzahl = 2 Anz.Adressleitungenf ürzeilen Index = 2 7 = 128 Größe = bit = 1,28kbit Ein 32bit-Prozessor mit 32bit-Adressraum soll eine zweistufige Cache-Hierarchie bekommen L1: TA8 mit 8kByte Kapazität, 128 Bit pro Zeile L2: DA mit 256 kbyte Kapazität, 256 Bit pro Zeile Bedeutung der Adressbits A31-A0 in Caches? Bauen Sie den L1 zu einem 4-Wege TA Cache um! Adressbits L1 (TA8) A3-A0: Byte-Auswahl in Zeile ( = 24 ) Zunächst als DA konstruiert ( = 4 29 ) DA: A12-A4: Zeilen-Index DA: A31-A13: Tag Umwandlung zu TA8 TA: A9-A4: Zeilen-Index (2 3 weniger!) TA: A31-A10: Tag Adressbits L2 (DA) A4-A0: Byte-Auswahl in Zeile A17-A5: Zeilen-Index A31-A18: Tag Adressbits L1-TA4 A10-A4: Zeilen-Index A31-A11: Tag andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 23 andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 24 Caches Experiment Die Cache-Größe soll experimentell bestimmt werden Welche Ansatz würden Sie wählen? For-Schleife mit wachsender sequentieller Speicherbelegung andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 25 1 #include <iostream > 2 #include <s t d l i b. h> 3 #include <t i m e. h> 4 5 #define MAXLOOP #define MINCACHE 4096 / / 4 KByte 7 #define MAXCACHE / / 2 MByte 8 #define STRIDE using namespace s t d ; long i n t x[ ]; / / 4 MByte i n t main( i n t argc, char argv[ ] ) 15 { 16 c l o c k t s t a r t t i m e ; 17 c l o c k t s t o p t i m e ; 18 long i n t c s i z e ; / / z u f a e l l i g e I n i t i a l i s i e r u n g 21 f o r ( i n t j = 0 ; j < ; j ++) 22 x[ j ] = j ; andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 25
8 27 / / T e i l f e l d g r o e s s e v a r i i e r e n 28 f o r ( c s i z e =MINCACHE/ 4 ; csize <=MAXCACHE/ 4 ; c s i z e =c s i z e 2 ) { 29 s t a r t t i m e = c l o c k ( ) ; / / W i e d e r h o l t e r Inkrement a l l e r Komponenten im T e i l f e l d 32 f o r ( i n t l o o p = 0 ; l o o p < MAXLOOP/ c s i z e ; l o o p ++) 33 f o r ( i n t i = 0 ; i < 1000; i ++) 34 f o r ( i n t j = 0 ; j < csize; j =j +STRIDE) 35 x[ j ] = x[ j ] + 1 ; s t o p t i m e = c l o c k ( ) ; c o u t << Cache Size: << c s i z e 4 << Byte ; 40 c o u t << Time: << ( stop time s t a r t t i m e ) 41 / ( f l o a t ) CLOCKS PER SEC; 42 c o u t << s << e n d l ; 43 } 44 } 1 Cache Size: 4096 Byte Time: 0.56s 2 Cache Size: 8192 Byte Time: 0.57s Cache Size: Byte Time: 0. 6 s 5 Cache Size: Byte Time: 3.64s 6 Cache Size: Byte Time: 5.92s 7 Cache Size: Byte Time: 6.08s andreas.schmied@uni-ulm.de TI-Übung 5 (WS2005) 25
E Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
E Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
B Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
B Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
Rechnerstrukturen. 5. Speicher. Inhalt. Vorlesung Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1.
Rechnerstrukturen 5. Speicher 5.1 Motivation Speichertypen RAM / ROM Dynamisches RAM Inhalt Cache-Speicher Voll Assoziativ n-wege Assoziativ Direct Mapping 5.2 (c) Peter Sturm, Universität Trier 1 Der
Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1
9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register
6 Exkurs: Assoziativspeicher
6 Exkurs: Assoziativspeicher alternative Möglichkeit der Speicherung von Informationen in einem Computer: Assoziativspeicher (inhaltsadressierbarer Speicher bzw. CAM = Content Addressable Memory) : bei
6 Exkurs: Assoziativspeicher (2) 6 Exkurs: Assoziativspeicher. 7.1 Speicherhierarchie. 7 Caches
6 Exkurs: Assoziativspeicher alternative Möglichkeit der Speicherung von Informationen in einem Computer: Assoziativspeicher (inhaltsadressierbarer Speicher bzw. CAM = Content Addressable Memory) : bei
Cache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach
Cache-Speicher Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Cache-Speicher Warum Cache-Speicher? Cache-Strukturen Aufbau und Organisation von Caches Cache-Architekturen Cache-Strategien
é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus
4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts
Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1
Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)
Rechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur
Themen heute Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Besprechung des 8. Übungsblattes Aufgabe 2.6. In diesem
Grob-Struktur des Prozessor-Speichersystems
2.3.2 Speicherstruktur (1) Grob-Struktur des Prozessor-Speichersystems Chipsatz (Erklärung s. später, Folie 104) 22.4.-27.5.2013, Folie 52 2.3.2 Speicherstruktur (2) Zugriff Prozessor zumeist auf schnelle
Erweiterung von Adressraum und Bit Tiefe
Erweiterung von Adressraum und Bit Tiefe Erweiterung des vorigen Beispiels ist offensichtlich: Vergrößerung des Adressraums (in der Größenordnung 2 n ): Füge eine Adressleitung hinzu und verdoppele die
RO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 10 AM 01./02.07.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
SMP Übung 2 1. Aufgabe
SMP Übung 2 1. Aufgabe a) Kilo: K = 2 10 = 1.024 Mega: M = 2 20 = 1.048.576 Giga: G = 2 30 = 1.073.741.824 Tera: T = 2 40 = 1.099.511.627.776 b) Der Prozessor hat 30 Adressleitungen A[31..2], mit denen
Grundlagen der Rechnerarchitektur. Speicher
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
Speicher (1) zur Realisierung eines Rechnerspeichers benötigt man eine Materie mit physikalischen Eigenschaften, die
Speicher (1) Definition: Speichern ist die kurz- oder langfristige Änderung einer oder mehrerer physikalischer Eigenschaften einer Materie durch ein externes Ereignis. zur Realisierung eines Rechnerspeichers
Ergänzung: RAM und ROM. SS 2012 Grundlagen der Rechnerarchitektur Speicher 72
Ergänzung: RAM und ROM SS 2012 Grundlagen der Rechnerarchitektur Speicher 72 Speichern eines Bits versus viele MB Wir wissen wie wir einzelne Bits speichern können (Erinnerung: Latches, Flip Flops) Mehrere
Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.
Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur
2. Ansatzpunkt: Reduktion der Penalty Early Restart und critical word first
2. Ansatzpunkt: Reduktion der Penalty 2.1. Early Restart und critical word first Beide Techniken basieren darauf, die Wartezeit der CPU auf das Mindestmaß zu beschränken. Early restart lädt den Block wie
Grundlagen der Rechnerarchitektur. Speicher
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
Digitaltechnik II SS 2007
Digitaltechnik II SS 27 6. Vorlesung Klaus Kasper Inhalt Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM Digitaltechnik 2 2 Frequenzteiler
Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung
Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM
Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese
Tutorium Rechnerorganisation
Woche 10 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
Tutorium Rechnerorganisation
Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
Mikroprozessortechnik Grundlagen 1
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes
Cache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22
Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.
einfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten...
3 DRAM (10) Vor-/Nachteile von DRAM-Bausteinen: periodischer Refresh erforderlich hohe Zugriffszeit von ca. 60 ns für das erste Datenwort, dank FPM kürzere Zugriffszeit von ca. 30 ns für folgende Datenworte
Technische Informatik 1 - HS 2017
Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik 1 - HS 2017 Übung 11 Datum: 21. 22. 12. 2017 Virtueller Speicher 1 Performanz Gehen Sie von einem virtuellen
Rechnerstrukturen. 5. Speicher. Inhalt. Vorlesung Rechnerstrukturen. Motivation. Speichertypen. Cache-Speicher. Virtueller Speicher
Rechnerstrukturen 5. Speicher 5.1 Motivation Speichertypen RAM / ROM Dynamisches RAM Inhalt Cache-Speicher Voll Assoziativ n-wege Assoziativ Direct Mapping Virtueller Speicher 5.2 1 Der Hauptspeicher A0
Tutorium Rechnerorganisation
Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
Mikrocomputertechnik. Systembus. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O
Systembus Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O Der Ablauf erfolgt in zwei Schritten: o Anlegen von Adressen und Schreib/LeseRichtung o Schreiben bzw. Lesen der Daten
RAM - Random Access Memory
RAM - Random Access Memory Random Access Memory (dt. Speicher mit wahlfreiem Zugriff), abgekürzt RAM, ist ein Speicher, der besonders bei Computern als Arbeitsspeicher Verwendung findet. RAMs werden als
CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse
Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit
Schriftliche Prüfung
OTTO VON GUERICKE UNIVERSITÄT MAGOEBURG FAKULTÄT FÜR INFORMATIK Schriftliche Prüfung im Fach: Technische Informatik I Studiengang: B (PF IF/IngIF;WPF CV/WIF), M (WPF DigiEng) am: Bearbeitungszeit: 24.
Cache Blöcke und Offsets
Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich
Digitaltechnik II SS 2007
Digitaltechnik II SS 27 7. Vorlesung Klaus Kasper Inhalt Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Digitaltechnik 2 2 Digitaltechnik
Mikrocomputertechnik. 5. Systembus R/W. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O. Der Ablauf erfolgt in zwei Schritten:
5. Systembus Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O Der Ablauf erfolgt in zwei Schritten: o o Anlegen von Adressen und Schreib/LeseRichtung Schreiben bzw. Lesen der Daten
RO-Tutorien 15 und 16
Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 10 am 29.06.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft
Rechnernetze und Organisation
Memory 1 Übersicht Motivation Speicherarten Register SRAM, DRAM Flash Speicherhierarchie Cache Virtueller Speicher 2 Motivation Speicher ist zentraler Bestandteil eines Computers neben Prozessor CPU Computer
Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13
UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.
Virtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
Grundlagen der Informationsverarbeitung:
Grundlagen der Informationsverarbeitung: Speicherhierarchie Prof. Dr.-Ing. habil. Ulrike Lucke Durchgeführt von Prof. Dr. rer. nat. habil. Mario Schölzel Maximaler Raum für Titelbild (wenn kleiner dann
Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen
Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)
Technische Informatik 1 - Übung & 22. Dezember Philipp Miedl
Technische Informatik 1 - Übung 11 21. & 22. Dezember 2017 Philipp Miedl Philipp Miedl 21.12.2017 22.12.2017 1 Motivation Aufteilen des Hauptspeichers auf mehrere Prozesse Philipp Miedl 21.12.2017 22.12.2017
4 DRAM-Varianten (2) 4 DRAM-Varianten. 4 DRAM-Varianten (4) 4 DRAM-Varianten (3)
4 DRAM-Varianten Möglichkeiten der Beschleunigung des Zugriffs auf Daten aus DRAM-Bausteinen: 1) Überlappung: Auslesen eines Datenwortes erfolgt simultan zum Anlegen der Adresse für den nächsten Zugriff
Kopplung Interaktion. TI-Übung 6. Kopplung Datenübergabe. RS232 Datenfluss (1) Teilnehmer. Ein-/Ausgabe. Interaktionsarten
Kopplung Interaktion TI-Übung 6 Ein-/Ausgabe Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 Teilnehmer Prozessor Coprozessor (Co-)Prozessor
In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher
Speicherhierarchie In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Register Speicherzellen, direkt mit der Recheneinheit verbunden Cache-Speicher Puffer-Speicher
Digitaltechnik. 6 Speicherelemente. Revision 1.4
Digitaltechnik 6 Speicherelemente A Revision 1.4 Übersicht Adressen Read-Only Memory ROM Random Access Memory RAM Datenbusse Caches Speicher Memory ROM: read-only memory RAM: random-access memory (besser
Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben
Themen heute Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben Besprechung des 9. Übungsblattes Aufgabe 2 Ist in einer Aufgabe wie hier keine explizite Wortbreite angegeben, nicht
Technische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 13. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Register Multiplexer Demultiplexer Halbleiterspeicher Statisches
1,8V Flash and SRAM 28F3208W30
,8V Flash and SRAM 28F328W3 Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 33,8V Flash and SRAM 28F328W3 BGA-Gehäuse Auf 7x9 mm Fläche 28MBit Flash und 8MBit SRAM Liers - PEG-Vorlesung
Aufgabe 4 : Virtueller Speicher
Sommer 216 Technische Informatik I Lösungsvorschlag Seite 16 Aufgabe 4 : Virtueller Speicher (maximal 27 Punkte) 4.1: Generelle Funktionsweise (maximal 5 Punkte) (a) (1 Punkt) Nennen Sie zwei Gründe, weshalb
Speicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen:
Übersicht 1 Einleitung Hauptspeicher 2 Hauptspeicher 3 Caches, Cache-Kohärenz Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
Lösung 5. Mikroprozessor & Eingebettete Systeme 1
Lösung 5 Mikroprozessor & Eingebettete Systeme 1 WS2015 / 2016 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tiefergehende Kenntnis zu vermitteln; sie sollen lediglich den Einstieg in
REFERAT ÜBER RAM-MODULE:
REFERAT ÜBER RAM-MODULE: I N H A L T : M O D U L F O R M E N R A M - T y p e n T A K T R A T E N D A T E N R A T E N B U R S T - M O D I D Y N A M I S C H E S - R A M S T A T I S C H E S - R A M C O L
Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor
![Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor](/thumbs/56/38846879.jpg "Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor")
[Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg Januar 2006 1 / 100 Inhalt dieser
Lösungsvorschlag zur 5. Übung
Prof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 09/10 Lösungsvorschlag zur 5. Übung 1 Präsenzübungen 1.1 Schnelltest a) Welche Aussagen über Caches sind
Übungsklausur Mikroprozessortechnik und Eingebettete Systeme I
Übungsklausur Mikroprozessortechnik und Eingebettete Systeme I Aufgabe Punkte Aufgabe 1: / 35 Aufgabe 2: / 25 Aufgabe 3: / 15 Aufgabe 4: / 15 Aufgabe 5: / 35 Aufgabe 6: / 15 Aufgabe 7: / 20 Aufgabe 8:
Fachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen
DIE EVOLUTION DES DRAM
DIE EVOLUTION DES DRAM Gliederung 1. Motivation 2. Aufbau und Funktionsweise 3. SDRAM 4. DDR SDRAM 5. DDR SDRAM Versionen 06.02.2018 Die Evolution des DRAM Folie 2 von 27 1. Motivation Motivation - Immer
Cache-Kohärenz und -Konsistenz. Betreuer: Prof. Brüning Veton Kajtazi Mat.-Nr.: Universität Heidelberg
Cache-Kohärenz und -Konsistenz Betreuer: Prof. Brüning Veton Kajtazi Mat.-Nr.: 3220501 Universität Heidelberg Inhaltsverzeichnis Wozu Caches? Unterschied Kohärenz und Konsistenz MESI-Protokoll Fazit 2
Arithmetische und Logische Einheit (ALU)
Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen
G. Caches. G.1.1 Kontext & Orientierung
G.1.1 Kontext & Orientierung G. Caches Caches sind kleine, aber schnelle Zwischen- bzw. Pufferspeicher. Assoziative Adressierung anstelle von direkter Adressierung. Für Code, Daten & virtuelle Adressen.
Rechnerarchitektur. Vorlesungsbegleitende Unterlagen. WS 2003/2004 Klaus Waldschmidt
Rechnerarchitektur Vorlesungsbegleitende Unterlagen WS 2003/2004 Klaus Waldschmidt Teil 15 Speicherhierarchie und s Seite 1 Speicherhierarchie: Der Speicherraum wird in einzelne Schichten unterteilt, die
Elektrizitätslehre und Elektronik. Halbleiterspeicher
1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden
Hauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik :
H. Hauptspeicher H.. Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : Hierarchische Datenspeicherung. - Programmierung, Datenbanken,
Klausur Mikroprozessortechnik
1 Prof. Dr. K. Wüst WS 2001 FH Gießen Friedberg, FB MNI Studiengang Informatik Nachname: Vorname: Matrikelnummer: Klausur Mikroprozessortechnik 14.9.2001 Punkteverteilung Aufgabe Punkte erreicht 1 3 2
Notizen-Neuerungen PC- HAUPTSPEICHER
PC- HAUPTSPEICHER Einleitung...2 Erklärung... 2 Technische Grundlagen... 3 Die Vorläufer der heutigen Speicherarten...4 Von SDRAM zu DDR RAM und RDRAM... 5 Die Unterschiede zwischen SDRAM und DDR RAM...
Teil 2.3. Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten?
Speichern von Daten Teil 2.3 Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten? 1 von 23 Inhaltsverzeichnis 3... Speicher sind Wichtig! 4... Speicher Einheiten 7... Flüchtiger Speicher
1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie
1.2.4.1 Cache-Speicher (11) Ersetzungsstrategie Welcher Block wird ersetzt? Verschiedene Strategien LSF: Least Frequently Used LRU: Last Recently Used FIFO: First-In First-Out Random: zufällige Auswahl
Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für
1.3 Speicherwerk (1) Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für Leistungsfähigkeit und Kosten eines Rechners Idealvorstellung Ausreichend Kapazität Zugriffszeit kann stets
, 2014W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2014W Übungsgruppen: Mo., 12.01. Mi., 14.01.2015 Aufgabe 1: Cache-Adressierung Ein Prozessor mit einer Adresslänge von 20 Bit
Computer-Systeme. Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
Computer-Systeme Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
Analyse aktueller Cache-Architekturen hinsichtlich Struktur und Effizienz. Markus Krause
Analyse aktueller Cache-Architekturen hinsichtlich Struktur und Effizienz Markus Krause Dresden, Gliederung 1. Einführung 2. Problemstellung 3. Lösungen a) Miss Rate b) Miss Penalty c) Hit Time 4. Zusammenfassung
SRAM-Zelle Lesevorgang
SRAM-Zelle Lesevorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High - Potential 195 SRAM-Zelle Schreibvorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High
, Franz J. Hauck, Verteilte Systeme, Univ. Ulm, [2005w-TI2-E-Mem.fm, ]
![, Franz J. Hauck, Verteilte Systeme, Univ. Ulm, [2005w-TI2-E-Mem.fm, ]](/thumbs/80/82109949.jpg ", Franz J. Hauck, Verteilte Systeme, Univ. Ulm, [2005w-TI2-E-Mem.fm, ]")
E Hauptspeicher E.1 1 Einordnung Ebene 1 Ebene 6 Ebene 5 Ebene 4 Problemorientierte Sprache Assemblersprache Betriebssystem Ebene 3 ISA (Instruction Set Architecture) Ebene 2 Ebene 1 Ebene Mikroarchitektur
Cache. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011
Cache Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Cache 1/53 2012-02-29 Einleitung Hauptspeicherzugriffe sind langsam die
Technische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 14. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Halbleiterspeicher i Statisches RAM Dynamisches RAM Zahlendarstellung
Grundlagen der Informatik III Wintersemester 2010/2011
Grundlagen der Informatik III Wintersemester 2010/2011 Wolfgang Heenes, Patrik Schmittat 6. Aufgabenblatt mit Lösungsvorschlag 06.12.2010 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen
Beispielhafte Prüfungsaufgaben zur Vorlesung Technische Informatik I Gestellt im Frühjahr 2012
Beispielhafte Prüfungsaufgaben zur Vorlesung Technische Informatik I Gestellt im Frühjahr 2012 Die beigefügte Lösung ist ein Vorschlag. Für Korrektheit, Vollständigkeit und Verständlichkeit wird keine
Speicherhierarchie, Caches, Consistency Models
Speicherhierarchie, Caches, Consistency Models Maximilian Langknecht Lehrstuhl für Rechnerarchitektur Betreuer: Prof. Dr. Ulrich Brüning 1 Inhaltsverzeichnis Speicherhierarchie Warum gibt es Speicherhierarchie?
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) J. Zhang zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme
11. Caches Pufferspeicher
Lesepuffer um vorauszulesen: - erste Leseoperation hat lange Latenzzeit, - Folgedaten vorsorglich schon gelesen, - "prefetch buffer". 11. s 11.1 Pufferspeicher Schreibpuffer um ein Blockieren des schreibenden
Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 6 und Präsenzaufgaben Übung 7
Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 6 und Präsenzaufgaben Übung 7 Dominik Schoenwetter Erlangen, 16. Juni 2014 Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Das Konzept der Speicherhierarchie
Das Konzept der Speicherhierarchie Small is fast, daher sind kleine Speicher schneller (und kosten mehr pro Byte). Vergrößerung von Speichern und schnellerer Zugriff sind aber Schlüsselfunktionen in der
Inhaltsverzeichnis. 1. Die Unterteilung des internen Speichers in ROM und RAM Seite Der ROM-Speicher Seite Der RAM Speicher Seite 4
Inhaltsverzeichnis 1. Die Unterteilung des internen Speichers in ROM und RAM Seite 3 1.1 Der ROM-Speicher Seite 3 1.2 Der RAM Speicher Seite 4 2. Der Cache-Speicher Seite 4 2.1 Die Funktionsweise des 2
G. Caches. G.1.1 Kontext & Orientierung
G.1.1 Kontext & Orientierung G. Caches Caches sind kleine, aber schnelle Zwischen- bzw. Pufferspeicher. Assoziative Adressierung anstelle von direkter Adressierung. Für Code, Daten & virtuelle Adressen.
Folie 1. Folie 2. FH-Augsburg. FH-Augsburg
Folie 1 Inhaltsverzeichnis 1 1. Inhaltsverzeichnis 1-3 4. Anschluss von Speicher und Peripherie 5. Anschluss eines 16-Bit Speichers 6. Anschluss eines 16-Bit Speichers mit Bytezugriff 7. Abbildung Speicherbits