Neue Features von SYSTEM CASCONTM 4.6.x Norbert Münch

Transkript

1 Neue Features von SYSTEM CASCONTM 4.6.x Norbert Münch GÖPEL electronic GmbH 2013

2 Themen in CASCON 4.6.x Treiber-Pin-Festlegung für automatisch generierte Tests ChipVORX Frequenztest-Generierung Labormessungen und Produktionstests ChipVORX BERT und Augendiagramme aktueller Stand Debuggen und Diagnose Diagnose-Tabellenfile Testbusfehler Board-Design-Daten Boardnamen-Anzeige BOM-Support 2 / 30

3 Themen in CASCON 4.6.x Functional Micro Code FMC FMC-Prozeduren mit Parametern ressourcen-spezifische Vorgaben Ausführungsebenen Real Time FMC Variablere Programmierung FLASH per Bscan SVF, JAM/STAPL CASLAN-, Batch-Befehle Integration transparentere Nadelnutzung CASCON-API per LAN PXI5396 dynamisches DTIF / IEEE1445 Lizenzierung 3 / 30

4 Treiber-Pin-Festlegung Wann bzw. warum muss ein Treiberpin ausgewählt werden? Beispiele: Netze mit mehreren Treibern Last für manche Pins zu hoch Signalverfälschungen durch Serienwiderstände und Lasten Funktionale Gründe - ChipVORX RAM-Test Verkürzung der Scankette bei Cluster-Tests nicht ok ok BScan-Pin 2 BScan-Pin 1 Ohne Vorgabe: ATG wählt zufällig Pin1, Pin2 oder abwechselnd beide aus. nonbscan-pin 3 4 / 30

5 Treiber-Pin-Festlegung Wie kann ein Treiberpin ausgewählt werden? nicht ok ok BScan-Pin 2 BScan-Pin 1 nonbscan-pin 3 Zwei grundsätzliche Varianten Nutzer: Pin 1 soll treiben => ATG disabled Pin 2 Nutzer: Pin 2 soll inaktiv sein => ATG nutzt Pin 1 als Treiber Strenge oder weiche Vorgaben Wenn Vorgabe nicht einhaltbar ist => Abbruch oder anderes Pin als Treiber benutzen. 5 / 30

6 Treiber-Pin-Festlegung in CASCON Eintrag im Extended Generator Settings-File *.EGS im Abschnitt Devices Kann auf Baustein- oder Pin-Ebene erfolgen Baustein-Ebene = alle Pins dieses Bausteins Syntax streng weich (DEVICES (DEV U2 (Instruction (Disable (Force (Priority (Priority ) ) EXTEST_HIGHZ) <portlist>) <portlist>) PREFER) DISABLE) Pinebene nicht für Interconnection-Test 6 / 30

7 ChipVORX Frequenztest-Generierung Chip Assisted Test Wird auch BER-Tests beinhalten einfache Generierung alle FPGAs, die Frequenzen messen können; Tooltip: FPGA-Typ 1. je Pin Drag and Drop, oder Button 2. Pinauswahl alle Pins, an denen gemessen werden kann. 7 / 30

8 ChipVORX Frequenztest-Generierung Optionen Messung / Erwartungswert erweiterte Optionen Sichtbarkeit ist kontextsensitiv Interactive Control Panel wirkt für alle Pins nur Messen möglich 8 / 30

9 BERT und Augendiagramme Aktueller Stand Funktioniert für einige wenige FPGAs bei denen bald für alle High-Speed-Pins manuelle CASLAN-Erstellung Problem: Unzahl von Parametern BERT Fehlerzähler Augendiagramme Qualitative Signalbewertung auch bei fehlerfreier Übertragung Schärferes Prüfkriterium Automatische Überwachung des verbotenen Bereichs dadurch produktionstauglich Größe des verbotenen Bereichs festlegbar; aktuell 50% / 50% Nicht von allen FPGAs unterstützt. 9 / 30

10 BERT und Augendiagramm Screenshot Virtex verbotener Bereich 10 / 30

11 BERT und Augendiagramm FAIL unterschiedliche Prüfschärfe PASS 11 / 30

12 BERT und Augendiagramme FAIL Immer noch ein PASS wegen der gewollten hohen funktionalen Toleranz gegen Störungen 12 / 30

13 BERT mit Fehlern beides FAIL 13 / 30

14 Diagnose-Tabellenfile Basis für Diagnose-Ansichten und Fehlerexport Als Projektoption verfügbar Überschreibt Testeinstellungen ATE-Integrationen können das Diagnose-Tabellenfile aktivieren Neue Funktionen Alle Fehler (Testbusfehler) werden in Kurzform aufgenommen Alle Tests (auch SVF, JAM/STAPL) erzeugen Fehlereinträge Neue Optionen Siehe Online-Hilfe 14 / 30

15 Testbus-Fehler Fehlermeldung Low/High auf TDO-TDI-Leitung LOW zwischen U501:TDO(#24) und U1:TDI(#5) TCK, TMS, /TRST und Compliance-Pin-Auflistung weiterhin U501:TCK(#11), TMS(#10) prüfen. Pinnummern-Anzeige DRShift oder IRShift Anzahl der DRShifts Im Diagnose-Tabellenfile 15 / 30

16 Testbus-Fehler Diagnosehilfen für Testbusfehler im Interconnection-Test Generierung Debugger Options Insert DRShifts Status-Zeile RUN => Debugger stoppt beim Schalten des kritischen Pins XH4#9/10 XH5#9 IO8 => U1:PB03_10#74 16 / 30

17 Continuous RUN Neue Parameter Erholungszeit zwischen zwei Durchläufen Rücksetzen des TAP Rücksetzen der PIP-Kanäle 17 / 30

18 Board-Design-Daten optionale Boardnamen-Anzeige bei Multiboard-Projekten in den Tools Devices / Component Explorer Netlist Explorer / Navigator Pin-Properties Busses Nets 18 / 30

19 BOM-Support bei Multiboard-Projekten Syntax im Mounted Device List File ( MOUNTED_COMPONENTS ( BOARD <boardname> <component_shortname_list> ) [ ( BOARD <boardname> <component_shortname_list> ) ]... <component_longname_list> ) component_shortname_list => ohne Präfix / Suffix component_longname_list => mit Präfix / Suffix Bewertung ja existiert Abschnitt für Board xyz? nein ist die Long-List leer? nein ja Bauteile müssen in der Short-List enthalten sein alle Bauteile des Boards werden verwendet Bauteile müssen in der Long-List enthalten sein 19 / 30

20 Functional Micro Code FMC FMC-Prozeduren mit Parametern vereinfacht das Erstellen von komplexeren FMC-Modellen Beispiel -- Read procedure for access of PCI configuration registers (PROC READ_PCI_CONFIG (PARAM abus, adevice, aindex, aregister) (VAR vvalue) (SET vvalue = (abus << 16) + (adevice << 11) + (aindex << 8) + aregister H) (WRITE _wio32 0cf8H, vvalue) (READ _rio32 0cfcH, vvalue) (RETURN vvalue) ) -- get class type and subclass type (SET vbus = 0H) (SET vdevice = 0H) (LOOP 32 (SET vclass = (READ_PCI_CONFIG(vBus, vdevice, 0, 08H) >> 16) and 0FFFFH) (SET vdevice = vdevice + 1) ) 20 / 30

21 Functional Micro Code FMC ressourcenspezifische Vorgaben Breite des Zugriffs auf den Datenbus BYTE, WORD, DWORD (READ readbyte WORDSIZE 1) (WRITE writeword WORDSIZE 2) (EXPECT expdword WORDSIZE 4) Adressraum Memory, IO (READ (WRITE readmem ADDRESS_SPACE Memory) writeio ADDRESS_SPACE IO) Kann auch kombiniert werden (READ readmembyte WORDSIZE 1 ADDRESS_SPACE Memory) 21 / 30

22 Functional Micro Code FMC Interpreter im VTAP-Modell (in DLL auf PC) Jeder IO-Befehl des FMC-Programm wird per DebugSchnittstelle an die Target-CPU gesendet. Interpreter in geladener IP (Target-CPU) Interpreter-Code-Overhead, besonders für kleine Befehle. Mitunter begrenzter Speicherplatz aber Nachlademöglichkeiten Modellentwicklung aufwändiger Schnellere Ausführung Ausführungsebenen und deren Nachteile Konvertiert nach C für Target-CPU (Real Time FMC) Modellentwicklung aufwändiger Mitunter begrenzter Speicherplatz 22 / 30

23 Variablere FLASH-Programmierung FLASH lesen und Daten in ein File schreiben Es kann in ein vorhandenes File geschrieben werden Fileposition ist vorgebbar Füllbytes können vorgegeben werden. Blockweises Zusammenstellen von Files möglich FLASH File 23 / 30

24 Variablere FLASH-Programmierung Ignorieren von Blöcken nur für geblocktes Datenformat daher nur beim PROGRAM und VERIFY nicht beim READ Anwendungsfälle Wenn aus einem kompletten FLASH-Image nur der BootLader oder nur ein Datenpaket neu programmiert werden soll Wenn Bereiche im FLASH funktional überschrieben werden, müssen diese vom Verify ausgenommen werden. 24 / 30

25 Variablere SVF/STAPLProgrammierung Filevorgabe zur Testlaufzeit mittels globaler String-Variablen in den Advanced Options Wenn die Variable nicht existiert oder leer ist, wird das hier vorgegebene SVF-File benutzt, sonst der Inhalt der Variablen Bei SVF sollte Auto-Compile aktiv sein Es werden eigenständige *.BSV-Files angelegt vermeidet unnötiges Compilieren Bei JAM/STAPL muss hier ein gültiges File angegeben werden. Variable setzen Projekt-Optionen Vorangestelltes CASLAN-File im Batch Ausführliches Beispiel in der Online-Hilfe 25 / 30

26 CASLAN- und Batch-Befehle CASLAN Enable / Disable für Pingruppen Group gramdatad/d U2:IOK14, IOJ12, IOP15; begin Disable (U3:D0, D1, D2, gramdatad); End. Batch WAIT <zeit_ms> Test InfraStructure; WAIT 100; Test Interconnection; 26 / 30

27 Integration in ATE-Systeme Neuer Testtyp ATE Integration Mehrere Nadeln können gleichzeitig angesteuert werden Nadeln auf nonbscan-netzen können genutzt werden Import der Nadelnetze von der ATE Interaktiver Nadelnetzfilter CasApiClient Als 64-Bit-Interface Zur Fernsteuerung via LAN Direkte Vorgabe eines SVF- bzw. JAM/STAPL-Textes 27 / 30

28 PXI5396 Dynamisches DTIF DTIF - IEEE1445 Digital Test Interchange Format seit CASCON Export aus einem Simulator (zb. LASAR), Import in CASCON Neu in CASCON: Bewertung der Timing-Vorgaben Nur in Zusammenhang mit der DIO-Karte PXI5396 Es können mehrere dieser Karten zusammengeschaltet werden um die Kanalanzahl zu vergrößern Zeitauflösung: 10 ns 28 / 30

29 Lizenzierung FlexLM neue Version Basiert auf Trusted Storage Borrow wird möglich Etwas komplizierterer Lizenzfileaustausch Bisherige Lizenzfiles sind auch möglich Lizenzierung für ATE-System-Integrationen 29 / 30

30 Vielen Dank für Ihre Aufmerksamkeit! P