Rechnernetze und Organisation
|
|
- Maria Winkler
- vor 7 Jahren
- Abrufe
Transkript
1 Control Unit Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit
2 Üersicht Motivtion Control Unit Digitle Schltungen Komintorische Logik Seuentielle Logik Finite-Stte Mchines Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 2
3 Motivtion Wie sind Prozessoren ufgeut? Wie funktioniert digitle Elektronik? Foto md Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 3
4 Prozessor Prozessor-Architektur Dtenpfd Arithmetic Logic Unit (ALU) Register Kontrollpfd: Control Unit Generelle Hrdwre-Architekturen Dtenpfd Führt Berechnungen durch Kontrollpfd Steuert Dtenpfd Control Unit Control IP Instr. pointer IR Instr. Register MAR Mem. ddr. Reg. Address Control Dtenpfd Kontrollpfd Sttus CPU MBR Mem. Buf. Reg. Dt Hrdwre EAX EAX EAX EAX Accumultor ALU Arithm. Logic Unit Systemus Input Output Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 4
5 Control Unit Clock Aufgen der Control Unit Steuert Prozessorläufe Architektur Mehrere Tkte für Fetch-Execute Counter Decode fetch decod oper exec store Control Unit Clk Phse Fetch IR Flgs Seuencer Decode Opernd Exec next_dr Instruction Cycle Memory 5 Store ALU IR, IP Bus Registers Control signls Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 5
6 RISC versus CISC RISC: Reduced Instruction-Set Computer Einfche Instruktionen Move, Add, Sutrct, Shift,... Einheitliches Instruktionsformt Jede Instruktion: 32 Bit Ausführungszeit jeder Instruktion gleich Typische RISC-CPUs: MIPS, Sprc CISC: Complex Instruction-Set Computer Einfche und komplexe Instruktionen String-Vergleich, Verschiedene Instruktionsformte Byte, 2 Byte,... Instruktionen Unterschiedliche Ausführungszeit Typische CISC-CPUs: 85, 68, 8x86, Pentium Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 6
7 Control Unit Mikro-Progrmm Wird gereitet um Prozessor- Instruktion zureiten Erzeugt Kontrollsignle direkt us ROM-Inhlt Seuencing: Steuerung des Mikroprogrmm- Alufes Code Time t4 t5 t6 t4 t5 t6 t4 t5 t6 t4 t5 t6 Micro-opertion PC IR - - MAR IR MBR Memory AC MBR MBR AC MAR IR Memory MBR - MAR IR MBR Memory AC (AC)+(MBR) Telle r.osorne Control Signls PCL - - Red, MBR in S, MBRL Write, MBR out S - Red, MBR in S, MBRL Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 7
8 Digitle Schltungen Digitl-Elektronik = Synchrone Schltungen Komintorische Logik Führt Berechnungen us Jede Input Signländerung strtet Neuerechnung Seuentielle Logik Speichert Zustände Zustände ändern sich nur zur Tktflnke Glole Signle Clock: Tktsignl Reset Input Clock Reset Komintorische Logik Seuentielle Logik D R Q Clk Output Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 8
9 Schichtenmodell von Schltungen Architektureene Modulrer Aufu Register-Trnsfer-Eene Tktzyklen-genue Beschreiung Logikeene Boolesche Funktion Gttereene Komintorische Gtter und seuentielle Gtter Schltungseene Trnsistoren, Leitungen Architektur Register-Trnsfer Logik Gtter Schltung Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 9
10 Komintorische Logik Outputs hängen nur von Inputs Keine Zustände gespeichert Permnente Evluierung Input-Änderung ewirkt sofortige Outputänderung Beispiel BCD zu 7-Segment Decoder BCD: Binry coded deciml Wndelt Binärzhlen In 7-Segment-Ansteuerung Input i 3 i 2 i i Komintorische Logik 4 7 Output c d e f g Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit
11 Komintorische Logik: Not, And, Or NOT AND OR & >= = not in =! = = nd = && =. = = or = = + Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit
12 Komintorische Logik: Weitere Gtter NAND & NOR >= XOR = XNOR = = not ( nd ) =!( && ) =. = = not ( or ) =!( ) = + = not ( == ) = ^ = = ( == ) =!( ^ ) = Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 2
13 Komintorische Logik Viele Inputs sind möglich u.u. Aufteilen des Gtters c d c d c d Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 3
14 Komintorische Logik Drstellungsrten Formel (Boolesche Ausdruck) =.s +.s Verhltenseschreiung module mux (,,, s); output ; input,, s; ssign = s? : ; endmodule Whrheitstelle Krnugh-Digrmm Symol s Schemtic s s s s =.s +.s Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 4
15 Komintorische Logik Multi-level Logic Digitle Logik knn mehrstufig sein Belieige Stufennzhl Summe-von-Produkten Drstellung Hilft von Whrheitstelle zu B.-Formel Beispiel = s + s + s + s Vereinfchung des Terms möglich =.s +.s NAND und NOR Elementre Gtter Können jede (!) Funktion ilden s s s Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 5
16 Komintorische Logik Relisierung eines NAND = Mit Schltern, Ventilen,... In Hrdwre CMOS Trnsistor-Schltung Trnsistoren reiten ls Schlter Im Regl des Elektronikshops = 74HC: Qud Nnd-2 4 Nnd-Gtter in einem Gehäuse Foto tsuku Vdd Gnd Vdd Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 6
17 Komintorische Logik Komintorik und Softwre AND OR XOR Eigene Instruktionen für logische Verknüpfungen Sehr schnell Nicht Verknüpfung einzelner Bits sondern gnzer Wörter Löscht estimmte Bits Setzt estimmte Bits Invertiert estimmte Bits Testen o Bits gesetzt Input AND Mske = Mske? Testen o Bits gelöscht NOT-Input AND Mske = Mske? Beispiele AND ACC = x5 = MASK = x3c = Löscht estimmte Bits AND ACC, MASK = OR Setzt estimmte Bits OR ACC, MASK = XOR Invertiert estimmte Bits XOR ACC, MASK = 4. Bit gesetzt? if (ACC & ( << 3)) 3. Bit gelöscht? If (~ACC & ( << 2)) Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 7
18 Seuentielle Logik Seuentielle Logik speichert Dten Flipflop speichert ein Bit Speichert ei steigender Clock-Flnke Zeitpunkt! Reset knn Ausgng zurücksetzen Reset ht Priorität Definierter Strtwert» Nch Power-Up Clock-Eingng = Systemtkt Dt in Dt out Clock Reset Dt in Clock Reset D Q Clk R Reset Norml opertion Dt out Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 8
19 Seuentielle Logik Wie werden Bits gespeichert? Durch positive Rückkopplung Wert leit erhlten Dt in Dt out enle Ltch Negtive Rückkopplung Würde zu Oszilltion führen Ltch Level-sensitiver Speicher Rückgekoppelter Multiplexer Flipflop Flnken-sensitiver Speicher Mster- und Slve-Ltch Dt in Clock Mster-Ltch Slve-Ltch Flipflop Dt out Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 9
20 Endliche Automten Finite-Stte Mchines (FSM) Seuentielle Logik Speichert Zustnd n Flipflops: 2 n Zustände möglich Komintorische Logik Berechnet folgenden Zustnd Next-Stte Logic Folgezustnd hängig von Momentnen Zustnd Inputs Input Clock Reset Komintorische Logik Seuentielle Logik D R Q Clk Output Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 2
21 Finite-Stte Mchine Reset Beispiel Blinklicht für Bustelle Idle Anforderungen Nch Einschlten Alle Lmpen Aus Nch Strt Luflicht Läuft immer weiter... Zustndsmschine 4 Zustände: Idle, S, S, S2 Zumindest zwei Zustndsits nötig Strt S S S2 Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 2
22 Finite-Stte Mchine S[2:] S2 Seuentielle Logik S D Q Output Clk R Input Strt S S Komintorische Logik Finite-Stte Mchine Clock Reset D D Q Clk R Q Clk R S S2 Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 22
23 Timing-Digrmm Timing-Digrmm Zeigt zeitlichen Aluf Synchrone Schltung Zustndswechsel Nur zu Clock-Flnken Glole Signle Clock, Reset Zu jedem Flipflop Strt Output Idle S S S2 S S S2 Clock Reset Input Strt S[2:] S2 S S Komintorische Logik Finite-Stte Mchine Clock Reset Seuentielle Logik S D Q D D R R R Clk S Q Clk S2 Q Clk Output Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 23
24 Control Unit Zusmmenfssung Kontrollpfd eines Prozessors Digitle Schltungen Sind synchrone Schltungen Bestehen us komintorischer und seuentieller Logik Litertur: Ro Willims, Computer Systems Architecture, Addision-Wesley, 2: Kpitel 4. Professor Dr. Johnnes Horst Wolkerstorfer Cerjk, RNO VO3_controlunit 24
Rechnernetze und Organisation
Arithmetic Logic Unit ALU Professor Dr. Johannes Horst Wolkerstorfer Cerjak, 9.2.25 RNO VO4_alu Übersicht Motivation ALU Addition Subtraktion De Morgan Shift Multiplikation Gleitkommazahlen Professor Dr.
MehrAufgabe 1: Diskutieren Sie die Unterschiede bzw. die Vorteile und Nachteile der Mealy- und Moore- Zustandsmaschinen.
Üungen zur Vorlesung Technische Informtik I, SS 2 Huck / Guenkov-Luy / Prger / Chen Üungsltt 3 Asynchrone Schltungen / Technologische Grundlgen / Progrmmierre Logische Busteine Aufge : Diskutieren Sie
Mehr1. Grundlagen der Informatik Digitale Systeme
1. Grundlgen der Informtik Inhlt Grundlgen digitler Systeme Boolesche Alger / Aussgenlogik Orgnistion und Architektur von Rechnern Zhlensysteme und interne Zhlendrstellung Algorithmen, Drstellung von Algorithmen
MehrAufbau und Funktionsweise eines Computers
Aufbu und Funktionsweise eines Computers Ein Überblick Vorlesung m 27..5 Folien von A.Weber und W. Küchlin, überrbeitet von D. Huson Digitle Logik und Boolesche Algebr Wie werden logische und rithmetische
MehrAufgabe 1: Diskutieren Sie die Unterschiede bzw. die Vorteile und Nachteile der Mealy- und Moore- Zustandsmaschinen.
Üungen zur Vorlesung Technische Informtik I, SS 2 Strey / Guenkov-Luy / Prger Üungsltt 3 Asynchrone Schltungen / Technologische Grundlgen / Progrmmierre Logische Busteine Aufge : Diskutieren Sie die Unterschiede
MehrStruktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register
Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control
MehrZustand eines digitalen Systems. FB Technologie und Management. Negation, Disjunktion, Konjunktion. Datenverarbeitung 1 (Kapitel 4 Boolesche Algebra)
FB Technologie und Mngement Zustnd eines digitlen Sstems Schltnetz Dtenverrbeitung 1 (Kpitel 4 Boolesche Algebr) x1 x2 x3 x n =f(x1xn) x1 x2 x3 x n k =f k (x1xn) 1 2 3 m 1 2 Pegelbereiche Signlbereiche
MehrDigitaltechnik. 3 Sequenzielle. Schaltungen. Revision 1.1
igitltechnik 3 Sequenzielle Schltungen A Revision 1.1 Trnsitionssysteme Synchroner sequenzieller Entwurf Timing-Anlyse Pipelining Mely und Moore Mschinen Zustndsmschinen in Verilog Sequentielle Schltungen
MehrRechnernetze und Organisation
Fetch-Execute 1 Übersicht Motivation Modulare Computer Bussyteme Fetch and Execute Einfaches Input/Output 2 Motivation Prinzipielle Funktionsweise einer CPU Minimalistischer Prozessor 3 Komponenten eines
Mehr3 Sequenzielle. Digitaltechnik. Schaltungen. Definition (Transitionssystem) Definition (Berechnung) Transitionssysteme
A Digitltechnik 3 Sequenzielle Schltungen Trnsitionssysteme Synchroner sequenzieller Entwurf Timing-Anlyse Pipelining Mely und Moore Mschinen Revision. Zustndsmschinen in Verilog Sequentielle Schltungen
Mehr>1 z. a b. a b. a b. log. 0. a b. Übung 3: Schaltnetze. VU Technische Grundlagen der Informatik
VU Technische Grundlgen der Informtik Üung 3: Schltnetze 83.579, 205W Üungsgruppen: Mo., 6.. Mi., 8..205 Allgemeiner Hinweis: Die Üungsgruppennmeldung in TISS läuft von Montg, 09.., 20:00 Uhr is Sonntg,
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
Mehr4 Prozessor-Datenpfad
4. Vom zu lösenden Prolem hängige Schltung 75 4 Prozessor-Dtenpfd 4. Vom zu lösenden Prolem hängige Schltung Mit den isher kennengelernten Schltungen können ereits viele Prolemstellungen gelöst werden.
Mehr4 Prozessor-Datenpfad
4 Vom zu lösenden Prolem hängige Schltung 75 4 Prozessor-Dtenpfd 4 Vom zu lösenden Prolem hängige Schltung Mit den isher kennengelernten Schltungen können ereits viele Prolemstellungen gelöst werden Nchfolgende
Mehr1KOhm + - y = x LED leuchtet wenn Schalter x gedrückt ist
. Ohm = LED leuchtet wenn chlter gedrückt ist 2. Ohm = NICH ( = NO ) LED leuchtet wenn chlter nicht gedrückt ist = ist die Negtion von? Gibt es so einen kleinen chlter (Mikrotster)? 2. Ohm = UND LED leuchtet
MehrTechnische Informatik 2
TiEl-F Sommersemester 24 Technische Informtik 2 (Vorlesungsnummer 2625) 23--- TiEl-F Prof. Dr.-Ing. Jürgen Doneit Zimmer E29 Tel.:73 54 455 doneit@fh-heilronn.de 23--- TiEl-F35 Digitltechnik 23--3- . Digitlschltungen,
MehrWas ist die Performance Ratio?
Was ist die Performance Ratio? Wie eben gezeigt wäre für k Pipeline Stufen und eine große Zahl an ausgeführten Instruktionen die Performance Ratio gleich k, wenn jede Pipeline Stufe dieselbe Zeit beanspruchen
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:
MehrPipelining. Die Pipelining Idee. Grundlagen der Rechnerarchitektur Prozessor 45
Pipelining Die Pipelining Idee Grundlagen der Rechnerarchitektur Prozessor 45 Single Cycle Performance Annahme die einzelnen Abschnitte des MIPS Instruktionszyklus benötigen folgende Ausführungszeiten:
Mehri)((a + b) + (ā b)) + c ii ) (a c) + ((b + 0) c) iii) (a c) (ā + c) (b + c + b) iv ) (ā + (b c)) + (c (b + c))
Boolsche Alger In dieser Aufge soll noch einml der Umgng mit der Boolschen Alger geuet werden. Zur Erinnerung deshl hier zunechst noch einml die grundlegenden Regeln (Nummerierung entsprechenend den GTI-Folien):
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Prozessor Übersicht Datenpfad Control Pipelining Data Hazards Control Hazards Multiple Issue Grundlagen der Rechnerarchitektur Prozessor 2 Datenpfad einer einfachen MIPS
MehrDie Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
MehrComputer-Architektur Ein Überblick
Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27
MehrProzessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel
Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
MehrDigitaltechnik und Rechnerstrukturen. 2. Entwurf eines einfachen Prozessors
Digitaltechnik und Rechnerstrukturen 2. Entwurf eines einfachen Prozessors 1 Rechnerorganisation Prozessor Speicher Eingabe Steuereinheit Instruktionen Cachespeicher Datenpfad Daten Hauptspeicher Ausgabe
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:
MehrSchaltnetze. Inhaltsübersicht. Aufbau von Schaltnetzen anhand wichtiger Beispiele. Codierer, Decodierer und Codekonverter. Additionsschaltnetze
Schltnetze Aufu von Schltnetzen nhnd wichtiger Beipiele Inhltericht Codierer, Decodierer und Codekonverter Additionchltnetze Hlddierer Vollddierer Mehrtellige Addierer Multiplexer und Demultiplexer Techniche
MehrPipelining for DLX 560 Prozessor. Pipelining : implementation-technique. Pipelining makes CPUs fast. pipe stages
Pipelining for DLX 560 Prozessor Pipelining : implementation-technique Pipelining makes CPUs fast. pipe stages As many instructions as possible in one unit of time 1 Pipelining can - Reduce CPI - Reduce
MehrTeil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung
MehrRechner Architektur. Martin Gülck
Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard
MehrArithmetik, Register und Speicherzugriff. Grundlagen der Rechnerarchitektur Assembler 9
Arithmetik, Register und Speicherzugriff Grundlagen der Rechnerarchitektur Assembler 9 Arithmetik und Zuweisungen Einfache Arithmetik mit Zuweisung C Programm: a = b + c; d = a e; MIPS Instruktionen: Komplexere
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
MehrRechnern netze und Organisatio on
Rechnernetze und Organisation Konstruktionsübung SS2009 Vorbesprechung 1 Übersicht Einleitung Motivation Administratives i ti Generelles zur KU Assignment A1 Vorbereitung Johannes Wolkerstorfer Vorstellung
MehrRechnerarchitekturen und Mikrosystemtechnik
18.613 RAM 18.613 Rechnerrchitekturen und Mikrosystemtechnik http://tms-www.informtik.uni-hmurg.de/ lectures/2007ws/vorlesung/rm Andres Mäder Universität Hmurg Fkultät für Mthemtik, Informtik und Nturwissenschften
MehrAuch hier wieder. Control. RegDst Branch MemRead MemtoReg ALUOp MemWrite ALUSrc RegWrite. Instruction[31 26] (also: das Opcode Field der Instruktion)
Auch hier wieder Aus voriger Wahrheitstabelle lässt sich mechanisch eine kombinatorische Schaltung generieren, die wir im Folgenden mit dem Control Symbol abstrakt darstellen. Instruction[31 26] (also:
MehrAssembler am Beispiel der MIPS Architektur
Assembler am Beispiel der MIPS Architektur Frühere Einsatzgebiete MIPS Silicon Graphics Unix Workstations (z. B. SGI Indigo2) Silicon Graphics Unix Server (z. B. SGI Origin2000) DEC Workstations (z.b.
MehrRechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke `09
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: : BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
MehrHochschule Düsseldorf University of Applied Sciences HSD RISC &CISC
HSD RISC &CISC CISC - Complex Instruction Set Computer - Annahme: größerer Befehlssatz und komplexere Befehlen höhere Leistungsfähigkeit - Möglichst wenige Zeilen verwendet, um Aufgaben auszuführen - Großer
MehrInstruktionssatz-Architektur
Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile
MehrInformatik 12 Kapitel 3 - Funktionsweise eines Rechners
Fachschaft Informatik Informatik 12 Kapitel 3 - Funktionsweise eines Rechners Michael Steinhuber König-Karlmann-Gymnasium Altötting 9. Februar 2017 Folie 1/36 Inhaltsverzeichnis I 1 Komponenten eines PCs
MehrTechnische Informatik - Eine Einführung
Martin-Luther-Universität Halle-Wittenberg Fachbereich Mathematik und Informatik Lehrstuhl für Technische Informatik Prof. P. Molitor Technische Informatik - Eine Einführung Rechnerarchitektur Aufgabe
MehrMikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen
Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)
MehrKap.3 Mikroarchitektur. Prozessoren, interne Sicht
Kap.3 Mikroarchitektur Prozessoren, interne Sicht Kapitel 3 Mikroarchitektur 3.1 elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung (zur Realisierung der Befehlsabarbeitung
MehrDatenpfaderweiterung Der Single Cycle Datenpfad des MIPS Prozessors soll um die Instruktion min $t0, $t1, $t2 erweitert werden, welche den kleineren
Datenpfaderweiterung Der Single Cycle Datenpfad des MIPS Prozessors soll um die Instruktion min $t0, $t1, $t2 erweitert werden, welche den kleineren der beiden Registerwerte $t1 und $t2 in einem Zielregister
Mehr2.2 Rechnerorganisation: Aufbau und Funktionsweise
2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise
MehrN Bit Binärzahlen. Stelle: Binär-Digit:
N Bit Binärzahlen N Bit Binärzahlen, Beispiel 16 Bit: Stelle: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Binär-Digit: 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 0 Least Significant Bit (LSB) und Most Significant Bit (MSB)
MehrMikrocomputertechnik
Entwiklunggehihte der Mikroprozeoren Jhr µp-typ 1. Genertion 1971 Intel 4004 4-Bit ALU, 16x4Bit Regiter, 12 Bit Adreu, 45 Befehle, 2250 Trnitoren 1972 Intel 8008 8-Bit ALU, 6x8 Bit Regiter, 14 Bit Adreu,
MehrGliederung. Kapitel 1: Endliche Automaten
Gliederung 0. Motivtion und Einordnung 1. Endliche Automten 2. Formle Sprchen 3. Berechnungstheorie 4. Komplexitätstheorie 1.1. 1.2. Minimierungslgorithmus 1.3. Grenzen endlicher Automten 1/1, S. 1 2017
MehrIntegrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
MehrDie HAM. Die Hypothetische Akku-Maschine
Die HAM Die Hypothetische Akku-Maschine Inhaltsverzeichnis 1 Die Ham 1.1 Überblick 1.2 Hardware Funktion der HAM 1.3 Der Assembler-Befehlssatz Addition zweier Zahlen 1.4 Der HAM-Editor Addition zweier
MehrKapitel 4. Minimierung. Prof. Dr. Dirk W. Hoffmann. Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik
Kpitel 4 Minimierung Prof. Dr. Dirk W. Hoffmnn Hochschule Krlsruhe w University of Applied Sciences w Fkultät für Informtik Minimierung Motivtion Jede Boolesche Funktion lässt sich uf verschiedene Weise
MehrLaborübung 3. Latches, Flipflops, Counter
Laborübung 3 Latches, Flipflops, Counter Teil 1 Abbildung 1 zeigt den Schaltkreis eines gated D-Latches. In Listing 1 wird exemplarisch ein Stück VHDL-Code vorgestellt, der den abgebildeten Schaltkreis
MehrRechnernetze und Organisation
Framework für Assignment A2 1 Übersicht Framework für Assignment A2 WH: Aufgabenstellung Klassen und Methoden Getting started Erste Instruktion aus Testdaten dekodieren 2 Aufgabenstellung Instruction-Set
MehrMusterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller
SS 2004 VAK 18.004 Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller Aufgabenblatt 2.5 Lösung 2.5.1 Befehlszähler (Program Counter, PC) enthält Adresse des nächsten auszuführenden
Mehr!!! Der Mikroprozessor ist überall!!!
Fachbereich Intelligent Elektrotechnik Systems Design!!! Der Mikroprozessor ist überall!!! Vorlesung im Rahmen des Junior Campus Prof. Dr.-Ing. Michael Karagounis 25.09.2015 Berufskolleg Ahlen Was ist
MehrLösung zur Bonusklausur über den Stoff der Vorlesung Grundlagen der Informatik II (45 Minuten)
Institut für Angewndte Informtik und Formle Beschreiungsverfhren 15.01.2018 Lösung zur Bonusklusur üer den Stoff der Vorlesung Grundlgen der Informtik II (45 Minuten) Nme: Vornme: Mtr.-Nr.: Semester: (WS
MehrPrinzipieller Aufbau und Funktionsweise eines Prozessors
Prinzipieller Aufbau und Funktionsweise eines Prozessors [Technische Informatik Eine Einführung] Univ.- Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg
MehrRechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
MehrKontrollpfad der hypothetischen CPU
Kontrollpfad der hypothetischen CPU fast alle Algorithmen benötigen FOR- oder WHILE-Schleifen und IF.. ELSE Verzweigungen Kontrollfluß ist datenabhängig CCR speichert Statussignale N,Z, V,C der letzten
Mehr4.1 Vom zu lösenden Problem abhängige Schaltung Vom zu lösenden Problem abhängige Schaltung
4 Vom zu lösenden Prolem hängige Schltung 9 4 ProzessorDtenpfd 4 Vom zu lösenden Prolem hängige Schltung Mit den isher kennengelernten Schltungen können ereits viele Prolemstellungen gelöst werden Nchfolgende
MehrKontrollpfad der hypothetischen CPU
Kontrollpfad der hypothetischen CPU fast alle Algorithmen benötigen FOR- oder WHILE-Schleifen und IF.. ELSE Verzweigungen Kontrollfluß ist datenabhängig CCR speichert Statussignale N,Z, V,C der letzten
MehrKap 4. 4 Die Mikroprogrammebene eines Rechners
4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).
MehrNeue Prozessor-Architekturen für Desktop-PC
Neue Prozessor-Architekturen für Desktop-PC Bernd Däne Technische Universität Ilmenau Fakultät I/A - Institut TTI Postfach 100565, D-98684 Ilmenau Tel. 0-3677-69-1433 bdaene@theoinf.tu-ilmenau.de http://www.theoinf.tu-ilmenau.de/ra1/
MehrRechnerarchitektur Zusammengetragen vom Marc Landolt
Rechnerarchitektur Zusammengetragen vom Marc Landolt http://ml.buzzernet.com 1/14 1 Die verschiedenen Betrachtungsebenen Rechnerebene Hauptblockebene Registertransferebene Schaltwerkebene Ebene elektrischer
MehrRechnerorganisation. H.-D. Wuttke `
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
Mehr14.3 Kontrollogik. Allgemeines: Kontrollogik wird in 3 Stufen realisiert: Clock - Erzeugung. 2 Uhrzeit. PALs. /ck. Kontrollsignale.
14.3 Kontrollogik Bernd Becker Technische Informatik II Allgemeines: Kontrollogik wird in 3 Stufen realisiert: 1 Clock - Erzeugung /ck ck 2 Uhrzeit 3 s 0, s 1, E 3 PALs Kontrollsignale I[31:24] Befehlsdekodierung
MehrCPU. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011
CPU Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 CPU 1/62 2012-02-29 CPU Übersicht: Pipeline-Aufbau Pipeline- Hazards CPU
MehrSysteme 1: Architektur
slide 1 Vorlesung Systeme 1: Architektur Prof. Dr. Ulrich Ultes-Nitsche Forschungsgruppe Departement für Informatik Universität Freiburg slide 2 Prüfung 18. Februar 2004 8h00-11h40 13h00-18h20 20 Minuten
MehrGrundlagen der Rechnerarchitektur. MIPS Assembler
Grundlagen der Rechnerarchitektur MIPS Assembler Übersicht Arithmetik, Register und Speicherzugriff Darstellung von Instruktionen Logische Operationen Weitere Arithmetik Branches und Jumps Prozeduren 32
MehrMicrocontroller Architectures and Examples
Microcontroller Architectures and Examples Thomas Basmer telefon: 0335 5625 334 fax: 0335 5625 671 e-mail: basmer [ at ] ihp-microelectronics.com web: Outline Microcontroller in general Introduction Main
MehrKlausur über den Stoff der Vorlesung Grundlagen der Informatik II (90 Minuten)
Institut für Angewndte Informtik und Formle Beschreiungsverfhren 2.7.24 Klusur üer den Stoff der Vorlesung Grundlgen der Informtik II (9 Minuten) Nme: Vornme: Mtr.-Nr.: Semester: (SS 24) Ich estätige,
MehrVorlesung Rechnerarchitektur. Einführung
Vorlesung Rechnerarchitektur Einführung Themen der Vorlesung Die Vorlesung entwickelt an Hand von zwei Beispielen wichtige Prinzipien der Prozessorarchitektur und der Speicherarchitektur: MU0 Arm Speicher
MehrRechnernetze und Organisation
RISC 1 Übersicht Motivation RISC-Merkmale RISC-Instruktionsformat Pipelining Sparc, MIPS, Arm, PowerPC 2 Motivation Warum RISC Compiler nutzen komplexe CISC-Instruktionen kaum Nur 80% der Instruktionen
MehrGrundlagen der Rechnerarchitektur. Einführung
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
MehrVersuchsreihe 7. Registerfile. Registerfile + Programmzähler. HaPra Versuchsreihe 7 - Registerfile + Programmzähler. 32 Register à 32 Bit
HaPra 2007 - Versuchsreihe 7 - Registerfile + Programmzähler Versuchsreihe 7 Registerfile + Programmzähler Registerfile Register à Bit Schreiben in Register: - Dateneingang D(31:0) - Adresseingang A_D(4:0)
MehrMikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -
Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen
MehrÜbungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9
Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9 Dominik Schoenwetter Erlangen, 30. Juni 2014 Lehrstuhl für Informatik 3 (Rechnerarchitektur)
MehrTutorium: Einführung in die technische Informatik
Tutorium: Einführung in die technische Informatik Logische Schaltungen (2. 2.3) Sylvia Swoboda e225646@student.tuwien.ac.at Überblick Grundbegriffen von logischen Schaltung Realisierung von Funktionen
MehrUmstellung auf neue Pipeline
new_pipe Umstellung auf neue Pipeline»» Umstellung auf neue Pipeline Core mit 2 Port Registerfile In dieser Konfiguration wird am Registerfile ein Phasensplitting durchgeführt, um in jedem Takt 2 Register
MehrDIGITALE SCHALTUNGEN II
DIGITALE SCHALTUNGEN II 3. Sequentielle Schaltkreise 3.1 Vergleich kombinatorische sequentielle Schaltkreise 3.2 Binäre Speicherelemente 3.2.1 RS Flipflop 3.2.2 Getaktetes RS Flipflop 3.2.3 D Flipflop
MehrProgrammierbare Logik
Programmierbare Logik Programmierung Input PLD Programmable Logic Device Output Liers - PEG-Vorlesung WS2000/2001 - Institut für Informatik - FU Berlin 1 /X X Grundgedanke Input Matrix Logikverknüpfung
MehrTechnische Informatik 1 Übung 8 Instruktionsparallelität (Rechenübung) Andreas Tretter 8./9. Dezember Bitte immer eine Reihe freilassen
Technische Informatik 1 Übung 8 Instruktionsparallelität (Rechenübung) Andreas Tretter 8./9. Dezember 2016 Bitte immer eine Reihe freilassen Ziele der Übung Verschiedene Arten von Instruktionsparallelität
MehrCodegenerierung. Hw-Sw-Co-Design WS 2008/09. Rolf Drechsler
Compiler und Codegenerierung Hw-Sw-Co-Design WS 2008/09 Rolf Drechsler Informtik, Universität Bremen Nch: Jürgen Teich, Universität Erlngen Überblick Compiler Aufbu Codegenerierung Codeoptimierung Codegenerierung
MehrMikroprozessor (CPU)
Mikroprozessor (CPU) Der Mikroprozessor (µp) ist heutzutage das Herzstück eines jeden modernen Gerätes. Er wird in Handys, Taschenrechnern, HiFi-Geräten und in Computern, für die er eigentlich erfunden
MehrRechner- organisa-on 2 TOY. Karl C. Posch.
Rechner- Technische Universität Graz Ins-tut für Angewandte Informa-onsverarbeitung und Kommunika-onstechnologie organisa-on 2 TOY Karl C. Posch Karl.Posch@iaik.tugraz.at co1.ro_2012. Ausblick. Erste HälEe
Mehr5.4 CMOS Schaltungen und VLSIDesign
Kp5.fm Seite 447 Dienstg, 7. Septemer 2 :55 3 5.4 CMOS Schltungen und VLSI Design 447 r u u r id + + A. 5.39: Progrmmierrer Gitterustein 5.4 CMOS Schltungen und VLSIDesign Die Boolesche Alger eginnt mit
MehrRechnern netze und Organisatio on
Rechnernetze und Organisation Assignment A2 1 Motivation Übersicht Pentium Instruction-Set Simulator Mit Floating-Point Unit Aufgabenstellung 2 Motivation Instruction-Set Simulation Funktionales Modell
MehrModul 3: Schaltnetze. Informatik I. Modul 3: Schaltnetze. Schaltnetze. Formale Grundlagen. Huntingtonsche Axiome.
Herstsemester 2, Institut für Informtik IFI, UZH, Schweiz Modul 3: Schltnetze Informtik I Modul 3: Schltnetze Einführung in die formlen Grundlgen logischer Beschreiungen Boolesche Alger, Schltlger Vorussetzende
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
Mehr5. Aufgabenblatt mit Lösungsvorschlag
Einführung in Computer Microsystems Sommersemester 2010 Wolfgang Heenes 5. Aufgabenblatt mit Lösungsvorschlag 19.05.2010 Aufgabe 1: Logik, Latch, Register Geben Sie für alle folgen reg-variablen an, ob
MehrDer Toy Rechner Ein einfacher Mikrorechner
Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte
MehrEingebettete Systeme
Einführung in Eingebettete Systeme Vorlesung 7 Bernd Finkbeiner 03/12/2014 finkbeiner@cs.uni-saarland.de Prof. Bernd Finkbeiner, Ph.D. finkbeiner@cs.uni-saarland.de 1 Schaltfunktionen! Schaltfunktion:
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
MehrL3. Datenmanipulation
L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus
Mehr