Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

Transkript

1 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/

2 Übersicht 1 Einleitung 2 Bus-Konfiguration Einleitung Hersteller-Konfiguration Manuelle Konfiguration Programmierbare Konfiguration 3 Bus-Arbitrierung Einleitung Zentrale Bus-Arbitrierung Dezentrale Bus-Arbitrierung Busse 2/

3 Übersicht 1 Einleitung 2 Bus-Konfiguration Einleitung Hersteller-Konfiguration Manuelle Konfiguration Programmierbare Konfiguration 3 Bus-Arbitrierung Einleitung Zentrale Bus-Arbitrierung Dezentrale Bus-Arbitrierung Busse 3/

4 Bus, Bridge, I/O-Controller Busse 4/

5 Bus, Bridge, I/O-Controller Busse 5/

6 Bus, Bridge, I/O-Controller Viele verschiedene Aufgaben im Rechner. Z.B.: Verbindungen zwischen den Core-Komponenten (CPU, Speicher) Verbindungen zu den Peripherie-Bausteinen Verbindungen zu System-Health-Check-Komponenten Verbindungen von I/O-Controllern zu I/O-Geräten... Busse 6/

7 Bus, Bridge, I/O-Controller Bridge leitet Daten von einem internen Bus zum nächsten internen Bus I/O-Controller leitet Daten von einem internen Bus zu einem I/O-Bus oder I/O-Gerät Busse 7/

8 Bus-Typen Verschiedene Aufgaben bedeutet auch verschiedene Typen von Bussen: High-Performance-Bus (teuer) Processor-Side-Bus DRAM Bus AGP Bus I/O-Bus (häufig gemäß Standard) PCI (viele verschiedene Steckkarten) ISA (viele verschiedene Steckkarten) USB (viele verschiedene externe I/O-Geräte) IDE (Festplatten, CDROM, CD-Brenner) SCSI (Festplatten, CDROM, CD-Brenner, Scanner) PS/2 (Mouse, Keyboard) Shugart-Bus (Floppy) einfacher Bus (billig) SMBus/I 2 C (System Management Bus)... Busse 8/

9 Bus-Eigenschaften mögliche Anforderungen an einen Bus: High-Performance wenige Leitungen Zweidraht-Bus (z.b. I 2 C, System-Management-Bus) ein Medium (z.b. WLAN, Bluetooth) einfaches Bus-Protokoll (=> billige Komponenten) lange Leitungen RS232 Ethernet Multi-Master-Fähigkeit zentrale Arbitrierung (z.b. ISA-Bus) dezentrale Arbitrierung (z.b. Ethernet, I 2 C-Bus, CAN-Bus) Busse 9/

10 Bus-Eigenschaften Entscheidend sind i.a. folgende Punkte: Einhalten von Standards Kosten, Platzbedarf benötigte Bandbreite Busse 10/

11 Bus-Bandbreite Definition Bus-Bandbreite : Die Bandbreite eines Busses ist die Anzahl der Nutzdaten-Bits (oder -Bytes), die pro Zeiteinheit (maximal) von einer Komponente über den Bus zu einer anderen Komponente am Bus übertragen werden können. Busse 11/

12 Bus-Bandbreite Beispiele für Bus-Bandbreiten: RS232: 300 Bit/sec bis 110 KBits/sec (je nach Einstellung) I 2 C: 100 KBit/sec (Standard) bzw. 400 KBit/sec (Fast Mode) USB: 1,5 MBit/sec bzw. 12 MBit/sec (USB 1.*), 480 MBit/sec (USB 2.*) ISA: 16 MByte/sec PCI: 128 MByte pro Sekunde AGP 1x: 256 MByte/sec AGP 2x: 512 MByte/sec AGP 4x: 1 GByte/sec HyperTransport: 6,4 GByte/sec Busse 12/

13 Busse Die Anforderungen High-Performance und wenige Leitungen schließen sich i.a. aus. Aber: bei höheren Taktfrequenzen, breiten Daten- und Adress- Bussen und längeren Leitungen wird das synchrone Empfangen der Daten immer schwieriger; bei einzelnen Leitungen ist das kein Problem (Beispiel: SATA, PCI-Express) Adressen und Daten müssen i.a. nacheinander übertragen werden => sie können die gleichen Leitungen verwenden (z.b. PCI-Bus) Busse 13/

14 Burst-Mode Werden Adressen und Daten nacheinander über die gleichen Bus-Leitungen geschickt, ist eine weitere Verbesserung denkbar: Soll auf mehrere aufeinander folgende Datenwörter im Speicher bzw. I/O-Controller zugegriffen werden, braucht die (Start-) Adresse nur einmal übertragen zu werden (z.b. bei Cache-Memory-Zugriffen). Der Speicher bzw. der I/O-Controller liefert/empfängt dann solange mit jedem Bus-Takt das jeweils nächste Daten-Wort, bis eine neue Adresse signalisiert wird. Burst-Mode: vom Burst-Mode spricht man, wenn pro übertragener Adresse mehrere Datenwörter übertragen werden Busse 14/

15 Busse Die Anforderungen High-Performance und lange Leitungen schließen sich i.a. aus. Busse 15/

16 Busse Die Anforderungen High-Performance und lange Leitungen schließen sich i.a. aus. Aber: Differential-Leitungen sind sehr störsicher Übertragung durch Lichtleiter (kapazitätsarm) Busse 16/

17 Differential-Übertragung Busse 17/

18 Differential-Übertragung mit Fehlern Busse 18/

19 Übersicht 1 Einleitung 2 Bus-Konfiguration Einleitung Hersteller-Konfiguration Manuelle Konfiguration Programmierbare Konfiguration 3 Bus-Arbitrierung Einleitung Zentrale Bus-Arbitrierung Dezentrale Bus-Arbitrierung Busse 19/

20 Bus-Konfiguration wenn es mehrere Komponenten an einem Bus gibt, muss jede eine eindeutige Adresse besitzen Busse 20/

21 Bus-Konfiguration Hersteller-Konfiguration: Hersteller von Komponenten geben ihren Produkten eindeutige Nummern bestehend aus Hersteller-Nummer (vergeben von einem zentralen Komitee) fortlaufenden Nummer (vergeben vom Hersteller) manuelle Konfiguration: Käufer von Komponenten müssen den Komponenten Adressen geben automatische Konfiguration: Komponenten am Bus sind nach dem Einschalten/Reset zunächst in einem Disabled -Zustand; Komponente kann über spezielle Select -Signale konfiguriert werden Busse 21/

22 Hersteller-Konfiguration Hersteller von Komponenten geben ihren Produkten eindeutige Nummern bestehend aus Hersteller-Nummer (vergeben von einem zentralen Komitee) fortlaufenden Nummer (vergeben vom Hersteller) Busse 22/

23 Hersteller-Konfiguration Beispiel: Ethernet-Karten besitzen MAC -Adresse: 16 Bit Hersteller-Kennung 32 Bit fortlaufende Nummer Busse 23/

24 Hersteller-Konfiguration alle Komponenten müssen speziell behandelt werden viele Bits als Adresse notwendig Busse 24/

25 Manuelle Konfiguration jede an den Bus angeschlossene Komponente wird über Schalter manuell konfiguriert Busse 25/

26 Manuelle Konfiguration Komponente benötigt Schalter ( Jumper oder Mäuseklavier ) und Widerstände Busse 26/

27 Manuelle Konfiguration teuere Schalter notwendig störanfällige Mechanik großer Platzbedarf für Schalter oder nur wenige Adressen möglich gefährliche Fehlkonfigurationen möglich Busse 27/

28 Programmierbare Konfiguration Jede Komponente hat extra Select -Signal zum Beschreiben des Adressregisters zum Lesen des Komponenten-Codes Busse 28/

29 Programmierbare Konfiguration Select-Signale werden von zentraler Stelle aus generiert Busse 29/

30 Programmierbare Konfiguration Extra-Hardware auf Komponenten notwendig Extra-Hardware z.b. auf Motherboard notwendig jeder Komponenten-Steckplatz benötigt zusätzliche Select-Leitung Busse 30/

31 Programmierbare Konfiguration Methode kann erweitert werden um mehrere per Select-Signal beschreibbare Register zum weiteren Konfigurieren der Komponente mehrere per Select-Signal lesbare Konstanten/Register zur genaueren Beschreibung der Komponente zum Zurücklesen eingestellter Konfigurationswerte entspricht im wesentlichen dem PCI-Config-Space Busse 31/

32 Übersicht 1 Einleitung 2 Bus-Konfiguration Einleitung Hersteller-Konfiguration Manuelle Konfiguration Programmierbare Konfiguration 3 Bus-Arbitrierung Einleitung Zentrale Bus-Arbitrierung Dezentrale Bus-Arbitrierung Busse 32/

33 Bus-Arbitrierung es existieren u.u. mehrere Komponenten an einem Bus, die Datenübertragungen initiieren können ( Bus Master ) Bus-Master können z.b. sein: CPUs DMA-fähige Komponenten; z.b.: Platten-Controller Ethernet-Controller Busse 33/

34 Bus-Arbitrierung wollen mehrere Komponenten an einem Bus gleichzeitig Daten übertragen, oder müssen mehrere Busse existieren (teuer) der Zugriff muss serialisiert werden => Arbitrierung Busse 34/

35 Bus-Arbitrierung zwei Möglichkeiten für Arbitrierung: zentrale Arbitrierung dezentrale Arbitrierung Busse 35/

36 Zentrale Bus-Arbitrierung Bei der zentralen Bus-Arbitrierung existiert eine Komponente, die von anderen Komponenten Bus Requests entgegennimmt und maximal ein Bus Grant an eine Komponente meldet. Komponenten benutzen Bus nur, wenn Arbiter ihnen Bus Grant signalisiert hat. Busse 36/

37 Zentrale Bus-Arbitrierung Busse 37/

38 Zentrale Bus-Arbitrierung Bei zwei oder mehr gleichzeitigen Bus-Requests oder wird die Komponente mit höchster Priorität bevorzugt CPUs haben gewöhnlich geringste Priorität langsame I/O-Geräte haben gewöhnlich mittlere Priorität schnelle I/O-Geräte haben gewöhnlich höchste Priorität wird die Bus-Zuteilung Round-Robin durchgeführt keine Komponente muss unendlich lang warten Busse 38/

39 Dezentrale Bus-Arbitrierung Bei der dezentralen Bus-Arbitrierung versucht jede Komponente zunächst am Bus zu horchen, ob er gerade in Benutzung ist. Wenn ja, wartet die Komponente, bis der Bus unbenutzt erscheint. Dann versucht die Komponente den Bus zu nutzen. Gesendete Daten werden gleichzeitig zurückgelesen. Beim ersten empfangenen Datum, dass nicht dem gesendeten entspricht, wird die Übertragung abgebrochen und Kollision gemeldet. Im Falle der Kollision, wird die Übertragung automatisch neu gestartet. Busse 39/

40 Dezentrale Bus-Arbitrierung Beispiele: CAN-Bus Ethernet Busse 40/