Eine elektronische Schaltung von der Idee bis zum Einbau am Experiment
|
|
|
- Harry Oskar Langenberg
- vor 8 Jahren
- Abrufe
Transkript
1 Eine elektronische Schaltung von der Idee bis zum Einbau am Experiment H. Leich: Einführung Schaltungsentwicklung Layout-Bearbeitung W. Philipp Technologische Umsetzung 6/14/2005 Technical seminar June Allgemeine Aufgabenstellung Problemanalyse Detaillierte Aufgabenstellung Projektentwicklung, Testkonzeption Systementwurf 6/14/2005 Technical seminar June
2 Ein Projekt Interlock für die XFEL-RF-Station 1. Generation: erfüllt die Grundfunktionen 2. Generation: Funktionserweiterung, komfortable Anbindung an DOOCS über Metaserver 3. Generation (im Bau): für den Einsatz bei XFEL ausgerichtet; modular; flexibel; Softwareanbindung über Standardprotokoll Export der Zeuthener Lösung nach HH 6/14/2005 Technical seminar June The TTF2 / XFEL RF Station Interlock: Requirements and Implementation 1. Requirements 2. Implementation Details 3. System Modules Crate, Power supply, Slow control Controller Digital Input/Output Analog Input/Output Digital IO for Light Links Analog Input Module with Window Comparator Functionality 4. Control Functions 5. Interface to a higher level Control System (DOOCS) 6. Design documents 6/14/2005 Technical seminar June
3 Architecture Overview Pure Hardware Interlock Controller Hardwired Interlock Logic Slave Expansion Board (optional) Interlock Status Bus Backplane Progr. Processor 32 Bit RISC CPU (NIOS-II) Slave Module Slave Module Processor Bus, Interrrupt and misc. Busses 6/14/2005 Technical seminar June Controller Architecture Interlock Bus Interfaces: Control Bus, Time Multiplex Bus Service Request lines, Cyclone-II EP2C35F484-C7 Cntrl Bus: Address Out Strb,We Data I/O Interlock Direct Data Out Interlock Service Request Time Mux Bus : Address Out Data In NIOS-II 32-Bit RISC CPU Internal SPI Interface Hardwired Interlock Logic Read Interlock Status, Channel masking, Data Bus Address Bus Flash Memory 32 MByte SDRAM 64 MByte Ethernet Controller 256 KByte MRAM RTC (connected to SPI) External Devices 6/14/2005 Technical seminar June
4 side A -inverted CPCI connector -no cables! handle side B -CPCI Form -cable outlet Slotnumber: /14/2005 Technical seminar June PLD Design Simulation Schaltungsentwicklung Simulation Analog Digital Mixed Bestellung BE Layoutentwicklung Produktion PCB Testsoftware, Testhilfsmittel Bestücken und Löten Test der Schaltung 6/14/2005 Technical seminar June
5 Schaltungsentwurf: Hilfsmittel für den Entwurfsprozeß (I) Handzeichnung Grafische Eingabe mittels CAD-Software Beschreibungssprache (VHDL, Verilog) Zustandsdiagramm Verifizierung: meist nur für Teile (Zustandsdiagramm, PLD) Problem: Modelle! Simulatoren: VHDL, Verilog funktionelle Simulation Zeitsimulation 6/14/2005 Technical seminar June PLD Design: Hilfsmittel für den Entwurfsprozeß (II) Design tools der PLD-Hersteller (XILINX, ALTERA, LATTICE) Design tools der CAD-Firmen (Mentor Graphics, Cadence, ) Simulation ist ein muß! Layoutentwicklung: Handzeichnung Integrierte design tools von CAD-Firmen (Mentor Graphics, Cadence, Altium, ) im DESY: ORCAD, Expedition, Protel, Eagle 6/14/2005 Technical seminar June
6 6/14/2005 Technical seminar June C:\XFEL\TIMEDEC\FM1DEC.vhd -- VHDL code created by Xilinx's StateCAD 6.1i -- Mon Feb 28 17:27: LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY FM1DEC IS PORT (CLK,DIn,RESET: IN std_logic; ClrDReg,DataEn,Search4Trans : OUT std_logic); END; ARCHITECTURE BEHAVIOR OF FM1DEC IS -- State variables for machine sreg SIGNAL STATE0, next_state0, STATE1, next_state1, STATE2, next_state2, STATE3, next_state3, STATE4, next_state4, STATE5, next_state5, STATE6, next_state6, STATE7, next_state7, STATE8, next_state8, STATE9, next_state9, STATE10, next_state10, STATE11, next_state11, STATE12, next_state12 : std_logic; SIGNAL next_search4trans : std_logic; BEGIN PROCESS (CLK, RESET, next_state0, next_state1, next_state2, next_state3, next_state4, next_state5, next_state6, next_state7, next_state8, next_state9, next_state10, next_state11, next_state12, next_search4trans) BEGIN IF ( RESET='1' ) THEN STATE0 <= '1'; STATE1 <= '0';... Search4Trans <= '0'; ELSIF CLK='1' AND CLK'event THEN STATE0 <= next_state0;... 6/14/2005 Technical seminar June
7 6/14/2005 Technical seminar June /14/2005 Technical seminar June
8 6/14/2005 Technical seminar June Open New Project in OrCAD Capture 6/14/2005 Technical seminar June
9 Place Component from Local Library 6/14/2005 Technical seminar June Place component with Internet Component Assistant (ICA) 6/14/2005 Technical seminar June
10 Place all Schematic Components 6/14/2005 Technical seminar June Draw all Net Connections 6/14/2005 Technical seminar June
11 Create Netlist 6/14/2005 Technical seminar June Open New Layout and link Footprints to Components 6/14/2005 Technical seminar June
12 Design Board Layout 6/14/2005 Technical seminar June Routed Board 6/14/2005 Technical seminar June
13 PLD Design ALTERA: Quartus XILINX: ISE andere 6/14/2005 Technical seminar June Interlock Controller Board 6/14/2005 Technical seminar June
14 Interlock Crate with Backplane 6/14/2005 Technical seminar June Interlock WebServer Screenshot 1 6/14/2005 Technical seminar June
15 Interlock WebServer Screenshot 2 6/14/2005 Technical seminar June Eine elektronische Schaltung von der Idee bis zum Einbau am Experiment Fertigung einer Flachbaugruppe (Leiterplattenbestückung) 15
16 Der allgemeine Fertigungsablauf 1. Arbeitsvorbereitung 2. SMD- Bestückung 3. Bestückung der bedrahteten Bauelemente 4. mechanische Montage 6/14/2005 Technical seminar June Arbeitsvorbereitung von Entwicklern beigestellte Unterlagen (Bestückungsplan, Stückliste usw.) sowie Material sichten Bauelemente (meist passive wie Widerstände und Kondensatoren) aus dem Handlager ergänzen Fertigungshilfsmittel, Lötpastenschablone, Handmanipulator oder Bestückungsautomat sowie sonstige erforderliche Werkzeuge bzw. Vorrichtungen einrichten bzw. programmieren 6/14/2005 Technical seminar June
17 SMD- Bestückung Lotpastenauftrag Bauelemente platzieren Lötprozess visuelle Inspektion 6/14/2005 Technical seminar June Lotpastenauftrag Schablonendruck Dispensen mit Vorrichtung und Handrakel oder auf der Bestimmung des Lotvolumens durch das Verhältnis Maschine aus Druck und Zeit von Hand oder maschinell 6/14/2005 Technical seminar June
18 Bauelemente platzieren Handmanipulator 6/14/2005 Technical seminar June Bauelemente platzieren Bestückungsautomat 6/14/2005 Technical seminar June
19 Lötprozess Reflowlöten in der Dampfphase 6/14/2005 Technical seminar June Lötprozess selektiv Löten 6/14/2005 Technical seminar June
20 visuelle Inspektion okularloses Stereomikroskop 6/14/2005 Technical seminar June Handlöten Steckverbinder einpressen Einpresskraft bis 15 kn (entsp. 1,5 Tonnen) Bestückung der bedrahteten Bauelemente 6/14/2005 Technical seminar June
21 mechanische Montage 6/14/2005 Technical seminar June Prototypenherstellung Leiterplattenfertigung mit Fräsbohrplotter 6/14/2005 Technical seminar June
22 vielen Dank für das gezeigte Interesse 6/14/2005 Technical seminar June
Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009
Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen
Praktikum Systementwurf mit VHDL HDL Design Lab
Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit
Interaktiver Multimediakurs zum Thema. Jörg Sprengepiel Lucas-Nülle Lehr- und Meßgeräte GmbH
Interaktiver Multimediakurs zum Thema Schaltungsentwurf mit NI Multisim Jörg Sprengepiel Lucas-Nülle Lehr- und Meßgeräte GmbH Agenda UniTrain-I System Kurse Elektronikentwicklung Kurs Schaltungsentwurf
Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1
Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated
12 VHDL Einführung (III)
12 VHDL Einführung (III) 12.1 Mehrwertige Datentypen (std_logic, std_ulogic) Einführung zweier neuer neunwertiger Datentypen std_logic und std_ulogic (IEEE-Standard 1164) Wert 'U' 'X' '0' '1' 'Z' 'W' 'L'
miditech 4merge 4-fach MIDI Merger mit :
miditech 4merge 4-fach MIDI Merger mit : 4 x MIDI Input Port, 4 LEDs für MIDI In Signale 1 x MIDI Output Port MIDI USB Port, auch für USB Power Adapter Power LED und LOGO LEDs Hochwertiges Aluminium Gehäuse
Anleitung zur Inbetriebnahme eines SQ-Robotersystems
Anleitung zur Inbetriebnahme eines SQ-Robotersystems - 1 - Mitsubishi Electric Europe B.V. In dieser Anleitung wird die Anbindung einer Roboter CPU an das iq System beschrieben. SPS-CPU + Roboter-CPU +
Geschichte der Firma Endtricht
Geschichte der Firma Endtricht 4.7.1996 Gewerbeanmeldung in Kassel Constanze Endtricht - Freie Handelsvertreterin 1997 Umzug nach Calden - Westuffeln; Verlegung des Gewerbes nach Calden 1996-1999 Erste
Electronic Manufacturing Automated Production Planning and Sequence Arbeitsvorbereitung und Steuerung für Elektronik Dienstleister
E-MAPPS - E-MAPPS-View Electronic Manufacturing Automated Production Planning and Sequence Arbeitsvorbereitung und Steuerung für Elektronik Dienstleister E-MAPPS ist ein neues umfassendes Programm für
Versuchsanleitung SMD-Bestückung
Versuchsanleitung SMD-Bestückung Die SMD-Technologie (surface mounted device) ist heute Standard bei der Herstellung von Leiterplatten für elektronische Geräte. Dabei werden die Bauelemente im Gegensatz
Übung 3: VHDL Darstellungen (Blockdiagramme)
Übung 3: VHDL Darstellungen (Blockdiagramme) Aufgabe 1 Multiplexer in VHDL. (a) Analysieren Sie den VHDL Code und zeichnen Sie den entsprechenden Schaltplan (mit Multiplexer). (b) Beschreiben Sie zwei
Übungsblatt 8 Lösungen:
Übungsblatt 8 Lösungen: Aufgabe 71: VHDL Halbaddierer Schnittstellenbeschreibung und Modellbeschreibung(Verhaltensmodell) eines Halbaddierers: ENTITY halbaddierer IS GENERIC (delay: TIME := 10 ns); PORT
DF PROFI II PC/104-Plus
DF PROFI II PC/104-Plus Installationsanleitung V1.3 04.08.2009 Project No.: 5302 Doc-ID.: DF PROFI II PC/104-Plus COMSOFT d:\windoc\icp\doku\hw\dfprofi ii\installation\pc104+\version_1.3\df profi ii pc
Prüfverfahren Prof. Redlich 1. Bestückungsverfahren Beispiel: Herstellung eines elektronischen Gerätes
Prüfverfahren Prof. Redlich 1 Bestückungsverfahren Beispiel: Herstellung eines elektronischen Gerätes Prüfverfahren Prof. Redlich 2 1. SMD Bestückung SMT - surface mounting technology Oberflächen-montierte
Unsere Kompetenz. Kommunikation. Kompetenz. Fachwissen
Das Unternehmen Die Bestückung elektronischer Baugruppen ist unser Kerngeschäft. Dazu zählen konventionelle SMD- Bestückungen und Mischbestückungen für alle Anwendungen und Industriezweige. Wir produzieren
ERNI Electronic Solutions
ERNI Electronic Solutions Entwicklung und Fertigung von elektronischen Baugruppen www.erni-es.com Katalog D 074598 05/10 Ausgabe 1 Willkommen bei ERNI Electronic Solutions! Ihr Spezialist für Elektronikentwicklung,
CABLE TESTER. Manual DN-14003
CABLE TESTER Manual DN-14003 Note: Please read and learn safety instructions before use or maintain the equipment This cable tester can t test any electrified product. 9V reduplicated battery is used in
Johann Wolfgang Goethe-Universität
Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory
SYSTECH J.Schnyder GmbH HCS08-OSBDM+ Description V 0.4
SYSTECH J.Schnyder GmbH Schliefweg 30 CH-4106 Therwil Telefon 091 827 15 87 www.systech-gmbh.ch HCS08-OSBDM+ Description V 0.4 Contents Shortform... 2 Description / Beschreibung... 3 Pinout / Steckerbelegung...
VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010
VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten
1. Juli 2014. Hybrid Bus System: PCI-Bus, Feldbus und Punkt-Punktverbindungen mit GB Ethernet, SATA,
Hybrid Bus System: PCI-Bus, Feldbus und Punkt-Punktverbindungen mit GB Ethernet, SATA, USB sowie PCIe Trenew Electronic AG 5 unabhängige Bereiche mit viel Synergie-Potential: Distributor + Hersteller Embedded
UWC 8801 / 8802 / 8803
Wandbedieneinheit Wall Panel UWC 8801 / 8802 / 8803 Bedienungsanleitung User Manual BDA V130601DE UWC 8801 Wandbedieneinheit Anschluss Vor dem Anschluss ist der UMM 8800 unbedingt auszuschalten. Die Übertragung
Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge
Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Martin Borowski, GÖPEL electronic GmbH GÖPEL electronic GmbH 2014 Boundary Scan Testprogrammerstellung
Schritt 1 : Das Projekt erstellen und programmieren des Zählers
Implementieren eines Mini-Testprogramms Ziel soll es sein ein kleines VHDL Projekt zu erstellen, eine entsprechende Testbench zu schreiben, dass Projekt zu synthetisieren und auf dem FPGA- Testboard zu
Konfigurieren eines HHR Gerät, um es über eine CBX800 an Profibus anzubinden
Konfigurieren eines HHR Gerät, um es über eine CBX800 an Profibus anzubinden Benötigte Hardware: - CBX 800 - BM3x0 Profibus Interface-Modul - Handscanner + Kabel CAB 509/512 1. Das HHR Gerät als RS232
Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen
Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen QuickStart Guide to read a transponder with a scemtec TT reader and software UniDemo Voraussetzung: - PC mit der
Computergestützter IC- Entwurf
FHTW Berlin Fachbereich 1 Technische Informatik, D5TI Computergestützter IC- Entwurf Simulation eines Lauflichts Übungs- Beleg Abgabetermin: 07.02.2003, 366437 1 Inhaltsverzeichnis 1 Einleitung... 3 2
Boundary Scan Days 2009
Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia
Schülerseminar Programmieren einer Ampelsteuerung
Prof. G. Kemnitz Institut für Informatik 23. April 2016 1/17 Schülerseminar Programmieren einer Ampelsteuerung Prof. G. Kemnitz Institut für Informatik 23. April 2016 Prof. G. Kemnitz Institut für Informatik
Softwareupdate-Anleitung // AC Porty L Netzteileinschub
1 Softwareupdate-Anleitung // AC Porty L Netzteileinschub Softwareupdate-Anleitung // AC Porty L Netzteileinschub HENSEL-VISIT GmbH & Co. KG Robert-Bunsen-Str. 3 D-97076 Würzburg-Lengfeld GERMANY Tel./Phone:
Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware.
Tutorial Xilinx ISE13 Lothar Miller 12/2011 Seite 1 Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware. Das hier ist eine Schritt-für-Schritt Anleitung, in der gezeigt wird, wie mit Xilinx
Mit Legacy-Systemen in die Zukunft. adviion. in die Zukunft. Dr. Roland Schätzle
Mit Legacy-Systemen in die Zukunft Dr. Roland Schätzle Der Weg zur Entscheidung 2 Situation Geschäftliche und softwaretechnische Qualität der aktuellen Lösung? Lohnen sich weitere Investitionen? Migration??
Test integrierter Schaltungen
1. CAE Link und IC Qualifizierung 1.1 Ziel 1.1.1 CAE Link Bei der letzten Übung wurden die Zeitdefinitionen und die Test Pattern manuell eingegeben. Aber bei hochintegrierten Schaltkreise muß ein anderer
Remote Controls von Teilchenbeschleunigern am Beispiel FLASH
VIKTAS-Tag 2007 Remote Controls von Teilchenbeschleunigern am Beispiel FLASH Kay Rehlich, DESY Einführung Anforderungen Erfahrungen Schlussfolgerungen Kay Rehlich, 22. März 2007 1 FLASH Freier-Elektronen-Laser
Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski
Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben
T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series
T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series Inhalt 1. Einführung... 2 2. Anforderungen... 2 3. Komponenten... 3 3.1. PXI 7952R... 3 3.2. Fiber Optical Interface Module
ICCS SSP 10. Merkmale. Anwendungsbeispiele
ICCS Standard Switch Panel mit 10 Tasten (SSP10) gehört zu der ICCS (Intelligent Control and Command Systems) Produktgruppe. Es kann entweder als selbständiges Modul oder als Erweiterung zu bestehenden
Einspeisemanagement nach 6 EEG. Technische Einrichtung zur ferngesteuerten Reduzierung der Einspeiseleistung
Einspeisemanagement nach 6 EEG Technische Einrichtung zur ferngesteuerten Reduzierung der Einspeiseleistung Rechtliche Grundlage 6 Technische und betriebliche Vorgaben Anlagenbetreiberinnen und -betreiber
39. Elektronik-Stammtisch
39. Elektronik-Stammtisch Platinen-Entwurf mit DipTrace Axel Theilmann axel@nomaden.org Attraktor e.v. EDA-Software EDA-Software (Electronic Design Automation) Kernfunktionen: Zeichnen von Schaltplänen
PRONTO KonKaMis. Ausführung von Sensordesign und MID
PRONTO KonKaMis Ausführung von Sensordesign und MID Steffen Beyer Stuttgart, 23.4.2013 Inhalt Ziele Projektstand Ausblick Ziele Konfigurierbare Kamera für Mikrosysteme Anwender Beleuchtung Optik MID-Gehäuse
dspace (1/3) dspace: Gegründet 1988 in Paderborn Mitarbeiter: Über 650 Mitarbeiter weltweit, davon über 70 % Ingenieure Ständiges Mitarbeiterwachstum
Agenda dspace und das V-Modell für Steuergeräte- Entwicklung Wie funktioniert Rapid Control Prototyping TargetLink: Vom Model zum Code Ein Wort zu HIL Praxisbeispiele dspace (1/3) dspace: Gegründet 1988
Presentation of a diagnostic tool for hybrid and module testing
Presentation of a diagnostic tool for hybrid and module testing RWTH Aachen III. Physikalisches Institut B M.Axer, F.Beißel, C.Camps, V.Commichau, G.Flügge, K.Hangarter, J.Mnich, P.Schorn, R.Schulte, W.
Anleitung zum Erstellen einer Library (Altium)
Anleitung zum Erstellen einer Library (Altium) 1, Neue Library erstellen: File -> New -> Library -> Schematic Library Danach öffnet sich eine Zeichenfläche und am Rand eine Library Leiste. 1,1 Umbenennen
Hardware Praktikum 2008
HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf
Laborübung 3. Latches, Flipflops, Counter
Laborübung 3 Latches, Flipflops, Counter Teil 1 Abbildung 1 zeigt den Schaltkreis eines gated D-Latches. In Listing 1 wird exemplarisch ein Stück VHDL-Code vorgestellt, der den abgebildeten Schaltkreis
Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux. Kolloquium von Frank Schwanz
Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux Kolloquium von Frank Schwanz Aufgabenstellung Im Rahmen des Projektes Initiative Intelligente Autonome Systeme
Übung Hardwareentwurf
Übung Hardwareentwurf Übung vom. Mai 25 Stefan Reichör HWE- 25- Slides7.tex (7. Mai 25) Überblick Finite Machines Moore FSM Mealy FSM Implementierung von FSMs in VHDL Xilinx Synthesetool Xilinx LUTs Übung
Inbetriebnahme grabbmodul-1 / minimodul-16x bzw. smarteye-1
Tipps zur Inbetriebnahme eines minimoduls-166/167 (Beachte: Nur minimodul166, Bestellnr.: MM-300-KSM23 bzw. minimodul167, Bestellnr.: MM-310-KSM07 verwenden.) mit einem grabbmodul-1 als Modulevariante
I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK
I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK... 1... V H D L Tim Köhler April 2005 I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK... 2... Übersicht 1. Einleitung 2. Syntax 3. Spezielle
Teil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
Elektronik-Outsourcing-Partner mit Spezial-KnowHow
Elektronik-Outsourcing-Partner mit Spezial-KnowHow seit 1987 www.westest.de Produkte Leistungen Daten und Fakten Gründung 1987, Sitz in Kassel 22 Mitarbeiter, davon 11 Mitarbeiter in der Entwicklung Partner
Title. Power-to-Design circuits. HyDraw CAD 600 What s New 1 of 29
Title Power-to-Design circuits HyDraw CAD 600 What s New 1 of 29 1 2 3 4 5 6 7 8 HyDraw/ERP-Interface Eigenschaften für Rohr- und Schlauchleitungen ISO-kompatible Magnet-Informationen Magnetventil-Funktions-Diagramme
Military Air Systems
Trennung von Applikationen unterschiedlicher Kritikalität in der Luftfahrt durch Software en am Beispiel des Real-time Operating Systems PikeOS Dr. Bert Feldmann DGLR Workshop Garching, 09.10.2007 Seite
Entwurf und Validierung paralleler Systeme
TECHNISCHE UNIVERSITÄT ILMENAU Entwurf und Validierung paralleler Systeme Integrated Hard- and Software Systems http://www.tu-ilmenau.de\ihs 06.05.2008 Sommersemester 2008 Projektseminar Andreas Mitschele-Thiel
Funktionale Sicherheit Testing unter
Funktionale Sicherheit Testing unter den Bedingungen der Safety Integrity Levels Präsentation auf dem Neu-Ulmer Test-Engineering Day Sebastian Stiemke, MissingLinkElectronics, Neu-Ulm 1 Inhalt Idee hinter
17 Zähler. Hochschule für Angewandte Wissenschaften Hamburg FACHBEREICH ELEKTROTECHNIK UND INFORMATIK DIGITALTECHNIK 17-1
7 Zähler Zähler werden in digitalen Systemen sehr vielfältig eingesetzt: Z.B. zum Zählen von Ereignissen, zum Speichern der aktuellen Befehlsadresse eines Mikroprozessors oder zum Zählen von Zuständen
Systemaufbau Blockdiagramm / System structure
Systemaufbau Blockdiagramm / System structure... 1 Leuchtenanschluß / Connection of Luminaire... 2 Unterstützte DALI Kommandos / Supported DALI commands... 2 Fehlerverhalten / Failure behavior... 5 Standards
Anleitung für DT-TPC Tel Modul
Anleitung für DT-TPC Tel Modul Vorsichtsmaßnahmen/Fehler : Bitte schützen Sie Ihre Anlage vor Erschütterungen Bitte reinigen Sie alle Komponenten mit einen Bauwolltuch (keine Chemikalien) Es kann zu Bildverzerrungen
Anforderungen, KEFs und Nutzen der Software- Prozessverbesserung
Process flow Remarks Role Documents, data, tool input, output Important: Involve as many PZU as possible PZO Start Use appropriate templates for the process documentation Define purpose and scope Define
32-Bit Microcontroller based, passive and intelligent UHF RFID Gen2 Tag. Zürcher Fachhochschule
32-Bit Microcontroller based, passive and intelligent UHF RFID Gen2 Tag Inhalt Vorgeschichte Was wurde erreicht Hardware Energy Micro Microcontroller µctag Plattform EPC Gen2 Tag Standard Protokoll-Vorgaben
step Electronic GmbH
step Electronic GmbH step Micro PC-Systeme mit OPS Standard OPS = Open Pluggable Specification 1 OPS Standard OPS = Open Pluggable Specification Der aktuelle Standard für Digital Signage Hardware ist Intels
BEDIFFERENT ACE G E R M A N Y. aras.com. Copyright 2012 Aras. All Rights Reserved. Slide 1
Slide 1 BEDIFFERENT ACE G E R M A N Y Slide 2 Partner Solution Show Case ACE Germany integrate2/ecad-connectoren(cae) J2xPLM Integrationsplattform(xPLM) Eugen Kienzler Managing Director CAE Consulting
Mikrocontroller - Schnelleinstieg
Mikrocontroller - Schnelleinstieg Am Beispiel des Atmel Mega8 Philipp Fabian Benedikt Maier Mikrocontroller Schnelleinstieg Seite 1 Mikrocontroller - Schnelleinstieg: - Was ist ein Mikrokontroller? - Welche
I/O Module TIOS Testsysteme. www.tronteq.de
www.tronteq.de I/O Module TIOS Testsysteme TRONTEQ I/O Module I/O Module Funktionsweise TRONTEQ Electronic entwickelt PC-basierte, flexible und robuste I/O Module für die Industrieelektronik und Nutzfahrzeugindustrie.
Beispiel: Siemens AG 900E03 9 Seiten Update:https://www.hqs.sbt.siemens.com/
Verwendung des Applikationsprogramms Produktfamilie: Produkttyp: Hersteller: Name: Kontroller Logo Siemens CM EIB/KNX EIB Ein-/Ausgänge Die unten gezeigte Abbildung, zeigt eine mögliche Anwendung. Beispiel:
Name: DT2 Klausur Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden.
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 90 min. Name nicht vergessen! Geben Sie alle Blätter ab. Erlaubte Hilfsmittel sind Taschenrechner und Zusammenfassungen. Nicht erlaubt ist
How-To-Do. Hardware Configuration of the CPU 317NET with external CPs on the SPEED Bus by SIMATIC Manager from Siemens
How-To-Do Hardware Configuration of the CPU 317NET with external CPs on the SPEED Bus by SIMATIC Manager from Siemens Content Hardware Configuration of the CPU 317NET with external CPs on the SPEED Bus
Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI)
Serielle Kommunikation mit dem Arduino Teil 1: Das Serial Peripheral Interface (SPI) Axel Attraktor e.v. 4. Juni 2012 Axel (Attraktor e.v.) 5. Arduino-Stammtisch 4. Juni 2012 1 / 25 Serielle Kommunikation
Rapide An Event-Based Architecture Definition Language
Rapide An Event-Based Architecture Definition Language Ralf Bettentrup Seminar: Architekturbeschreibungssprachen Wozu Rapide? Computer mit Modem Provider Broker Client Broker PC Prov 1 Client 1 RS-232
EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN
EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN Einleitung Zunehmender Einsatz von Kurzstreckenfunk in Form drahtloser Datenkommunikation im Bereich IEEE Standard 802.15.4 - Zigbee
PC/104, PC/104 -Plus, VarPol Steckverbinder
164 PC/104, PC/104 -Plus, VarPol Steckverbinder Begriffsbestimmungen 166 Technische Daten 168 Lochspezifikationen 169 PC/104 170 PC/104-Plus 172 Zubehör: PC/104 und PC/104-Plus 174 VarPol Stiftleiste abgewinkelt
Versuchsreihe 7. Registerfile. Registerfile + Programmzähler. HaPra Versuchsreihe 7 - Registerfile + Programmzähler. 32 Register à 32 Bit
HaPra 2007 - Versuchsreihe 7 - Registerfile + Programmzähler Versuchsreihe 7 Registerfile + Programmzähler Registerfile Register à Bit Schreiben in Register: - Dateneingang D(31:0) - Adresseingang A_D(4:0)
2. ERSTELLEN VON APPS MIT DEM ADT PLUGIN VON ECLIPSE
2. ERSTELLEN VON APPS MIT DEM ADT PLUGIN VON ECLIPSE 2.1 Die Einrichtung der Benutzeroberfläche Das Einrichten einer Android-Eclipse-Entwicklungsumgebung zur Android-Entwicklung ist grundsätzlich nicht
CAN-Bus-Systems. Microprocessor-controlled Can-Bus-node with digital and analog signal in- and outputs.
CAN-BUS-node 1362 3 digital inputs, active high 8 analog inputs for resistor sensor 10 digital outputs 24V/200mA short-circuit-proof 2 digital outputs 24V/2A short-circuit-proof 5 digital outputs 24V/5A
Neue SMT-Linie von Eltroplan von Jörg Schüpbach Juki Automation Systems AG www.jas-smt.com
Neue SMT-Linie von Eltroplan von Jörg Schüpbach Juki Automation Systems AG www.jas-smt.com ... und der Beginn einer neuen Partnerschaft and Success Together Die neue Juki Linie bei Eltroplan 2070 2080.
Einführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris VHDL VHDL Akronym für Very High-Speed Integrated Circuit Hardware Description Language
XY-Plotter. Hardware. Software µp. Software PC. von Thomas Wagner
XY-Plotter von Thomas Wagner Im folgendem wird ein XY-Plotter beschrieben, der universell einsetzbar ist, jedoch für einen speziellen Einsatzzweck entworfen wurde: die Übertragung, Anzeige und Speicherung
UNIVERSITÄT LEIPZIG. Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007. Aufgaben zum Elektronik Grundlagenpraktikum. 4.
UNIVERSITÄT LEIPZIG Institut für Informatik Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007 Abt. Technische Informatik Gerätebeauftragter Dr. rer.nat. Hans-oachim Lieske Tel.: [49]-0341-97 32213
Kommunikation mehrerer PCs über Hubs
Kommunikation mehrerer PCs über Hubs Hub Sollen mehr als zwei Rechner zu einem Netz verbunden werden, können wir dazu einen Hub verwenden, s. Abbildung 3-1. Ein Hub hat je nach Ausführung von vier bis
FIBEX Theorie und Praxis
CRST GmbH FIBEX Theorie und Praxis Thomas Criegee CRST GmbH Münchener Str. 4a D-83 Gauting Tel. 089-893043/45 www.crst.de Göpel Automotive Days 007 Jena, 9. Juni 007 Inhalt Theorie Praxis Tools FIBEX =
Qualität im Schienenverkehr
Qualität im Schienenverkehr Vergleich 9001 et al. und IRIS. Wie wird in den Regelwerken mit Kennzahlen umgegangen? oder Was können auch "Nicht-Eisenbahner" aus der IRIS nutzen? 1 Inhalte Begrüßen / Vorstellen
VHDL Verhaltensmodellierung
VHDL Verhaltensmodellierung Dr.-Ing. Volkmar Sieh Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 VHDL Verhaltensmodellierung 1/18 2013-01-11 Inhalt
Untersuchungen zur Zulassung von Software unterschiedlicher Sicherheitsklassen auf einem Prozessormodule unter dem neuartigen Betriebssystem PikeOS
Untersuchungen zur Zulassung von Software unterschiedlicher Sicherheitsklassen auf einem Prozessormodule unter dem neuartigen Betriebssystem PikeOS Automotive Safety & Security 2008 Stuttgart, 19. 20.11.2008
1. Speicherbausteine. 1.1. JK-RS-Master-Slave-Flip-Flop
1. Speicherbausteine 1.1. JK-RS-Master-Slave-Flip-Flop Dieser Speicherbaustein (Kurz JK-RS) hat 5 Eingänge (J,K,R,S und Clk) und zwei Ausgänge ( und ). Funktion Werden die Eingänge J,K und Clock auf 0
Sensor board EB003-00-2
Sensor board EB003-00-2 Inhalt 1. Über dieses Dokument...2 2. Allgemeine Information...3 3. Board-Layout...4 4. Schaltungsbeschreibung...5 Anhang 1 Schaltplan Copyright Matrix Multimedia Limited 2005 seite
Einstellige binäre Addierschaltung (Addierer)
VHDL Addierer 1 Einstellige binäre Addierschaltung (Addierer) Schnittstelle: Ports mit Modus IN bzw. OUT Signale Funktionsnetz: Ports, Funktionsblöcke, Verbindungen Signale für Ports und Verbindungen VHDL
Klausur zur Vorlesung
Prof. Dr. Franz J. Rammig Paderborn, 2..2001 C. Böke Klausur zur Vorlesung "Grundlagen der technischen Informatik" und "Grundlagen der Rechnerarchitektur" Sommersemester 2001 1. Teil: GTI Der erste Teil
IHE for Surgery - erste Supplement-Vorschläge -
IHE for Surgery - erste Supplement-Vorschläge - Oliver Burgert, Philipp Liebmann, Christian Dressler, Thomas Treichel Innovation Center Computer Assisted Surgery (ICCAS) [vorname.nachname]@iccas.de Motivation
2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik. Entwurf eines digitalen Weckers
Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik Entwurf eines digitalen Weckers
BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1
BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-FGGC) Nutzer-IOs On-Board 0MHz Oszillator LEDs, Taster Rastermaß:. mm Maße: x mm
Zahlen, Technik und Produktion. Control, Microsystems, Microelectronics (CMM) Master
Zahlen, Technik und Produktion Control, Microsystems, Microelectronics (CMM) Master Inhaltsverzeichnis Beschreibung des Faches... 3 Studienvoraussetzungen und Zulassung... 3 Studienaufbau und Studieninhalte...
Begleitende Projekte CPLD Programmierung. 3.Semester. Dokumentation. Servoansteuerung
Fachhochschul-Bachelorstudiengang Automatisierungstechnik Begleitende Projekte CPLD Programmierung 3.Semester Dokumentation Servoansteuerung Erstellt von: Peter Freigassner AT06 Version: 1.0 vom 28.12.2007
Am elektronischen Puls der Zeit.
Baudisch Electronic GmbH Am elektronischen Puls der Zeit. Produktdesign & Konzeption Hardware & Software EMV-Labor für CE-Prüfungen Fertigung Muster & Serien Über die Baugruppe hinaus Baudisch Electronic
31. KUNDENSPEZIFISCHE GERÄTEANSCHLUSSTECHNIK
. KUNDENSPEZIFISCHE GERÄTEANSCHLUSSTECHNIK So vielfältig die Geräte, so individuell die Geräte-Connectivity. Wenn es um Produkte nach Maß geht, können Sie sich auf HARTING verlassen. HARTING bietet ein
Wie profitiert SAP MaxDB von SSD Technologie?
Wie profitiert SAP MaxDB von SSD Technologie? Direktor Software und Services SAP MaxDB InfoTage 2014 15.-25. September 2014 Purpose Agenda MaxDB ENTERPRISE EDITION Including Mobile DB Monitor MaxDB & SSD
VarioTAP Einführung Hosea L. Busse
VarioTAP Einführung Hosea L Busse GÖPEL electronic GmbH 2013 JTAG/Boundary Scan 1 Überblick Was ist VarioTAP? Prinzipielle Struktur eines µcontrollers VarioTAP Teststruktur VarioTAP Testkategorien VarioTAP
VIPA System 100V - Mikro-SPS 112/114/115 für STEP7 von Siemens
VIPA System 00V - ikro-sps // für STEP von Siemens System 00V - ikro-sps // Die VIPA System 00V - ikro-sps x ist eine kompakte Kleinsteuerung programmierbar mit WinPLC oder STEP von Siemens. Die Baugruppe
SCHNELLEINSTIEG ZUM TOOL NODEBUILDER
Fakultät Informatik, Institut für Angewandte Informatik, Professur Technische Informationssysteme SCHNELLEINSTIEG ZUM TOOL NODEBUILDER Betreuer: Dipl.-Ing. A. Cemal Özlük Dipl.-Inf. Uwe Ryssel ALLGEMEINE
Digital Web-Monitoring Digitales Web-Monitoring
Eigenschaften: voll funktionsfähiger embedded Webserver 10BaseT Ethernet Schnittstelle weltweite Wartungs- und Statusanzeige von Automatisierungsanlagen Reduzierung des Serviceaufwands einfaches Umschalten