Kapitel 3 - Steuerungstypen Seite 89. Es wird die Erzeugung der Steuersignale für das Rechenwerk betrachtet.

Transkript

1 Kapitel - Steuerungstypen Seite 89 Kapitel Steuerungstypen Es wird die Erzeugung der Steuersignale für das Rechenwerk betrachtet. zu steuerndes Werk Flags Steuerleitungen externe Eingänge x Steuerwerk y Das zu steuernde Werk erwartet Steuersignale und stellt Flags für Abfragen bereit. Das Steuerwerk hat als Eingänge diese Flags und zusätzliche Signale von außen, die zusammen den Eingangsvektor x bilden. Es stellt dem zu steuernden Werk den Vektor y der Steuerleitungen zur Verfügung. Ein externes signal schaltet die Steuervektoren nacheinander auf das zu steuernde Werk auf. Das Steuerwerk durchläuft dabei intern verschiedene Zustände z; zur Zeit t n befinde es sich im Zustand z (n), zum Zeitpunkt t n+1 werde der Zustand z (n+1) angenommen. Der externe markiert diese Zeitpunkte. Es muß sichergestellt sein, daß der Eingang x sich in einem Zeitintervall t um den herum nicht ändert, um Hazards auszuschließen.

2 Kapitel - Steuerungstypen Seite Codierte Steuerungen Das zu steuernde System habe m Zustände mit 2 p-1 < m 2 p. Es werden die m Zustände in p Bit codiert Mealy-Automat Der allgemeinste Fall einer codierten Steuerung ist ein Mealy-Automat: Folgezustand und Steuerleitungen sind Funktionen der Eingänge und des momentanen Status. x z (n) Schaltnetz für Ausgang y und Folgezustand z (n+1) Z y = ω ( z (n), x ) (n+1) z = δ ( z (n), x ) Beispiel DLX: Man hat zunächst 4 Zustände, die in 6 Bit codiert werden: - auf der obersten Ebene - 12 für Datentransportbefehle - 11 für ALU-Operationen - für SET-Befehle - für Verzweigungen - 9 für Sprünge und 29 Eingänge x : - 1 Bit für die Kennzeichnung der Register, - 6 Bit aus dem OP-Code, - 2 Bit für Signale INTR und DTACK von außen - 6 Bit COND-Signal aus dem Rechenwerk). Die 4 Steuerleitungen y teilen sich auf in

3 Kapitel - Steuerungstypen Seite 91-1 Steuerleitungen für die Adressierung der Register, - Steuerleitungen zur Quellenauswahl für die Sammelleitung S1, - für Sammelleitung S2 - Steuerleitungen zum Festlegen der Senken von Dest bzw. Lesen/Schreiben und Übernahme in MDR oder IR. - Steuerleitungen für die Übernahme in die Zwischenregister A, B oder Rd - 4 Funktionsleitungen um die Verknüpfungen in der ALU festzulegen und die Quellen der Sammelleitng Dest zu bestimmen. - Steuerleitungen für den Speicher : DR, AS und R/W Das zugehörige Schaltnetz ist nicht handhabbar: Eingänge, 40 Ausgänge! IR DLX - Steuerung Mealy-Automat ohne Vereinfachungen Steuerleitungen rd rs2 / rd rs1 OP DTACK INTR COND x y 4 Rd Rd := C RS2 B := S2 RS1 A := S1 S1.= S2.= := Dest DR, AS, R/W ALU 6 6 z Man wird Vereinfachungen einführen: - Die Adressleitungen für das Registerfile werden direkt durchgeschaltet und mit Durchschaltsignalen freigegeben. Dazu werden die Übernahmesignale für A,B und Rd benutzt und mit einem zusätzlichen Signal die passende Registeradresse auf Rd durchgeschaltet. - Die Zahl der Zustände wird auf begrenzt: - holen, dekodieren, ausführen, komplettieren und rückschreiben. CK

4 Kapitel - Steuerungstypen Seite 92 Es reichen Bit zur Codierung. - Eine der 6 Bedingungen aus COND oder konstant 0 oder 1 werden mit drei Bit in einem Multiplexer ausgewählt und mit einer der Steuerleitungen der ALU verrechnet. Man erhält ein Schaltnetz mit 11 Eingängen und 2 + = 26 Ausgängen: ein Speicher mit 2048 Worten zu 4 Byte reicht aus! IR DLX - Steuerung Alternative : wenige Zustände Mealy-Automat Steuerleitungen rd rs2 / rd rs1 OP DTACK INTR Worte zu 26 Bit 2 y Rd Rd := C m. Rückflanke RS2 B := RS2 m. Rückflanke RS1 A := RS1 m. Rückflanke S1.= S2.= := Dest, := M(MAR) Speicher ( R/W, DR, AS) Dest.= (ALU ) z COND 0 1 CK.1.2. Speicherautomat Hier ist der Ausgang nur eine Funktion des Zustandes z (n). Im Beispiel der DLX-Maschine wird dann allerdings die Zahl der Zustände in 6 Bit zu codieren sein und damit einerseits der Speicher y = ω (z (n) ) einfach, dafür aber das Schaltnetz für die Berechnung des Folgezustandes komplexer mit 14 Eingängen.

5 Kapitel - Steuerungstypen Seite 9 y = ω (z (n)) x Speicherautomat z (n) (n+1) z = δ (z (n), x) IR Z DLX - Steuerung Speicherautomat rd rs2 / rd Steuerleitungen Rd Rd := C RS2 S2 := RS2 rs1 OP 6 64 Worte 2 Bit 2 y RS1 S1 := RS1 S1.= S2.= := Dest, := M(MAR) Speicher Dest.= ( ALU ) DTACK INTR GAL14R6 COND0 1 6 z CK Im Prinzip können beide, der Speicher und das Schaltnetz, durch GAL's (gate array logic) realisiert werden. Wie oben gezeigt, kann das Schaltnetz und das Zustandsregister durch ein einziges GAL mit 14 Eingängen und 6 Ausgängen realisiert werden. Die Methoden zur Vereinfachung der Schaltnetze sind hier nicht Gegenstand der Untersuchung.

6 Kapitel - Steuerungstypen Seite Mikroprogrammierte Steuerungen.2.1. Horizontale Mikroprogrammierung In jedem Schritt werden alle in einem parallel ausführbaren Aktionen codiert: - welche Steuerleitungen für das Operationswerk aktiv sein sollen; - welche Bedingungsleitung ausgewählt werden soll; - wohin gesprungen werden soll, wenn die Bedingung erfüllt / nicht erfüllt ist. Diese Informationen werden einem Kontrollspeicher entnommen, der mit dem Zustand adressiert ist. Man hat damit folgende Spezialisierung gemacht: - ein Speicherautomat : y = ω (z (n) ) - der Folgezustand z (n+1) ergibt sich als z (n+1).= if b then q 1 else q 2 mit b.= case ys of x ## 0 (Multiplexer) e Operationswerk a x y m 0 z (n) p Kontrollspeicher p 2 Kontrollworte q2 YS ld r q1 01 r-1 o 1 b Quellen- Auswahlnetz für b Mikrobefehlszähler Z < Der Fall, daß keine Bedingungsleitung ausgewählt wird, d. h. der Folgezustand unabhängig von x ist, wird durch die " 0" berücksichtigt. Der Kontrollspeicher hat dann 2 p Worte von (m + 2p + r) Bit mit m = Anzahl der Kom-

7 Kapitel - Steuerungstypen Seite 9 ponenten von y = (y 1,..., y n ); p = Anzahl der Komponenten von z = (z p-1,..., z 0 ) und r = ld(n+1) für x = (x n-1,..., x 0 ) konkateniert mit "0". b hat die Funktion eines Flag, das aus x erzeugt wird, indem man mit ys eine Leitung von x auswählt. In vielen Fällen kann man die Schaltung vereinfachen, indem man implizit einen Folgezustand z (n+1) = z (n) + 1 annimmt: z (n+1).= if b then (z (n) +1) else q. e Operationswerk a x y Kontrollspeicher YS ld r 0 01 r-1 p 2 Kontroll- z (n) worte q b m Quellen- Auswahlnetz für b p o +1 1 Mikrobefehlszähler Z < ladbarer Zähler mod 2 p Technisch hat man einen ladbaren Zähler für 2 p vor sich. Die Wortbreite des Kontrollspeichers ist im allgemeinen relativ groß, dafür kann alles, was parallel gemacht werden kann, auch parallel ausgeführt werden.

8 Kapitel - Steuerungstypen Seite Vertikale Mikroprogrammierung In vielen Fällen kann man auf die Parallelausführung von Operationen im OPW und Sprüngen im Kontrollspeicher verzichten: man hat deutlich getrennt datenbearbeitende Befehle und Sprungbefehle. Man hat zwei Befehlsformate der Worte im Kontrollspeicher c Y c YS q 1 0 und kann die Steuerung entsprechend organisieren: ein Bit c schaltet entweder Daten auf y durch (dann darf y = (0,..., 0) keine Aktion im OPW auslösen) und inkrementiert den Zustand: z := z + 1 oder bei c = 0 schaltet das Kontrollswort einen Multiplexer, der eine Komponente von x auswählt und dieses Auswahlbit b bestimmt über einen Multiplexer den Folgezustand: z := if b then z+1 else q. e Operationswerk y a z (n) Kontrollspeicher p 2 Kontrollworte +1 c 1 0 Y YS q 0 1 r-1 b x Bedingungs auswahl p 1 0 Mikrobefehlszähler Z Umzeichnung dieses Bildes ergibt den Abwickler und Entschlüssler einer Wegener-Maschine.

9 Kapitel - Steuerungstypen Seite 97 flags x Kontrollspeicher z (n) F 0 1 r-1 P IP Z Yseq b Y sem y Abwickler P(IP) c q Ys 0 1 Entschlüssler Vertikale Mikroprogrammierung und Programmsteuerung einer Wegener-Maschine sind äquivalent.

10 Kapitel - Steuerungstypen Seite 98.. Verteilte Steuerungen Hat man nur wenige Zustände insgesamt, dann macht es Sinn, jedem Zustand ein eigenes Flip-Flop zuzuordnen. Die Fortschaltung von einem Zustand in den nächsten kann dabei synchron oder asynchron erfolgen...1. Synchrone verteilte Steuerung Für alle Flip-Flops gibt es einen gemeinsamen. Die Gegenüberstellung einer ASM-Karte und der Realisierung mit Flip-Flops zeigt die Abbildung. zi Y1,Y2 FF zj Y, Y6 FF Y1, Y2 Y c c 1 Y6 zk Y, Y7 zl Y6 FF Y, Y7 FF zm Y8 FF Y8 Werden die gleichen Steuerleitungen in mehr als einem Zustand aktiviert, sind sie mit ODER-Gattern zu verschalten. Den Aufbau eines einzelnen Flip-Flops zeigt die nächste Abbildung: Wenn der Ausgang Eins war, dann wird er im nächsten auf Null fallen. Nur wenn der Ausgang Null ist, kann ein Eingangssignal Eins in den Flip-Flop übernommen werden.

11 Kapitel - Steuerungstypen Seite 99 in out..2. Asynchrone verteilte Steuerung Die Idee hier ist der Aufbau einer Steuerung so, daß Signale (= Fertigmeldungen) aus dem zu steuernden Gerät die Weiterschaltung in den Folgezustand auslösen. Diese Signale sind ihrer Natur nach asynchron. in FF gesteuertes Werk out ready Die Hardware-Realisierung könnte dann so aussehen: in 1 J 1 K gesteuertes Werk ready out

12 Kapitel - Steuerungstypen Seite 100 und der zeitliche Verlauf so: in ready out t... Speicherprogrammierte Steuerung (SPS) Die technische Realisierung dieser Art von Steuerungen geschieht heute in der Form Speicherprogrammierter Steuerungen (SPS): Ein Rechner simuliert die asynchrone Steuerung und tastet die Fertigmeldungen hinreichend häufig ab, um innerhalb garantierter Zeitunsicherheiten die Weiterschaltung machen zu können. S1 A E E S2 B Bei Vorliegen der Weiterschaltbedingungen E im Zustand S1 wird nach S2 geschaltet. In S1 werden Ausgangssignale A erzeugt. Die Hardware-Realisierung besteht aus einem Rechner, der die Eingänge des Schaltnetzes abtastet, miteinander verrechnet, d. h. die Funktionen yi = ωi (x t, z (n) ) und zj (n+1) = δj (x, z (n) ) ; i = 1,..., m; j = 1,..., p bildet, und über Ausgangslatches nach außen hin bereitstellt. Ein- und Ausgänge sind über Optokoppler von der CPU im Inneren entkoppelt.

13 Kapitel - Steuerungstypen Seite 101 X1 SPS Eingangsmultiplexer Ausgangsdemultiplexer Ausgangslatches Y1 Xn Optokoppler (n) Z1 (n) Zp CPU mit RAM,ROM, CLOCK Ym Optokoppler/ Ausgangsschalter (n+1) Z1 (n+1) Zp Für viele technische Anwendungen braucht das Schaltnetz, das simuliert wird, nur Gatterlaufzeiten von einigen Millisekunden zu haben. Rechnet man mit c = 10 ms, dann muß alle 10 ms ein neuer Satz von Ausgängen (y, z (n+1) ) erzeugt werden. Seien (r + p) = 100 Eingänge zu bedienen und sei (r + m) = 100, d. h. 100 Ausgänge, dann sind in 10 ms 100 x 100 = 10 4 Schritte nötig. Rechnet man pro Schritt 1µs (d. h. rd Befehle), dann ist die Forderung von 10 ms einzuhalten: Nach außen hin verhält sich das Schaltnetz als habe es eine Gatterlaufzeit von 10 ms entsprechend einem mit Relais aufgebauten Werk.

14 Seite 102