Konzepte und Methoden der Systemsoftware. Aufgabe 1: Polling vs Interrupts. SoSe bis P

Transkript

1 SoSe 2014 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Präsenzübung 3(Musterlösung) bis Aufgabe 1: Polling vs Interrupts (a) Erläutern Sie das Konzept von DMA. Welche Unterschiede gibt es zum Programmed I/O? siehe Folien SS14 Kap.1 F33 ff. DMA (Direct Memory Access): Die CPU erteilt Befehle an den DMA-Controller, welche Daten an welche Speicherstellen zu transferieren sind. Der Controller wickelt den Transfer selbständig ab und greift direkt auf den Speicher zu. Die CPU kann währenddessen weiterarbeiten. Unterschiede: Programmed I/O belastet die CPU, da Schreiben/Lesen von Daten in den Speicher von der CPU verwaltet wird. Daten werden mittels Lese- und Schreibbefehlen vom Speicher des Gerätes in die Prozessorregister transportiert und von dort weiter in den Hauptspeicher kopiert. (b) Erklären Sie die Begriffe Polling und Interrupt. Nennen Sie Vor- und Nachteile von Polling im Bezug auf Interrupts. Polling: permanente Überwachung (zyklische Abfrage) von Statusregister eines Geräts. Interrupt: kurzfristige Unterbrechung der normalen Programmausführung durch ein Signal. Interrupts sind durch eine Interrupt Request und eine Interrupt Service Routine gekennzeichnet. Vorteile: Ist einfach und intuitiv durch Schleifen zu implementieren und benötigt keine weiter Hardware. Nachteile: Polling kostet im Vergleich zu Interrupts mehr Prozessorlaufzeit (ineffizient). KMS SoSe 2014 Präsenzübung 3(Musterlösung) 1/5

2 (c) Gegeben ist das folgende Ablaufdiagramm,welches einen Datentransfer beschreibt. Nennen Sie die beiden Konzepte aus a) und b), die dabei realisiert wurden und begründen Sie ihre Antwort. Es handelt sich um eine Kombination aus Polling und Programmed I/O. Begründung: Die zyklische Abfrage, ob die Daten bereit sind, ist ein typisches Konstrukt für Polling. Da die CPU Daten lesen/speichern muss, handelt es sich um Programmed I/O. KMS SoSe 2014 Präsenzübung 3 (Musterlösung) 2/5

3 (d) Entwickeln Sie 3 Ablaufdiagramme, die sich aus den verbleibenden drei Kombinationen der Konzepte aus a) und b) ergeben. Welche Kombination ist die Effizienteste im Hinblick auf CPU-Auslastung? Begründen Sie ihre Antwort. DMA & Polling Programmed I/O & Interrupt DMA & Interrupt Die effizienteste Kombination ist DMA & Interrupt, da sie am wenigsten Prozessorlaufzeit kostet. Der DMA-Controller verwaltet den Datentransfer zwischen Gerät und Hauptspeicher und sendet dann einen Interrupt Request, sobald die Daten fertig geladen sind. Währenddessen wird die CPU nicht vom Datentransfer belastet und kann parallel arbeiten. KMS SoSe 2014 Präsenzübung 3 (Musterlösung) 3/5

4 Aufgabe 2: Threads (a) Erklären Sie kurz den Unterschied zwischen User-Level-Threads und Kernel-Level-Threads. Gehen Sie auch auf die Vorteile der jeweiligen Threadart ein. User-Level-Threads werden von der Anwendung verwaltet und sind im Benutzeradressraum realisiert. Vorteile sind die Unabhängigkeit vom Betriebssystem, die bessere Skalierung bei einer sehr großen Anzahl von Threads und die schnellere Umschaltung von Threads, da kein Wechsel in den Kernel-Mode nötig ist. Kernel-Level-Threads werden vom Betriebssystem verwaltet und sind im Kernadressraum realisiert. Vorteile sind die priorisierte Behandlung und das Scheduling durch das Betriebssystem (So wird kein seperater Scheduler benötigt). (b) Wie unterscheiden sich Nebenläufigkeit und Parallelität? Nebenläufigkeit bezeichnet die potentielle Gleichzeitigkeit. Das heißt auf Einprozessorsystemen werden die Programme verzahnt ausgeführt und auf Mehrprozessorsystemen können sie tatsächlich parallel ausgeführt werden. Parallelität bezeichnet hingegen die Eigenschaft einer Programmausführung, bei der Operationen tatsächlich gleichzeitig (und nicht nur verzahnt) ausgeführt werden. Dafür sind mehrere Kerne zwingend notwendig. (c) Threads sind ein Mittel, um Nebenläufigkeit in Prozessen auszudrücken. Wann führt die Nebenläufigkeit von mehreren Threads innerhalb eines Prozesses zu einem Performance- Gewinn? Solange alle Threads eines Prozesses auf der selben CPU ausgeführt werden, kann es wegen der Nebenläufigkeit zu unterschiedlichen Verzahnungen kommen - allerdings werden die Threads nicht parallel ausgeführt (Ausnahme hierbei ist ein blockierender Thread während eines Peripheriezugriffes). Somit führt Nebenläufigkeit von mehreren Threads bei einer CPU in der Regel kaum zu einem Performance-Gewinn (Im Vergleich zu einem einzigen Thread im ausgeführten Prozess). Werden die Threads eines Prozesses allerdings auf mehreren CPUs verteilt ausgeführt, so können die Threads aufgrund ihrer Nebenläufigkeit parallel ausgeführt werden. Dies führt dann zu einem Performance-Gewinn. KMS SoSe 2014 Präsenzübung 3 (Musterlösung) 4/5

5 Aufgabe 3: Caches (a) Was bedeutet Transparenz bei einem Rechner im Bezug auf den Cache? Der Cache fängt die vom Prozessor an den Speicher gesendeten Anfragen ab und kümmert sich um die Zwischenspeicherung, ohne dass der Prozessor dies irgendwie berücksichtigen muss. Ist der angefragte Wert bereits im Cache, wird die Anfrage direkt aus dem Cache statt aus dem langsameren Speicher beantwortet. (b) Wann kann es zu Problemen mit der erwarteten Lese-Schreib-Kohärenz bei der Verwendung von Caches kommen? Bei Mehrprozessorsystemen mit prozessoreigenen Caches müssen Cache-Kohärenzprobleme berücksichtigt werden um Lese-Schreib-Kohärenz zu garantieren. (c) Erläutern Sie, worin der Unterschied zwischen Write-Through- und Write-Back-Cache besteht. Werden Daten in den Speicher geschrieben, werden sie im Falle von Write-Through- Cache sofort an die darunter liegenden Caches und den Arbeitsspeicher weitergereicht. Im Fall von Write-Back-Cache werden diese Daten erst dann an die darunterliegende Schicht gesendet, wenn sie verdrängt werden. (d) Gegeben sei ein dreistufiger Speicher, bestehend aus einem First-Level-Cache C 1, Second- Level-Cache C 2 sowie dem Hauptspeicher C 3. Wie bestimmen Sie die Trefferwahrscheinlichkeit (bzw. Trefferrate) h für einen Cache in Abhängigkeit von cache-hits und cache-misses? Die Trefferwahrscheinlichkeit ist das Verhältnis: cache-hits Anzahl Zugriffe = cache-hits cache-hits+cache-misses. (e) Wie lässt sich die mittlere Zugriffszeit T in Abhängigkeit der Trefferwahrscheinlichkeiten für die Caches h 1,h 2 sowie der Zugriffszeiten t 1,t 2,t 3 berechnen? T = (h 1 t 1 ) + ((1 h 1 ) h 2 (t 1 + t 2 )) + ((1 h 1 ) (1 h 2 ) (t 1 + t 2 + t 3 )) (f) Die Zugriffszeit für C 1 betrage 20ns mit Trefferwahrscheinlichkeit h 1 = 0,6. Die Zugriffszeit von C 2 betrage 50ns mit Trefferwahrscheinlichkeit h 2 = 0,8. Die Zugriffszeit für den Hauptspeicher C 3 sei 200ns. Berechnen Sie die mittleren Zugriffszeit T! Einfach einsetzen in die Formel in (b): T = (0,6 20ns)+(0,4 0,8 (20ns+50ns))+(0,4 0,2 (20ns+50ns+200ns)) = 56ns KMS SoSe 2014 Präsenzübung 3 (Musterlösung) 5/5