Universeller hybrider Systembeobachter für Echtzeitsysteme
|
|
- Tristan Feld
- vor 7 Jahren
- Abrufe
Transkript
1 Universeller hybrider Systembeobachter für Echtzeitsysteme Björn Pietsch Institut für Regelungstechnik Leibniz Universität Hannover Björn Pietsch
2 eingebettete Systeme werden komplexer Vielzahl an Aufgaben Auslegung, Verifikation, Optimierung und Fehlersuche aufwendig Einsicht in innere Vorgänge notwendig Zeitverhalten von außen vorgegeben gleichzeitige Verfolgung interner und externer Abläufe nützlich herkömmliche Analysatoren und Debugger nur sehr bedingt geeignet Folie 2
3 Gliederung Notwendigkeit der Aktionsverfolgung Grundtypen der Beobachter OSOBS: Operating System Observer Effizienz und Anwendungen Ausblick Folie 3
4 Softwarebeobachter Code Daten CPU Speicher Busbridge Folie 4
5 Softwarebeobachter systemeigene Tracer (z.b. ftrace, LTTng) keine zusätzliche Hardware leicht portierbar beanspruchen Systemressourcen Auflösung und/oder Aufzeichnungsdauer begrenzt erzeugen zusätzliche Ereignisse verändern Abläufe Beobachtung externer Vorgänge nicht möglich Folie 5
6 Hardwarebeobachter Code Daten CPU Cache >99% Speicher Busbridge Beobachter Folie 6
7 Hardwarebeobachter Busbeobachtung rückwirkungsfrei bei zugänglichem Bus System on Chip nutzt keinen externen Bus Cache fängt Großteil der Zugriffe ab komplexe Hardware notwendig Prozessormodule (z.b. Nexus5001, ARM Trace Port) meist rückwirkungsfrei, keine Cache/SoC-Probleme Daten unspezifisch: hohe Datenraten komplexe Hardware notwendig Folie 7
8 Hybrider Beobachter Code Daten CPU Speicher Busbridge Beobachter (systemunabhängig) spezif. Target Folie 8
9 Hybrider Beobachter Aufzeichnung mit externer Hardware Datenumfang praktisch unbegrenzt ständige Bereitschaft: einfacher Zugriff einfache Überwachung peripherer Systeme Hardware notwendig, aber standardisierbar zwei Zeitbasen: Vereinheitlichung notwendig Aktive Ausgabe von Meldungen an wichtigen Stellen Beschränkung auf bedeutende Ereignisse standardisierte Datenkanäle (z.b. PCI, PCIe) nutzbar Beeinflussung der Abläufe, aber gering Folie 9
10 Anforderungen an einen hybriden Beobachter möglichst geringe Beeinflussung des Systems Unabhängigkeit von spezieller Softwarestruktur Modularität zur einfachen Anpassung an verschiedene Systeme Beobachtung von Netzwerken Erfassung und Anregung von Interrupts Widerstandsfähigkeit gegen Ereignisbursts Sicherung gegen Übertragungsfehler Folie 10
11 OSOBS: Struktur am Beispiel eines Roboters OSOBS-Master CAN CAN 4 Kanäle SRAM 4 MiB PCI CPCI- Target HSSI HSSI FPGA Leitrechner USB- Modul Host- PC Interrupts Folie 11
12 Daten Kontinuierliche Ereignisrate: 1,25 Mio./s Maximale Ereignisrate über PCI: 3,3 Mio./s Pufferkapazität: Ereignisse Ereignisformat (4x4 Byte): Zeitstempel Quellkennung (Prozess/Quelle) Ereigniscode Statusmeldung 2 Interruptdetektoren/-generatoren Folie 12
13 Beobachtungspunkte Speicherfenster für Target, Adresse trägt auch Information Aufwand für Beobachtungspunkt (PowerPC): 2 Speicherzugriffe RTOS-UH: 5 Maschinenbefehle Linux: 13 Maschinenbefehle, Optimierungspotential spezielle Ereigniscodes ermöglichen Datentransport: Speicherbelegung benutzerdefinierte Werte aus Anwendung <event idx= 1704 > <time>374af8c</time> <OID>14E90</OID> <EID> </EID> <stat>0</stat> <mem>200</mem> </event> Folie 13
14 Analyse Vorverarbeitung Konversion in XML Wiederherstellung unterbrochener Beobachtungspunkte Vereinheitlichung der Zeitmessung Umwandlung der Datenereignisse Zustandsrekonstruktion für Prozesse statistisch gerufene Funktionen Ausführungs- und Latenzzeiten grafisch Folie 14
15 Grafische Analyse Folie 15
16 Anwendungen Treibereffizienz CAN Funktionsklärung des Gatekeepers in Linux/Xenomai Referenzerfassung des Ressourcenverbrauchs Versagensmechanismus bei Interruptlast Folie 16
17 Ausblick Bedienkomfort Analysen fortführen LTTV-Integration Quelle: Folie 17
18 Vielen Dank für die Aufmerksamkeit Fragen? Björn Pietsch Institut für Regelungstechnik Leibniz Universität Hannover Folie 18
Universelle Speicherschnittstelle für große externe Speicher
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Belegverteidigung Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de
MehrEchtzeitprogrammierung und Echtzeitverhalten von Keil RTX. Frank Erdrich Semester AI 7
Echtzeitprogrammierung und Echtzeitverhalten von Frank Erdrich Semester AI 7 Inhalt Einleitung Echtzeit und Echtzeitsysteme Echtzeitprogrammierung Real-Time Operating System Keil RTOS RTX Zusammenfassung
MehrSensorsimulation in Hardware in the Loop-Anwendungen
Sensorsimulation in Hardware in the Loop-Anwendungen Kristian Trenkel, Florian Spiteller Echtzeit 2014 20.11.2014 Gliederung I. Einführung II. Problemstellung III. Anforderungen an eine Sensorsimulation
MehrEffiziente Überwachung von Laufzeiteigenschaften in Soft- und Hardware
Effiziente Überwachung von Laufzeiteigenschaften in Soft- und Hardware Normann Decker 1 Philip Gottschling 2 1 Institut für Softwaretechnik und Programmiersprachen Universität zu Lübeck decker@isp.uni-luebeck.de
Mehr2. Der ParaNut-Prozessor "Parallel and more than just another CPU core"
2. Der ParaNut-Prozessor "Parallel and more than just another CPU core" Neuer, konfigurierbarer Prozessor Parallelität auf Daten- (SIMD) und Thread-Ebene Hohe Skalierbarkeit mit einer Architektur neues
MehrDevice Treiber für FlexPath- Netzwerkprozessoren
Device Treiber für FlexPath- Netzwerkprozessoren Michael Meitinger Rainer Ohlendorf Dr. Thomas Wild Prof. Dr. Andreas Herkersdorf 1 Übersicht Übersicht FlexPath Einsatz von Device Treibern in der FlexPath
MehrCoreSight-Zugang auf dem ZedBoard. Alex Bereza
Alex Bereza Dresden, Gliederung 1. Aufgabenstellung 2. Das 3. CoreSight 4. Trace-Pakete 5. Implementierung des IP-Cores 6. Fazit 7. Quellen Folie Nr. 2 von 26 1. Aufgabenstellung ARM-Prozessor des verfügt
MehrEntwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme
Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung
MehrANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath
ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS Sascha Kath Dresden, Gliederung 1. Motivation & Zielstellung 2. Systembeschreibung 3. Implementierung und Messungen
MehrConfigurable Embedded Systems
Configurable Embedded Systems Prof. Dr. Sven-Hendrik Voß Wintersemester 2017 Technische Informatik (Master), Semester 2 Termin 3, 23.10.2017 Seite 2 Zynq Design Flow Configurable Embedded Systems Wintersemester
MehrPCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften
PCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften Christian Böhme 16.09.2005 Christian Böhme PCI-to-PCI-Bridge 16.09.2005 1 / 32 Geschichte & Philosophie Peripheral
MehrMulti-Port-Speichermanager für die Java-Plattform SHAP
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Multi-Port-Speichermanager für die Java-Plattform SHAP DASS 2008 Martin Zabel, Peter
MehrEin Debugger für ASIC-Prototypen
Jürgen Haufe 1, Matthias Gulbins 1, Peter Schwarz 1, Christoph Fritsch 2, Jens Große 3 1 für 2 Bosch Telecom 3 SharcWare 1 Gliederung Motivation für Hardware-Debugging Anforderungen und Methode Architekturvarianten
MehrThread basierte partielle Rekonfiguration von SoC Systemen. Frank Opitz INF-M1 Anwendung 1 - Wintersemester 2009/
Thread basierte partielle Rekonfiguration von SoC Systemen INF-M1 Anwendung 1 - Wintersemester 2009/2010 24. November 2009 Inhalt Motivation Zielsetzung dynamische Re-/Konfiguration von SoC FPGAs Auswahl
MehrSelbststudium Informationssysteme - H1102 Christian Bontekoe & Felix Rohrer
Übung RA, Kapitel 1.5 1. Beantworten Sie bitte folgende Repetitionsfragen 1. Beschreiben Sie in eigenen Worten und mit einer Skizze die Schichtung einer Multilevel Maschine. Folie 5, rechte Seite 2. Welche
MehrVertiefungsprojekt / Abschlussarbeit
Vanadium-Redox-Flow-Batterie (VRFB): SPS-Klemme im Container zum kontrollierten Ausschalten Ermöglichen des kontrollierten Ausschaltens der VRFB über einen Funktionsblock in Codesys Weitere SPS-Klemme
MehrFPGA-basierte Automatisierungssysteme
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur FPGA-basierte Automatisierungssysteme Stephan Hensel Dresden, 05.12.2012 Gliederung
MehrDATENERFASSUNGSMODI VON SCHNELLEN, HOCHAUFLÖSENDEN DIGITIZER
DATENERFASSUNGSMODI VON SCHNELLEN, HOCHAUFLÖSENDEN DIGITIZER Tameq Schweiz GmbH Peter Wilhelm Faszination Messtechnik 2014 Datenerfassung Horizontale Einstellungen Aufzeichnungsdauer Abtastrate Speichertiefe
MehrVortrag zum Ergebnis der Literaturrecherche. Fehlerinjektion mittels Trace-Architektur auf einem Mips-Prozessor. Matthias Brinker
Vortrag zum Ergebnis der Literaturrecherche Fehlerinjektion mittels Trace-Architektur auf einem Mips-Prozessor Matthias Brinker Dresden, 27.10.2016 Gliederung 1. Einleitung und Motivation 2. Trace-Architektur
MehrDas a. Franz Zieris Institut für Informatik, FU Berlin Bachelorarbeit
Bachelorarbeit Das a Franz Zieris Institut für Informatik, FU Berlin Gliederung 1. Inhalt der Arbeit Motivation Aufgabenstellung 2. Vorgehensweise Voraussetzungen Technische Umsetzung Probleme und deren
MehrCAN BUS Projektseminar. Grundlagen zum CAN BUS Hinweise zum Projektseminar
CAN BUS Projektseminar Grundlagen zum CAN BUS Hinweise zum Projektseminar Grundlagen CAN Bus Hardwareaufbau 2-Draht Bus CAN_LOW, CAN_HIGH, CAN_GND CAN_LOW Komplementärsignal zu CAN_HIGH Lowspeed / Highspeed
MehrHardware und Gerätetreiber
Hardware und Gerätetreiber Betriebssysteme Hermann Härtig TU Dresden Übersicht Übersicht Kommunikation zwischen Hardware und CPU Interrupts I/O-Ports I/O-Speicher Busse Verwaltung von Geräten Dynamisches
MehrZeitsynchronisation von Echtzeitmessungen verschiedener Signalquellen für Hardware in the Loop Testverfahren
Zeitsynchronisation von Echtzeitmessungen verschiedener Signalquellen für Hardware in the Loop Testverfahren Florian Spiteller, Kristian Trenkel Echtzeit 2014 20.11.2014 Gliederung I. Einführung II. Messen
MehrVirtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
MehrWebservices für eingebettete Systeme
Fakultät Informatik Institut für Angewandte Informatik, Professur Technische Informationssysteme Webservices für eingebettete Systeme Dresden, 29.06.2006 Gliederung Einführung Automobilindustrie Webservice
MehrZwischenspeicherung von Maschinencode in CacaoVM Robert Schuster Institut für Informatik FU Berlin
Zwischenspeicherung von Maschinencode in CacaoVM Robert Schuster Institut für Informatik FU Berlin 23.04.09 Ziel des Vortrages Primär Bearbeitetes Problem Vorstellung des technischen Ansatzes Resultate
MehrGrundlagen in LabWindows TM /CVI
Grundlagen in LabWindows TM /CVI Einführung in die ereignisorientierte ANSI-C-Programmierumgebung LabWindows TM /CVI Jan Wagner Applications Engineer National Instruments Germany GmbH Agenda Einführung
MehrJ. Reinier van Kampenhout Robert Hilbrich Hans-Joachim Goltz. Workshop Echtzeit Fraunhofer FIRST
Modellbasierte Generierung von statischen Schedules für sicherheitskritische, eingebettete Systeme mit Multicore Prozessoren und harten Echtzeitanforderungen J. Reinier van Kampenhout Robert Hilbrich Hans-Joachim
MehrLANCOM Systems. LANCOM 1781 Die neue Business Router Serie August
LANCOM 1781 Die neue Business Router Serie www.lancom.de Agenda LANCOM 1781 Das ist neu! Die wichtigsten Features der Serie Positionierung: Das richtige Modell für Ihr Unternehmen Modell-Nomenklatur Produktvorteile
MehrCache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22
Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.
MehrMikrocontroller vs. Mikroprozessor 1/3
Mikrocontroller vs. Mikroprozessor 1/3 Kriterium Microprozessor Microcontroller Aufgaben Nur für Rechenaufgaben zuständig, I/O praktisch nur mit zusätzlichen Bausteinen Speicher GB-Bereich, erweiterbar,
MehrCar on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich.
CoaCh Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich Olaf Spinczyk Horst Schirmeier Jochen Streicher Michael Engel Lehrstuhl XII AG Eingebettete Systemsoftware http://ess.cs.uni-dortmund.de/de/teaching/pgs/coach/
Mehr1. Juli 2014. Hybrid Bus System: PCI-Bus, Feldbus und Punkt-Punktverbindungen mit GB Ethernet, SATA,
Hybrid Bus System: PCI-Bus, Feldbus und Punkt-Punktverbindungen mit GB Ethernet, SATA, USB sowie PCIe Trenew Electronic AG 5 unabhängige Bereiche mit viel Synergie-Potential: Distributor + Hersteller Embedded
MehrDatenübertragung per Direct Memory Access (DMA)
Datenübertragung per Direct Memory Access (DMA) Durch einen direkten Speicherzugriff können die Daten ohne Umweg über den Prozessor in den Speicher geschrieben werden. So lässt sich die Ausführungsgeschwindigkeit
MehrRecording Server Version
Technische Mitteilung Deutsch Recording Server Version 8.11.9 VideoNetBox II Version 1.0 / 2016-04-15 1 Zusammenfassung Dieses Dokument beinhaltet Informationen über Neuerungen und Änderungen, die mit
MehrDIPLOMARBEIT. Entwurf und Implementierung eines modularen USB-Stacks für eingebettete Controller ohne Betriebssystem. Uwe Pfeiffer
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur DIPLOMARBEIT Entwurf und Implementierung eines modularen USB-Stacks für eingebettete
MehrSoftwaretest von verteilten Echtzeitsystemen im Automobil anhand von Kundenspezifikationen
Softwaretest von verteilten Echtzeitsystemen im Automobil anhand von Kundenspezifikationen S. Jovalekic 1), G. Martinek 1), Th. Okrusch 2) 1), 73458 Albstadt 2) Robert Bosch GmbH, Abstatt Gliederung Einleitung
MehrProduktnummer Produktbeschreibung Listpreis HP 2-Wege 1 GHz PA-RISC 8900 Prozessor mit 1.5 MB L1 Cache und keinem L2
c8000 HP Workstation Informieren Sie sich bitte hier über die Konfigurationsmöglichkeiten. Haben Sie Fragen? Benötigen Sie ein aktuelles Angebot? Dann rufen Sie uns an, wir helfen Ihnen gerne: 06 14 6/82
MehrHardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg
Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Hardware PCI-Bus 1/23 2008-08-06 Übersicht Inhalt:
MehrHardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg
Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2007/2008 Hardware PCI-Bus 1/23 2007-10-26 Übersicht Inhalt:
MehrVarioTAP Einführung Hosea L. Busse
VarioTAP Einführung Hosea L Busse GÖPEL electronic GmbH 2013 JTAG/Boundary Scan 1 Überblick Was ist VarioTAP? Prinzipielle Struktur eines µcontrollers VarioTAP Teststruktur VarioTAP Testkategorien VarioTAP
MehrLinux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream
Massgeschneiderte Computersysteme Christoph Zimmermann Marc-André Beck Berner Fachhochschule MedOnStream 1. März 2008 Gliederung 1 GNU/Linux in eingebetteten Systemen Einsatzort Vorteile Distribution 2
Mehrstep Electronic GmbH
step Electronic GmbH Produktvorstellung step Micro OPS Serie Open Pluggable Specification 1 OPS Standard OPS = Open Pluggable Specification Der aktuelle Standard für Digital Signage Hardware ist Intels
MehrEmbedded Linux für SoC Applikationen
Mitglied der Helmholtz-Gemeinschaft Embedded Linux für SoC Applikationen Beispielkonfiguration Virtex4 FX12 23. März 2009 Georg Schardt Embedded Linux für SoC Applikationen Modulaufbau Entwicklungsumgebung
MehrCANoe.AFDX. Produktinformation
Produktinformation Inhaltsverzeichnis 1 Einführung... 3 1.1 Vorteile im Überblick... 3 1.2 Anwendungsgebiete... 3 1.3 Weiterführende Informationen... 3 2 Hardwareschnittstellen... 4 3 Symbolische Darstellung
MehrUniverselle Speicherschnittstelle für große externe Speicher
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de
MehrHardware Logik-Analysatoren
Hardware Logik-Analysatoren Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Logik-Analysatoren 1/24 2010-10-12
MehrWas ist ein Profiler?
Profiling Was ist ein Profiler? (Theorie) Invasives Profiling Nichtinvasives Profiling Profiling in der Praxis gprof, gcov OProfile valgrind/callgrind Intel VTune Was ist ein Profiler? Analyse des Laufzeitverhaltens
MehrUntersuchungen zur Zulassung von Software unterschiedlicher Sicherheitsklassen auf einem Prozessormodule unter dem neuartigen Betriebssystem PikeOS
Untersuchungen zur Zulassung von Software unterschiedlicher Sicherheitsklassen auf einem Prozessormodule unter dem neuartigen Betriebssystem PikeOS Automotive Safety & Security 2008 Stuttgart, 19. 20.11.2008
MehrHandbuch. S/ATA PCI Card 1+1. deutsch.
Handbuch S/ATA PCI Card 1+1 deutsch Handbuch_Seite 2 Inhalt 1. Einleitung, Eigenschaften, Lieferumfang 3 2. Software Installation 4 Änderungen des Handbuchs bleiben vorbehalten, auch ohne vorherige Ankündigung.
MehrArchitekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme
Farbverlauf Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Embedded Systems Christian Hochberger Professur Mikrorechner Fakultät Informatik Technische Universität Dresden Nötiges
MehrBusse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg
Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung
MehrAnwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010
Anwendungsgebiete unterschiedlicher FPGA-basierter MPSoC Architekturen Marco Kirschke INF-M2 Anwendung 2 Sommersemester 2010 26. Mai 2010 Inhalt Einleitung IEEE Veröffentlichungen Beispiele zu MPSoC Architekturen
MehrIT-SICHERHEITS EIGENSCHAFTEN FÜR ENG-GEKOPPELTE, ASYNCHRONE MULTI-BETRIEBSSYSTEME
Gesellschaft für Informatik e.v. - Fachausschuss Echtzeitsysteme Echtzeit 2013: Funktionale Sicherheit" IT-SICHERHEITS EIGENSCHAFTEN FÜR ENG-GEKOPPELTE, ASYNCHRONE MULTI-BETRIEBSSYSTEME Boppard am Rhein,
MehrGrundlagen Rechnerarchitektur und Betriebssysteme
Grundlagen Rechnerarchitektur und Betriebssysteme Johannes Formann Definition Computer: Eine Funktionseinheit zur Verarbeitung von Daten, wobei als Verarbeitung die Durchführung mathematischer, umformender,
MehrJust-In-Time-Compiler (2)
Just-In-Time-Compiler (2) Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2011/2012 Just-In-Time-Compiler (2) 1/13 2011-09-12 Just-In-Time-Compiler
MehrSOC - System on a Chip
SOC - System on a Chip Was ist das und wofür sind sie gut? HS Düsseldorf Technische Informatik Prof. Dr.-Ing. Ulrich Schaarschmidt Maximilian Roitzheim Matrikelnummer: 639071 Wintersemester 17/18 Inhaltsverzeichnis
MehrName : Klasse : Punkte : Note :
ESI Semesterendprüfung 15.6.2009 Name : Klasse : Punkte : Note : Zeit: 12.50 bis 13.35 Die Aufgaben sind möglichst direkt auf den Blättern zu lösen (Antworten bitte in ganzen Sätzen!), bei Bedarf die Rückseite
MehrEntwicklung mit Xilinx-FPGAs
Entwicklung mit Xilinx-FPGAs FZJ - ZEL - Abteilung für Experimentsysteme und Kommunikationstechnik (Harald Kleines) Motivation Technologie Entwicklungsprozeß DAQ in der Hadronenphysik Projekte im FZJ mit
MehrLabVIEW Real Time Hands on
LabVIEW Real Time Hands on Dipl. Ing. Sebastian F. Kleinau Dipl. Ing. (FH) Marian Olef Applications Engineering National Instruments Deutschland GmbH Plattform für das grafische Systemdesign Desktop Real-Time
MehrJust-In-Time-Compiler (2)
Just-In-Time-Compiler (2) Dr.-Ing. Volkmar Sieh Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2015/2016 V. Sieh Just-In-Time-Compiler
MehrInterruptverarbeitung
Interruptverarbeitung Ein Interruptaufruf unterbricht die gerade ablaufende Befehlsfolge in der Weise, daß nach Beendigung des laufenden Befehls nicht der nächste Befehl des Hauptprogramms ausgeführt,
MehrCompiler für f r Eingebettete Systeme (CfES)
Compiler für f r Eingebettete Systeme (CfES) Sommersemester 2009 Dr. Heiko Falk Technische Universität Dortmund Lehrstuhl Informatik 12 Entwurfsautomatisierung für Eingebettete Systeme Kapitel 9 Ausblick
MehrMilitary Air Systems
Trennung von Applikationen unterschiedlicher Kritikalität in der Luftfahrt durch Software en am Beispiel des Real-time Operating Systems PikeOS Dr. Bert Feldmann DGLR Workshop Garching, 09.10.2007 Seite
MehrHardware & Kernel-Module
Hardware & Kernel-Module Linux-Kurs der Unix-AG Zinching Dang 09. Juli 2013 Hardwarekomponenten Mainboard CPU RAM Grafikkarte Festplatte Optische und Wechsel-Datenträger Peripherie Zinching Dang Hardware
MehrAnalyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten
Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing
MehrM1-Steuerungssystem. Ganzheitlich gedacht. Für härteste Bedingungen gemacht.
M1-Steuerungssystem Ganzheitlich gedacht. Für härteste Bedingungen gemacht. ZUKUNFTSLÖSUNGEN AUS EINER HAND Das M1-Automatisierungskonzept Weiter denken, immer einen Schritt voraus sein, offen bleiben
MehrCANalyzer.AFDX. Produktinformation
Produktinformation Inhaltsverzeichnis 1 Einführung... 3 1.1 Die Vorteile im Überblick... 3 1.2 Anwendungsgebiete... 3 1.3 Weiterführende Informationen... 3 2 Hardwareschnittstellen... 4 3 Symbolische Darstellung
MehrES-Projektseminar SS2011
ES-Projektseminar SS2011 Team Predator Daniel Steinmetzer Daniel Demmler David Meier Jan Andresen ES Real-Time Systems Lab Prof. Dr. rer. nat. Andy Schürr Dept. of Electrical Engineering and Information
MehrNI crio - Chassis von National Instruments Preisliste
NI crio - von National Instruments Preisliste COMPACT-RIO CONTROLLER MIT 8 SLOT-CHASSIS... 3 LEISTUNGSOPTIMIERT... 3 crio-9039... 3 crio-9038... 3 crio-9037... 4 crio-9036... 4 crio-9035... 5 KOSTENOPTIMIERT...
MehrSichere Zukunftsvorhersagen durch Modellierung und Approximation
Sichere Zukunftsvorhersagen durch Modellierung und Approximation Jan Reineke @ saarland university computer science Forschungstage Informatik 24. Juni 2016 Der Kontext: Harte Echtzeitsysteme Sicherheitskritische
Mehr2008 Jiri Spale, Programmierung in eingebetteten Systemen 1
2008 Jiri Spale, Programmierung in eingebetteten Systemen 1 NetX - Einführung 2008 Jiri Spale, Programmierung in eingebetteten Systemen 2 NetX is... a highly integrated network controller with a new system
MehrAufbau eines modernen Betriebssystems (Windows NT 5.0)
Aufbau eines modernen Betriebssystems (Windows NT 5.0) Moritz Mühlenthaler 14.6.2004 Proseminar KVBK Gliederung 1.Das Designproblem a) Überblick b) Design Goals c) Möglichkeiten der Strukturierung 2. Umsetzung
Mehr2 Port Mini PCI Express USB 3.0 SuperSpeed Adapter Karte mit UASP Unterstützung
2 Port Mini PCI Express USB 3.0 SuperSpeed Adapter Karte mit UASP Unterstützung Product ID: MPEXUSB3S22B Die 2-Port-Mini PCI Express USB 3.0-Karte MPEXUSB3S22B mit Slotblech-Kit fügt kompakten Systemen
Mehr4 Port USB 3.1 (10Gbit/s) Karte - 4x USB-A mit zwei dedizierten Kanälen - PCIe
4 Port USB 3.1 (10Gbit/s) Karte - 4x USB-A mit zwei dedizierten Kanälen - PCIe Product ID: PEXUSB314A2V Mit dieser USB 3.1-PCIe-Karte fügen Sie Ihrem Computer vier USB Type-A-Ports über einen PCI Express-
MehrLehrstuhl Informatik 4
Praktikum angewandte Systemsoftwaretechnik Organisatorisches Alexander Würstlein, Moritz Strübe, Rainer Müller Lehrstuhl Informatik 4 Oktober 2013 c (Informatik 4) P PASST WS 2013/2014 1 / 12 Beteiligte
MehrKeylogger. Christian Koch. 30. August Christian Koch Keylogger 30. August / 21
Keylogger Christian Koch christian_koch@gmx.de 30. August 2006 Christian Koch (christian_koch@gmx.de) Keylogger 30. August 2006 1 / 21 1 Funktionsweise Tastatureingabe 2 Software-Keylogger 3 Hardware-Keylogger
MehrAutomatische Codegenerierung aus der UML für die IEC
Automatische Codegenerierung aus der UML für die IEC 63-3 Zustandsautomat Erweiterung und Anpassung der UML durch Stereotypen und Tagged Values. * Transition Bedingung Aktion * Zustand Aktivität Anfangszustand
Mehr2018/08/12 07:36 1/2 CoDaBix - Die universelle Communication Data Bridge für Industrie 4.0
2018/08/12 07:36 1/2 CoDaBix - Die universelle Communication Data Bridge für Industrie 4.0 Inhaltsverzeichnis CoDaBix - Die universelle Communication Data Bridge für Industrie 4.0... 1 CoDaBix ist eine
Mehr- - CodE 11 CodE 0 0 0 0 0 0 0 0 2.o C 1 10.0 C 2 off 3 3.0 4 2.0 5 off 6 1 8 20.0 9 60 C 7 4.0 10 80 C 1 38 C 12 8 k 13 on 14 30.0 15 10 16 - - CodE 11 CodE 0 0 0 0 0 0 0 0 2.o C 1 10.0 C 2
MehrSATA - USB 2,5" HDD-LAUFWERK (DA-70555) Benutzerhandbuch
SATA - USB 2,5" HDD-LAUFWERK (DA-70555) Benutzerhandbuch INHALT 1. Eigenschaften........................... 1 2. Systemanforderungen.................... 1 3. Treiber-Installation.......................
MehrEntwicklung einer FPGA-basierten asymmetrischen MPSoC Architektur
Entwicklung einer FPGA-basierten asymmetrischen Architektur INF-M1 Seminar Vortrag 25. November 2010 Betreuer: Prof. Dr.-Ing. Bernd Schwarz Übersicht 1. Motivation 2. Zielsetzung & Vorarbeiten 3. Arbeitsschwerpunkte
Mehr"FlexRIO hat sich als ideale Basis für den Test schneller Kommunikationsschnittstellen erwiesen." - Michael Rost, IRS Systementwicklung GmbH
Test von Glasfaserkommunikation bis zu 2,5 Gbit/s auf Basis von NI FlexRIO "FlexRIO hat sich als ideale Basis für den Test schneller Kommunikationsschnittstellen erwiesen." - Michael Rost, IRS Systementwicklung
MehrLösungsvorschläge zur Übungsklausur. zum Kurs 1708 Technische Informatik II. im WS 01/02
Lösungsvorschläge zur Übungsklausur zum Kurs 1708 Technische Informatik II im WS 01/02 Aufgabe 1: (10 Punkte) Welche der folgenden Aussagen sind richtig? a) Unter dem Begriff Mikroprogramm versteht man
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
Mehrstep Electronic GmbH
step Electronic GmbH Produktvorstellung step Micro OPS-76x Serie Open Pluggable Specification 1 OPS Standard OPS = Open Pluggable Specification Der aktuelle Standard für Digital Signage Hardware ist Intels
MehrRechner- organisa-on 2 TOY. Karl C. Posch.
Rechner- Technische Universität Graz Ins-tut für Angewandte Informa-onsverarbeitung und Kommunika-onstechnologie organisa-on 2 TOY Karl C. Posch Karl.Posch@iaik.tugraz.at co1.ro_2012. Ausblick. Erste HälEe
MehrProzessorarchitektur SS2017 Rahmenbedingungen zum Praktikum
Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum Vater, Frank Frohberg, Max 26.04.2017 Agenda 1 Rahmenbedingungen für das Praktikum 2 Überblick Designprozess 3 Einführung in VHDL 4 Bearbeitung
MehrHS Technische Informatik
Technische Universität Dresden Fakultät Informatik Institut Technische Informatik HS Technische Informatik Architektur eines dynamisch rekonfigurierbaren Rechnersystems Johannes.Goerner@mailbox.tu-dresden.de
MehrKonzepte von Betriebssystemkomponenten. Gerätetreiber. Mario Körner
Konzepte von Betriebssystemkomponenten Gerätetreiber Mario Körner 26.01.2004 Übersicht Einordnung in die Betriebssystemarchitektur Schnittstelle zur Hardware Schnittstelle zum Betriebssystem am Beispiel
MehrRemote Debugging via Firewire
Remote Debugging via Firewire Verteidigung der Diplomarbeit Julian Stecklina jsteckli@os.inf.tu-dresden.de Technische Universität Dresden Fakultät Informatik Institut für Systemarchitektur Professur Betriebssysteme
MehrVORSTELLUNG DER DIPLOMARBEIT
1 VORSTELLUNG DER DIPLOMARBEIT Thomas Werner Inhaltsverzeichnis 2 Thema Aufgabenstellung Anwendungsdebugging Threads Remote Debugging Implementierung Ausblick Quellen 3 Thema Untersuchung von Funktionsabläufen
MehrDie Entwicklungsumgebung. Labor Technische Informatik. Prof. Dr.-Ing. F. Kesel Dipl.-Ing. (FH) A. Reber
Die Entwicklungsumgebung Labor Technische Informatik Prof. Dr.-Ing. F. Kesel Dipl.-Ing. (FH) A. Reber 19.04.2011 Inhalt 1 Das Keil MCB1700 Board...2 2 Keil ARM MDK Toolchain...3 2.1 Projekterstellung...3
MehrAbkürzungen. Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme 2
Inhalt Abkürzungen X Kapitel 1 - Einleitung 1 1.1 Stand der Automobilelektronik 1 1.1.1 Historische Entwicklung 1 1.1.2 Gegenwärtige Probleme 2 1.2 Zielsetzung 5 1.3 Aufbau der Arbeit 6 1.4 Veröffentlichungen
MehrBusse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration
MehrLarge-scale Bluetooth Sensor-Network Demonstrator
Daniel Hobi, Lukas Winterhalter Large-scale Bluetooth Sensor-Network Demonstrator MA-2005-13 30.9.2005 Betreuer: Jan Beutel, Matthias Dyer Professor: Lothar Thiele Wireless Sensor Networks kleinste, limitierte
MehrEinleitung Architektur Sicherheit Zusammenfassung. Autonomic Computing. Wie sich Computer selbst konfigurieren, warten und verteidigen.
Wie sich Computer selbst konfigurieren, warten und verteidigen. 2005 / Hauptseminar Rechnernetze Gliederung Einleitung Warum? Was ist? Grundsätze des Architektur von Systems Sicherheit in Systems Warum?
MehrComputeranwendung in der Chemie Informatik für Chemiker(innen) 3. Software
Computeranwendung in der Chemie Informatik für Chemiker(innen) 3. Software Jens Döbler 2003 "Computer in der Chemie", WS 2003-04, Humboldt-Universität VL3 Folie 1 Grundlagen Software steuert Computersysteme
MehrRecording Server Version SP B
Technische Mitteilung Deutsch Recording Server Version 8.11.10 SP B VideoNetBox II Version 1.0.0 / 2017-02-09 1 Zusammenfassung Dieses Dokument beinhaltet Informationen über Neuerungen und Änderungen,
Mehr