Boundary Scan Days 2013 Workshop Programmierstrategie. GÖPEL electronic GmbH 2013

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Boundary Scan Days 2013 Workshop Programmierstrategie. GÖPEL electronic GmbH 2013"

Transkript

1 Boundary Scan Days 2013 Workshop Programmierstrategie GÖPEL electronic GmbH 2013

2 Programmierung von Bauelementen Microcontroller Programmierung (OnChipFlash) Ext. Flash Programmierung NOR, NAND, serieller Flash (I2C / SPI) PLD-/FPGA Programmierung IEEE 1532 SVF, JAM/STAPLE Boot-Flash JTAG/Boundary Scan 2

3 Ext. Flash Programmierung mit Boundary Scan 1. Voraussetzungen und Möglichkeiten 2. Umsetzung in System CASCON 3. Optimierung 4. praktische Beispiele JTAG/Boundary Scan 3

4 Boundary Scan Voraussetzungen und Möglichkeiten Voraussetzungen Ext NOR Flash über Boundary Scan IC erreichbar Alle Adress-, Daten- und Steuerleitungen müssen über Boundary Scan erreichbar sein Unterstützung aller Boundary Scan Hardware (PicoTAP/Scanbooster/Scanflex) Möglichkeiten Programmierung ext. NOR Flash Programmierung ext. NOR Flash mit Address Latch Ansteuerung Programmierung ext. SPI/I2C Flash Programmierung ext. NAND Flash (nur 1. Block und ID Code Verify) NOR FLASH IC1 Kernlogik On-Chip Flash Adressen Daten Steuerleitungen Speicher TDI BST Logik TDO TCK TMS JTAG/Boundary Scan 4

5 Boundary Scan Umsetzung in Cascon (1) Erstellung über AFPG Automated Flash Pattern Generator JTAG/Boundary Scan 5

6 Boundary Scan Umsetzung in Cascon (2) Erstellung über AFPG auch parallele Programmierung möglich Zeitersparnis bei Verwendung des Action Flow JTAG/Boundary Scan 6

7 BSP. Boundary Scan Double Flash mit Address Latch (1) Adressleitungen 2:25 besitzen keine direkte Boundary Scan Ansteuerung wie Datenleitungen Adressleitungen benutzen selbe Ansteuerung wie Datenleitung sind über einen typ. Address Latch Baustein geführt Anpassung des original BSDM (Boundary Scan Description Model) notwendig JTAG/Boundary Scan 7

8 BSP Boundary Scan Double Flash mit Address Latch (2) 1. Aufteilung der original Ansteuerung in 2 separate Zyklen um die Adressen am Latch anzulegen und Daten zum Flash zu schreiben original BSDM modifiziertes BSDM 2. Anpassung jeder einzelnen Action ersetzen von WRITEC mit WRITEA und WRITED JTAG/Boundary Scan 8

9 BSP Boundary Scan Double Flash mit Address Latch (3) 1. Manuell hinzugefügter LALE Pin für Adress-Latch Aktivierung 2. Konfiguration beider Flashes in einem Flash Test über AFPG JTAG/Boundary Scan 9

10 Cascon Boundary Scan Optimierung IC 4 Controller serieller Pfad der Daten geringe Geschwindigkeit (TCK) komplettes Nachstellen der Ansteuerung notwendig NOR Flash Adressen Daten Steuerleitungen X1 IC 1 IC 2 IC Core Logic Core Logic Core Logic TDI TAP TDO TDI TAP TDO TDI TAP TDO TCK TMS TCK TMS TCK TMS JTAG/Boundary Scan 10

11 Boundary Scan Optimierung Programmierzeit kann gesenkt werden wenn Externen Zugriff auf z.b. /WE gewähleistet wird die Scankette sollte möglichst kurz sein und der Flash nur mit einem BSCAN IC verbunden möglichst den BScan IC mit der höchsten TCK verwenden JTAG/Boundary Scan 11

12 Boundary Scan Umsetzung in Cascon (3) Erstellung über AFPG Automated Flash Pattern Generator JTAG/Boundary Scan 12

13 Boundary Scan Vergleich Zeiten mit unterschiedlicher Hardware Programmierung von 64K eines ext. NOR Flash über eine Boundary Scan Kette von 599 Zellen Controller 1MHz 10MHz 50MHz 80MHz PicoTAP (USB) 396,893 s 395,290 s n.u. n.u. Scanbooster (USB) 136,883 s 72,423 s n.u. n.u. SFX ASL A (USB) 88,458 s 19,360 s n.u. n.u. SFX ASL B (USB) 77,811 s 10,617 s 4,822 s n.u. SFX ASL C (USB) 76,643 s 9,213 s 4,512 s 4,318 s SFX PCI A 87,991 s 18,624 s n.u. n.u. SFX PCI B 78,020 s 9,435 s 3,932 s n.u. SFX PCI C 76,876 s 8,865 s 3,623 s 3,433 s n.u. nicht Unterstützt JTAG/Boundary Scan 13

14 Boundary Scan Optimierung durch komplette Ansteuerung über PIP Beispiel I2C EEPROM Programmierung von 128kByte: Boundary Scan Boundary Scan Kette mit 599 Zellen PIP SDA PIP1.0 / SCL PIP3.0 / WP GND Boundary Scan Zeit PIP Zeit (1MHZ TCK) Write Byte 12,509s 0,338s Write Page 2,926s 0,066s Verify Byte 9,307s 0,085s Verify Sequential Byte 2,324s 0,045s JTAG/Boundary Scan 14

15 Ext. Flash Programmierung mit ChipVORX 1. Die Herausforderung und Technischer Hintergrund 2. Das Arbeitsprinzip von ChipVORX 3. Umsetzung und Anwendgung in System CASCON 4. Ergebnisse in der Praxis JTAG/Boundary Scan 15

16 Technischer Hintergrund

17 BScan Flash Programmierung Problem bei der ext. Flash Programmierung: Ausführungszeit Warum? 1. Jeder Signalwechsel (= 1 DRSHIFT) erfordert das Schieben durch die komplette Scan Kette. 2. Die zu übertragende Datenmenge kann riesig sein. Boundary Register FPGA JTAG FPGA logic not used in test Cells used in test Cells not used

18 Wie lange dauert ein DRSHIFT? Summe der BScan Zellen x Periodendauer der TCK Frequenz Beispiel 1 BScan Register Länge = 1000 Zellen, TCK = 10 MHz ~ Zeit für 1 DRSHIFT: 1000 * 1/10 MHz = 1000 * 0.1µs = 100 µs Beispiel 2 BScan Register Länge = 1000 Zellen, TCK = 30 MHz ~ Zeit für 1 DRSHIFT: 1000 * 1/30 MHz = 1000 * 0.033µs = 33 µs = 3x schneller Hinweis: Für grobe Schätzung der Gesamtzeit genügt ein System Overhead von 5%

19 Wie beschleunigen? # 1 Erhöhung der TCK Frequenz # 2 Verwendung ext. PIP Kanäle (spart DRSHIFTs) # 3 Reduzierung von Register Längen # 1 Im Bereich MHz gut beherrschbar # 2 Macht Sinn für /WE oder alle Signale (2-3) bei seriellen Speichern # 3 unmöglich?

20 Andere Wege des Beschleunigens?

21 Was passiert bei ChipVORX? (1) Vor der Flash Programmierung wird eine IP (= ChipVORX Modell) in den FPGA geladen. Modell werden durch enge Kooperation mit Testonica für die unterschieldiche FPGA/CPLD Typen bereitgestellt Es ist so konfiguriert, die FPGA-Pins, die nur mit dem Flash verbunden sind, zu steuern. Das BScan-Register wird nicht verwendet. Das JTAG Port wird nur zum Transportieren der Daten benötigt. Das passiert mit kurzen DRSHIFT-Zyklen. Grundlage ist weiterhin ein Bibliotheksmodell (BSDL)

22 Was passiert bei ChipVORX? (2) JTAG Universal Flash Programming IP JTAG USER1 port FPGA Die lange BScan-Kette ist beim Transport nicht beteiligt. Nur ChipVORX Modell übernimmt Ansteuerung des ext. Angeschlossenen Flashes

23 Was ist der Gewinn mit ChipVORX?

24 Anforderungen an ChipVORX Nutzung Board Struktur: 1 Der Flash muss durch einen FPGA gesteuert sein (kein Prozessor). Der FPGA muss Teil der Scan Kette sein. 2 SFX Test Hardware 3 AFPG Lizenz 4 ChipVORX Lizenz für FPGA Familie

25 Anwendung von ChipVORX Projekt Library FPGA (BSDL Modell) Edit FLASH Device Configuration

26 Anwendung von ChipVORX Generate mit AFPG (Automated Flash Pattern Generator) Option die Entscheidet ob ChipVORX genutzt wird ist Use Accelerator (nur Verfügbar wenn ChipVORX Lizenz dem FPGA zugeordnet)

27 Unterstützte FPGAs Xilinx (alle neuen Devices) Spartan 3, Spartan 3A, Spartan 3AN, Spartan6 Virtex 4, Virtex 5, Virtex 6 Alte Familien (Virtex II / Spartan II) auf Anfrage Altera (alle neuen Devices) Arria GX, Arria II GX Cyclone, Cyclone II, Cyclone III, Cyclone IV Stratix, Stratix II, Stratix III, Stratix IV Lattice (alle neuen Devices) LatticeXP, LatticeXP2 LatticeEC, LatticeECP2, LatticeECP3 LatticeMachXO,MachXO2 Actel Devices werden auf Anfrage unterstützt Aktuelle Übersicht auf unserer Genesis Homepage! (

28 Zusammenfassung & Ausblick ChipVORX ist voll integrierter Bestandteil von CASCON ab Version Die Handhabung ist sehr einfach: - keine Änderung der Projekt-Struktur - keine Zuordnung zu anderen Library-Modellen - ChipVORX Modell ist nur für DS (Develop Station) Lizenz nötig ChipVORX ist eine offene Struktur, sie wird ständig erweitert. Mit ChipVORX ist ebenfalls eine parallele Programmierung mehrere Baugruppen möglich. (GANG Programming)

29 Ext. Flash Programmierung Mit VarioTAP 1. Die Herausforderung und Voraussetzung 2. Der Kerngedanke von VarioTAP 3. Umsetzung in System CASCON 4. praktisches Beispiel No JTAG/Boundary Scan 29

30 Die Herausforderungen und Voraussetzung für VarioTAP Programmierung von OCF (On-Chip Flash) Komplette Integration in bestehende Testsysteme Komplette Integration in vorhandene Boundary Scan Projekte Unkomplizierte Bedienung durch vorgefertigte Zugriffsmechanismen Geschwindigkeitserhöhung durch eine AT-Speed Zugriff Anwendbar auf ICs die keine Boundary Scan Funktionalität besitzen zusätzliche Debugschnittstellen (SWD, BDM ) anwendbar ausser JTAG Verfügbares Modell für den eingesetzten Micro Prozessor SFX Hardware JTAG/Boundary Scan 30

31 Herausforderung (1) Effiziente Programmierung von Flash Bausteinen Boundary Scan IC mit On-Chip Flash NOR FLASH IC1 Adressen Kernl logik On-Chip Flash Daten Steuerleitungen Speich her TDI BST Logik TDO TCK TMS NOR Flashes lassen sich mit Boundary Scan nicht effizient programmieren JTAG/Boundary Scan 31

32 Herausforderung (2) Bad Block Table Handling für NAND Flash Bausteine Boundary Scan IC mit On-Chip Flash IC1 NAND FLASH Adressen/Daten Kernl logik On-Chip Flash Steuerleitungen Speich her TDI TCK BST Logik TMS TDO NAND Flashes lassen sich über Boundary Scan nicht komplett programmieren. Lediglich eine Verifizierung des ID Codes ist möglich oder der 1. Block ist zu programmieren JTAG/Boundary Scan 32

33 Unterschiedliche Strukturen Interne sowie extern Flash Bausteine können nicht programmiert werden. µp Flash / RAM Baustein Flash Core Speich her TDI Debug Port TDO TCK TMS JTAG/Boundary Scan 33

34 Der Kerngedanke für jeden Typ gibt es ein Modell in Form einer DLL (CASCON Datei) In jedem Modell ist der Standard - Funktionsumfang des Chips hinterlegt Der Kunde muss die Modelle nicht selber entwickeln und ist damit sehr schnell und effizient Zur Erstellung von VarioTAP Tests gibt es automatische Tools ( AVTG Automatic VarioTAP Generator) Je nach Testumfang wird entsprechende Befehl aus dem Modell in den VarioTAP IC geladen Mit VarioTAP ist der Anwender in der Lage alles zu machen was der Chip kann (Modellumfang) JTAG/Boundary Scan 34

35 VarioTAP Kerngedanke In einem ersten Schritt wird ein spezieller Programmcode in den µp 1 laden. µp Nutzung des µp JTAG Debug Ports für die On- Chip Programmierung RAM Core TDI BST Logik TDO TCK TMS 1 Mikroprozessor JTAG/Boundary Scan 35

36 VarioTAP Kerngedanke Im Weiteren wird der Test Controller über die JTAG Schnittstelle gesteuert. µp Test Controller TDI BST Logik TDO TCK TMS JTAG/Boundary Scan 36

37 Technische Übersicht Caslan SFX-Controller TAP-Burst CAC-File Driver Emulationburst TDO SFX-TAP TDI JTA AG- TA AP Device A UUT Generator Function List VarioTAP Model Debug-Port IP MMU Bus Flash RAM Devices A µproc Devices B BScan VarioTAP BScan Scanpath construction JTAG- TAP Devices B JTAG/Boundary Scan 37

38 Die Umsetzung in System CASCON Der Test Controller wird über Funktionsaufrufe in CASLAN 1 gesteuert. Beispiel µp#1.program; <parameter> Funktionsumfang Programmieren/Verifizieren/Löschen von internen/externen Flashes Schreiben und Lesen von Registern Laden und Starten von eigenem Programmcode 1 GÖPEL Hochsprache für Boundary Scan Tests JTAG/Boundary Scan 38

39 Cascon im Caslan Programm können beliebig VarioTAP Befehle und Boundary Scan Befehle verwendet und kombiniert werden VarioTAP benutzt die gleichen Mechanismen wie andere Caslan Erweiterungen auch <DeviceName>.<Function>(<ParameterList>); komplette Integration in den Programmablauf keine zusätzliche Synchronisation notwendig JTAG/Boundary Scan 39

40 Cascon(Automated VarioTAP FISP)(1) Zuordnung des VarioTAP Modells erfolgt ebenfalls über die Funktion Special Functions im Edit Modus des BSDL Files. Übernahme mit einem erneuten Build Scanpath JTAG/Boundary Scan 40

41 Cascon(Automated VarioTAP FISP)(2) nach dem erstellen eines On-Chip-Flash Tests muss ein VarioTAP Bauelement ausgewählt werden. nach diesem einfachen AFPG GUI startet die Konfiguration, eine Pin-Zuweisung ist nicht notwendig. Mit Benutzung von AddAction können VarioTAP Funktionen des Modells ausgewählt werden JTAG/Boundary Scan 41

42 Cascon (Automated VarioTAP FISP)(3) der automatische VarioTAP FISP Generator benutzt die gleichen Elemente wie der Boundary Scan Flash Generator dieser besitzt die gleichen Eigenschaften um Programmierfiles und deren Parameter zu definieren der Unterschied ist nur die Ausfühung im VarioTAP-Model für interne Flashes wird nur das VarioTAP-Model Modell benutzt und kein ext. Flash Modell JTAG/Boundary Scan 42

43 Cascon (Automated VarioTAP FISP)(4) Beispiel für ext. NAND Flash Programmierung JTAG/Boundary Scan 43

44 VarioTAP CAP Core Assisted Programming Die Herausforderung Übertragung großer Datenmengen zum Prüfling Übertragungsraten bis 1 MByte/s Verwendung von JTAG und LAN Interface Die Voraussetzungen Prozessor muss Ethernet Protokoll unterstützen Ethernet-Schnittstelle (PHY) muss auf dem Prüfling direkt durch den Prozessor ansprechbar sein. Netzwerk Interface an Test-/Programmierstation muss verfügbar sein JTAG/Boundary Scan 44

45 Advanced Flash Programming SFX/ASL 1149 Controller Nutzung LAN Interface zur reinen Datenübertragung Tap 1 Tap 2 Tap 16 NOR µp #1 µp #2 UUT NAND PHY JTAG/Boundary Scan 45

46 Anwendung im Cascon mit dem AVTG JTAG/Boundary Scan 46

47 PLD-/FPGA ISP Programmierung 4 Möglichkeiten stehen für die CPLD / FPGA zur Verfügung 1. SVF (Standard Vector Format) Programmierung 2. JAM/STAPL Programmierung 3. IEEE 1532 In System Programmierung 4. BootFlash Programmierung über ChipVORX JTAG/Boundary Scan 47

48 PLD-/FPGA Programmierung 1. SVF (Standard Vector Format) Programmierung SVF Files (*.svf) werden aus der Entwicklungsumgebung des CPLD/FPGA erzeugt Standardformat wird über Cascon nur interpretiert und ausgeführt ein File kann Programmierinformationen mehrere Bausteine aus einer Kette enthalten Parallele Programmierung möglich JTAG/Boundary Scan 48

49 PLD-/FPGA ISP Programmierung 2. JAM/STAPL Programmierung JAM/STAPL Files (*.jam/*.stapl) werden aus der Entwicklungsumgebung des CPLD/FPGA erzeugt Standardformat wird über Cascon nur interpretiert und ausgeführt ein File kann Programmierinformationen mehrere Bausteine aus einer Kette enthalten Nur sequenzielle Programmierung möglich da Verzweigungen im File möglich JAM/STAPL File kann mehrere Funktionen enthalten (ID Verify, Program, Verify, Erase, Blank Check) JTAG/Boundary Scan 49

50 PLD-/FPGA ISP Programmierung 3. IEEE 1532 In System Programmierung (1) Standard zur In System Programmierung Definiert ISP Algorithmen u. beschreibt eine Software-Plattform für die Programmierung von PLDs und Speicherschaltkreise. Anweisungen, wie ein Baustein per IEEE 1532 zu programmieren ist, befinden sich im BSDL Modell die zu programmierenden Daten stellt ein *.ISC Datenfile Daten werden vom Bauelementehersteller bzw. von dessen Programmiertools erzeugt JTAG/Boundary Scan 50

51 PLD-/FPGA ISP Programmierung 3. IEEE 1532 In System Programmierung (2) Testtyp IEEE 1532 wird verwendet nur Anwendbar wenn BSDL entsprechende 1532 Erweiterung besitz beschreiben Programmier-Algorithmen JTAG/Boundary Scan 51

52 PLD-/FPGA ISP Programmierung 4. BootFlash Programmierung über ChipVORX neue BSDM Modell Description für Flash Beschreibung notwendig ChipVORX Modell übernimmt komplette Steuerung des BootFlash JTAG/Boundary Scan 52

53 Beispiel ESA Coach NAND µc SPI / I2C FPGA NOR JTAG/Boundary Scan 53

54 Vielen Dank für Ihre Aufmerksamkeit Jan Beret Applikation JTAG/Boundary Scan Phone: Fax:

VarioTAP Einführung Hosea L. Busse

VarioTAP Einführung Hosea L. Busse VarioTAP Einführung Hosea L Busse GÖPEL electronic GmbH 2013 JTAG/Boundary Scan 1 Überblick Was ist VarioTAP? Prinzipielle Struktur eines µcontrollers VarioTAP Teststruktur VarioTAP Testkategorien VarioTAP

Mehr

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben

Mehr

Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge

Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Martin Borowski, GÖPEL electronic GmbH GÖPEL electronic GmbH 2014 Boundary Scan Testprogrammerstellung

Mehr

Boundary Scan Days 2009

Boundary Scan Days 2009 Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia

Mehr

JTAG/Boundary Scan Effektiver Baugruppentest vom Prototyp bis zum Serientest

JTAG/Boundary Scan Effektiver Baugruppentest vom Prototyp bis zum Serientest JTG/Boundary Scan Effektiver Baugruppentest vom Prototyp bis zum Serientest Martin Borowski, GÖPEL electronic GmbH Begriffe Begriffe Boundary Scan Begriffe JTG Joint Test ction Group Boundary Scan Begriffe

Mehr

CASCON als Funktionstester. Ingenieurbüro Winklhofer COE der Göpel electronic GmbH

CASCON als Funktionstester. Ingenieurbüro Winklhofer COE der Göpel electronic GmbH CASCON als Funktionstester Ingenieurbüro Winklhofer COE der Göpel electronic GmbH Ingenieurbüro Winklhofer über 20 Jahre Hardwareentwicklung 18 Jahre Fertigung (DFM / als Entwickler) 16 Jahre Testentwicklung

Mehr

Marco Sliwa. Regional Sales Manager Deutschland JTAG Technologies B.V.

Marco Sliwa. Regional Sales Manager Deutschland JTAG Technologies B.V. Boundary Scan von der Entwicklung bis zur Produktion Marco Sliwa Regional Sales Manager Deutschland JTAG Technologies B.V. Überblick JTAG Technologies Gegründet 1993 Weltweit führendes Unternehmen im Bereich

Mehr

Boundary Scan - 20 Jahre standardisierte Innovationen IEEE1149.1

Boundary Scan - 20 Jahre standardisierte Innovationen IEEE1149.1 Boundary Scan - 20 Jahre standardisierte Innovationen IEEE1149.1 Mario Berger, GÖPEL electronic GmbH BEGRIFFE Begriffe Boundary Scan Begriffe JTG Joint Test ction Group Boundary Scan Begriffe JTG Joint

Mehr

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1 BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-FGGC) Nutzer-IOs On-Board 0MHz Oszillator LEDs, Taster Rastermaß:. mm Maße: x mm

Mehr

JUILIET- JTAG Unlimited Tester Am Beispiel eines Automotive-Projekts. Ingenieurbüro Winklhofer

JUILIET- JTAG Unlimited Tester Am Beispiel eines Automotive-Projekts. Ingenieurbüro Winklhofer JUILIET- JTAG Unlimited Tester Ingenieurbüro Winklhofer Ingenieurbüro Winklhofer über 20 Jahre Hardwareentwicklung 20 Jahre Fertigung (DFM / als Entwickler) 18 Jahre Testentwicklung (DFT / ICT / FKT) 16

Mehr

VarioTAP Basis für komplexe Testentwicklung

VarioTAP Basis für komplexe Testentwicklung VarioTAP Basis für komplexe Testentwicklung Christoph Loohß und Winfried Löther GÖPEL electronic GmbH 2011 Agenda Workshop: Teil I: Teil II: Teil III: Teil IV: Herausforderungen beim Prüfen von Baugruppen

Mehr

Embedded Board Test Seminar 2015. Dipl.-Ing. (FH) Martin Borowski

Embedded Board Test Seminar 2015. Dipl.-Ing. (FH) Martin Borowski Embedded Board Test Seminar 2015 ipl.-ing. (FH) Martin Borowski 11.03.2016 1 Seminar: Embedded Board Test Vom esign bis End ofline 11.03.2016 2 Moderne Elektroniken? Fortschritt Quellen: markerfaire.berlin

Mehr

Kombination verschiedener Test-Strategien mit NI-TestStand

Kombination verschiedener Test-Strategien mit NI-TestStand Kombination verschiedener Test-Strategien mit NI-TestStand Agenda --- Gesamtüberblick Anforderungen an Funktionstest-System Integration JTAG / Boundary Scan von Göpel Electronics Integration NI Vision

Mehr

Embedded Linux für SoC Applikationen

Embedded Linux für SoC Applikationen Mitglied der Helmholtz-Gemeinschaft Embedded Linux für SoC Applikationen Beispielkonfiguration Virtex4 FX12 23. März 2009 Georg Schardt Embedded Linux für SoC Applikationen Modulaufbau Entwicklungsumgebung

Mehr

Mikroprozessortechnik Grundlagen 1

Mikroprozessortechnik Grundlagen 1 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes

Mehr

Mini- Mikroprozessor-Experimentier-System. Version 1.0b vom :21. mit einem 8051-Mikrocontroller

Mini- Mikroprozessor-Experimentier-System. Version 1.0b vom :21. mit einem 8051-Mikrocontroller Mini- Mikroprozessor-Experimentier-System mit einem 8051-Mikrocontroller Version 1.0b vom 04.10.2004 14:21 Inhalt 1 Einleitung...3 2 Hardware...4 2.1 Übersicht...4 2.2 Mikrocontroller AT89C51RB2...5 2.3

Mehr

JULIET a JTAG Desktop Tester

JULIET a JTAG Desktop Tester JULIET a JTAG Desktop Tester Georg Kohler Juni 2016 Prüftechnologie Tag 2016 1 Boundary Scan - Testlücken POWER IEEE1149.1 RAM 1...4 A D C TDI A D C (RAM) TDO µp DISPLAY (LED / LCD) D A Analoge Spannungen

Mehr

Mikrocontrollertechnik. F5 Erstes Programm. AVR Studio 4

Mikrocontrollertechnik. F5 Erstes Programm. AVR Studio 4 In diesem Kapitel wird erklärt wie man möglichst schnell mit dem Programm Studio 4 von Atmel und einem ISP Programmer einen ATmega Controller programmiert. Es ist kein umfassendes Tutorial zum Programm

Mehr

Technologietag Baugruppentest

Technologietag Baugruppentest Technologietag Baugruppentest Automatisierte Test- und Programmierlösungen für die Serienfertigung elektrischer Baugruppen Juliet und Rapido Martin Borowski Göpel electronic ESA Embedded System Access

Mehr

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle

Mehr

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007 Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.

Mehr

Vorläufige Dokumentation

Vorläufige Dokumentation PicoMOD1 Hardware Version 1.00 Datum 27.04.2006 by F & S Elektronik Systeme GmbH 2006 Vorläufige Dokumentation F & S Elektronik Systeme GmbH Untere Waldplätze 23 D-70569 Stuttgart Tel.: 0711/6772240 Fax:

Mehr

BitRecords FPGA Modul XC6SLX9, April

BitRecords FPGA Modul XC6SLX9, April BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-TQGC) Nutzer-IOs LEDs, Taster On-Board 0MHz Oszillator Spannungsversorgung.V SPI

Mehr

ATXMega128/192/256a3- Controllerboard

ATXMega128/192/256a3- Controllerboard RIBU ELEKTRONIK VERSAND Mühlenweg 6. 8160 Preding. Tel. 03172/64800. Fax 03172/64806 e-mail:office1@ribu.at. Internet: http://www.ribu.at ATXMega128/192/256a3- Controllerboard nur 46 x 36 mm groß mit Stiftleisten

Mehr

FPGA. Field Programmable Gate Array

FPGA. Field Programmable Gate Array FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen

Mehr

ALVIDI. AVR-Entwicklungsmodul mit 128 KByte externem SRAM. Modell: AL-ERAM128 Version 2.0 Übersicht. Maße. Beschreibung. Elektrische Eigenschaften

ALVIDI. AVR-Entwicklungsmodul mit 128 KByte externem SRAM. Modell: AL-ERAM128 Version 2.0 Übersicht. Maße. Beschreibung. Elektrische Eigenschaften AVR-Entwicklungsmodul mit 128 KByte externem SRAM Modell: AL-ERAM128 Version 2.0 Übersicht Maße Beschreibung Elektrische Eigenschaften Programmierung Einstellungen Übersicht JTAG-TDI/PF7 JTAG-TDO/PF6 JTAG-TMS/PF5

Mehr

D i g i t a l l a b o r

D i g i t a l l a b o r Hochschule Karlsruhe Technik und Wirtschaft Fakultät für Informatik und Wirtschaftsinformatik Prof. Dr. A. Ditzinger / Dipl.-Inform. (FH) O. Gniot Prof. Dr. N. Link / Dipl.-Ing. J. Krastel Arbeiten mit

Mehr

Neue Features von SYSTEM CASCONTM 4.6.x Norbert Münch

Neue Features von SYSTEM CASCONTM 4.6.x Norbert Münch Neue Features von SYSTEM CASCONTM 4.6.x Norbert Münch GÖPEL electronic GmbH 2013 Themen in CASCON 4.6.x Treiber-Pin-Festlegung für automatisch generierte Tests ChipVORX Frequenztest-Generierung Labormessungen

Mehr

JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN?

JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN? JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN? Dipl.-Ing. Mario Berger, GÖPEL electronic GmbH, Jena 1 Das Testen einer integrierten Schaltung Seit es integrierte Schaltungen gibt besteht

Mehr

DIPLOMARBEIT. Entwurf und Implementierung eines modularen USB-Stacks für eingebettete Controller ohne Betriebssystem. Uwe Pfeiffer

DIPLOMARBEIT. Entwurf und Implementierung eines modularen USB-Stacks für eingebettete Controller ohne Betriebssystem. Uwe Pfeiffer Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur DIPLOMARBEIT Entwurf und Implementierung eines modularen USB-Stacks für eingebettete

Mehr

Open Source - Mikrokontroller für Mixed Signal ASIC

Open Source - Mikrokontroller für Mixed Signal ASIC Open Source - Mikrokontroller für Mixed Signal ASIC Embedded Computing Conference 30. August 2011 Michael Roth Ablauf Vorstellung IME Motivation Vorstellung einiger OpenSource Mikrokontroller Evaluation

Mehr

Programmierbare Logik mit GAL und CPLD. Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein

Programmierbare Logik mit GAL und CPLD. Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein Programmierbare Logik mit GAL und CPLD Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein R.Oldenbourg Verlag München Wien 999 Inhaltsverzeichnis Vorwort..2.2..2.2.2.3.3.4

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

BOOTLOADER für AVR-Entwicklungsmodule

BOOTLOADER für AVR-Entwicklungsmodule BOOTLOADER für AVR-Entwicklungsmodule mit ATxmega128A1 mit ATxmega256A3 Verzeichnis 1. Einleitung 3 2. Einstellungen 4 2.1. Fuse Bits 4 2.2. AVROSP Programm 5 2.2.1. Erläuterung der BAT-Dateien 5 2.2.2.

Mehr

Embedded Linux Portierung auf mobiles Datenerfassungsterminal. Ole Reinhardt

Embedded Linux Portierung auf mobiles Datenerfassungsterminal. Ole Reinhardt Embedded Linux Portierung auf mobiles Datenerfassungsterminal Ole Reinhardt Embedded Linux Embedded = Eingebettet, Verborgen? Embedded Linux Embedded = Eingebettet, Verborgen?

Mehr

Neue Wege beschreiten und Ressourcen optimieren

Neue Wege beschreiten und Ressourcen optimieren Neue Wege beschreiten und Ressourcen optimieren Boundary Scan auf PXI Basis von Mario Berger, GÖPEL electronic GmbH In den letzten Jahren hat sich die PXI-Technologie immer mehr zu einem festen Standard

Mehr

Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg

Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration

Mehr

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)

Mehr

Hardware Logik-Analysatoren

Hardware Logik-Analysatoren Hardware Logik-Analysatoren Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Logik-Analysatoren 1/24 2010-10-12

Mehr

Neue Features von SYSTEM CASCON TM 4.6.0 und 4.6.1 Norbert Münch

Neue Features von SYSTEM CASCON TM 4.6.0 und 4.6.1 Norbert Münch Neue Features von SYSTEM CASCON TM 4.6.0 und 4.6.1 Norbert Münch GÖPEL electronic GmbH 2012 Themen in CASCON 4.6.x CASCON GALAXY Mission Assist Schritt-für-Schritt-Anleitung durch die Projekterstellung

Mehr

Stefan Dahler. 1. Konfiguration der Stateful Inspection Firewall. 1.1 Einleitung

Stefan Dahler. 1. Konfiguration der Stateful Inspection Firewall. 1.1 Einleitung 1. Konfiguration der Stateful Inspection Firewall 1.1 Einleitung Im Folgenden wird die Konfiguration der Stateful Inspection Firewall beschrieben. Es werden Richtlinien erstellt, die nur den Internet Verkehr

Mehr

Wichtige Rechnerarchitekturen

Wichtige Rechnerarchitekturen Wichtige Rechnerarchitekturen Teil 5 INMOS Transputer, CSP/Occam 1 INMOS Transputer 1983 vorgestellt von der Firma INMOS (Bristol) (Entwicklung seit 1978) Der Name Transputer entstand als Kunstwort aus

Mehr

Produktinformation USB AVR Lab

Produktinformation USB AVR Lab 1 Produktinformation USB AVR Lab Experimentierplattform Version 3.0 2 Inhaltsverzeichnis Lieferumfang...3 Geräteübersicht...3 Steckerbelegung...4 ISP Stecker...4 Inbetriebnahme...5 Installation unter Windows...5

Mehr

Quanton Manual (de) Datum: 20.06.2013 URL: http://wiki:8090/pages/viewpage.action?pageid=9928792 )

Quanton Manual (de) Datum: 20.06.2013 URL: http://wiki:8090/pages/viewpage.action?pageid=9928792 ) Datum: 20.06.2013 URL: http://wiki:8090/pages/viewpage.action?pageid=9928792 ) Inhaltsverzeichnis 1 quanton flight control rev. 1 3 1.1 Anschlüsse für Peripheriegeräte 3 1.1.1 Eingänge / Ausgänge 3 1.1.2

Mehr

Embedded Linux gnublin Board Programmieren Sonstiges. Embedded Linux am Beispiel des Gnublin-Boards

Embedded Linux gnublin Board Programmieren Sonstiges. Embedded Linux am Beispiel des Gnublin-Boards Embedded Linux am Beispiel des Gnublin-Boards Was ist Embedded Linux? Wikipedia Als Embedded Linux bezeichnet man ein eingebettetes System mit einem auf dem Linux-Kernel basierenden Betriebssystem. In

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Multi-Tool Testlandschaft mit DDS

Multi-Tool Testlandschaft mit DDS Multi-Tool Testlandschaft mit DDS MATLAB UND SIMULINK ALS ENABLER FÜR RAPID TOOL PROTOTYPING SEBASTIAN BEWERSDORFF ASSYSTEM GERMANY MATLAB EXPO 2017 MÜNCHEN 27.06.2017 EINFÜHRUNG Tools in Unternehmensprozessen

Mehr

Test Integrierter Schaltkreise lässt sich grob in zwei Klassen gliedern

Test Integrierter Schaltkreise lässt sich grob in zwei Klassen gliedern 5.1 Einführung Test Integrierter Schaltkreise lässt sich grob in zwei Klassen gliedern Externe Tests Integrierte Selbsttests Bulit-in self test (BIST) Wir behandeln in der Vorlesung den BIST WS 2010/11

Mehr

SB-002 DATASHEET SB-002 V1.00: 8051 MIKROCONTROLLERBOARD MIT AT89C5131A-M OHNE NETZTEIL. Dokument NR.: SB-002_Datasheet

SB-002 DATASHEET SB-002 V1.00: 8051 MIKROCONTROLLERBOARD MIT AT89C5131A-M OHNE NETZTEIL. Dokument NR.: SB-002_Datasheet SB-002 DATASHEET Dokument NR.: SB-002_Datasheet SB-002 V1.00: 8051 MIKROCONTROLLERBOARD MIT AT89C5131A-M OHNE NETZTEIL P Bitte denken Sie an die Umwelt, bevor Sie diese Datei ausdrucken Inhaltsverzeichnis

Mehr

Computergestützte Ansteuerung digitaler Eisenbahnanlagen

Computergestützte Ansteuerung digitaler Eisenbahnanlagen Computergestützte Ansteuerung digitaler Eisenbahnanlagen Märklin Digital Paul Römer Agenda 2 Märklin & Märklin Digital Wissenswertes Bedienelemente Ansteuerung Steuercomputer Interface und Digitalstrom

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen

Mehr

Virtueller Speicher und Memory Management

Virtueller Speicher und Memory Management Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write

Mehr

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7 1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht

Mehr

ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath

ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS Sascha Kath Dresden, Gliederung 1. Motivation & Zielstellung 2. Systembeschreibung 3. Implementierung und Messungen

Mehr

Bus Manuals SPI I2C. Busse und Sensoren. Twix. Chaos Computer Club Cologne Twix

Bus Manuals SPI I2C. Busse und Sensoren. Twix. Chaos Computer Club Cologne Twix Twix e.v. http://koeln.ccc.de 2017-10-30 Outline 1 Bus Basics Parallele Busse Serielle Busse 2 SPI SPI mit dem STM32 HAL 3 I2C Praxis I2C Anwenden 1 Bus Basics Parallele Busse Serielle Busse 2 SPI SPI

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

JULIET JTAG Unlimited Tester Produktübersicht

JULIET JTAG Unlimited Tester Produktübersicht Produktübersicht Kompletter JTAG-/Boundary-Scan-Tester als Auftischgerät für Prototyping und Produktion mit integrierter Systemelektronik Wechselkassettenmechanik zur Adaptierung über Nadeln oder Steckverbinder

Mehr

JTAG-Interface. Gliederung. Überblick über Aufbau, Funktion und Nutzung. Einführung Aufbau und Funktionsweise Nutzung Einschätzung

JTAG-Interface. Gliederung. Überblick über Aufbau, Funktion und Nutzung. Einführung Aufbau und Funktionsweise Nutzung Einschätzung JTAG-Interface Überblick über Aufbau, Funktion und Nutzung Stephan Günther, Informationssystemtechnik, TU Dresden Gliederung Gliederung Einführung Nutzung Einschätzung 2 Gliederung 3 Einführung Begrifsdefinition

Mehr

Gerätename und IP-Adresse zuweisen

Gerätename und IP-Adresse zuweisen Erstmaliges Zuweisen von IP-Adresse und Subnetzmaske bei einem IO-Controller Dazu gibt es verschiedene Möglichkeiten. Bei der Parametrierung der PROFINET-Schnittstelle müssen Sie einstellen, ob die IP-Adresse

Mehr

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable

Mehr

Übung Verwenden der show-befehle des Routers

Übung Verwenden der show-befehle des Routers Übung 3.1.4 Verwenden der show-befehle des Routers Lernziel Kennenlernen der grundlegenden show-befehle des Routers Abrufen der aktuellen Konfiguration des Routers aus dem RAM mit show running-config Anzeigen

Mehr

Effiziente Überwachung von Laufzeiteigenschaften in Soft- und Hardware

Effiziente Überwachung von Laufzeiteigenschaften in Soft- und Hardware Effiziente Überwachung von Laufzeiteigenschaften in Soft- und Hardware Normann Decker 1 Philip Gottschling 2 1 Institut für Softwaretechnik und Programmiersprachen Universität zu Lübeck decker@isp.uni-luebeck.de

Mehr

emc2-2 expandable modular configurable controller, 2.generation

emc2-2 expandable modular configurable controller, 2.generation Produkt-Beschreibung emc2 ist ein Testsystem, dass speziell für die Ansteuerung von LCD Modulen entwickelt wurde emc2-2 ist die 2.Generation des Testsystems Typische Anwendungen Wareneingangsprüfung Produktqualifizierung

Mehr

RN-Control ARDUINO Bibliothek ATMEL 32 Version 0.2

RN-Control ARDUINO Bibliothek ATMEL 32 Version 0.2 RN-Control ARDUINO Bibliothek ATMEL 32 Version 0.2 Bernd Klein 23. Mai 2011 Inhaltsverzeichnis 1 ARDUINO - RN-Control Library 3 1.1 Bibliothek RNControl...................... 3 1.2 Einführung............................

Mehr

Die AVR Mikrocontrollerfamilie

Die AVR Mikrocontrollerfamilie AKES - Ausgewählte Kapitel eingebetteter Systeme 10. Mai 2006 Übersicht über den Vortrag Was sind AVRs? 2/35 Anwendungsfelder Übersicht über den Vortrag Mikrocontroller 3/35 Kleiner Chip Viel integrierte

Mehr

Prozessoren in Programmierbarer Logik

Prozessoren in Programmierbarer Logik Bahne Carstens Prozessoren in Programmierbarer Logik Inhalt Prozessoren in Programmierbarer Logik...1 Inhalt...1 Vorteile...1 Die Prozessor-Lösungen der Größe nach sortiert:...2 PicoBlaze...2 MicroBlaze...3

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

jinvent iolinker Press Kit

jinvent iolinker Press Kit jinvent iolinker Press Kit 1 Wer wir sind jinvent wurde 2008 im Raum Nürnberg gegründet, und hat seit dem innovative Hard- und Software entwickelt. Viel Erfahrung mit integrierten Industrie- und Konnektivitäts-Lösungen

Mehr

D i g i t a l l a b o r

D i g i t a l l a b o r Hochschule Karlsruhe Technik und Wirtschaft Fakultät für Informatik und Wirtschaftsinformatik Prof. Dr. A. Ditzinger / Dipl.-Inform. (FH) O. Gniot Prof. Dr. N. Link / Dipl.-Ing. J. Krastel D i g i t a

Mehr

LCD board EB

LCD board EB LCD board EB005-00-3 Inhalt 1. Über dieses Dokument...2 2. Allgemeine Information...3 3. Board-Layout...6 4. Schaltungsbeschreibung...7 Anhang 1 Schaltplan Copyright Matrix Multimedia Limited 2005 seite

Mehr

I2C-006 DATASHEET I2C-006 V1.00: 1K EEPROM MODUL MIT TWI (I 2 C) SCHNITTSTELLE. Dokument NR.: I2C-006_Datasheet

I2C-006 DATASHEET I2C-006 V1.00: 1K EEPROM MODUL MIT TWI (I 2 C) SCHNITTSTELLE. Dokument NR.: I2C-006_Datasheet I2C-006 DATASHEET Dokument NR.: I2C-006_Datasheet I2C-006 V1.00: 1K EEPROM MODUL MIT TWI (I 2 C) SCHNITTSTELLE P Bitte denken Sie an die Umwelt, bevor Sie diese Datei ausdrucken Modification History: Version

Mehr

PCAN-Gateway Schnellstart-Anleitung

PCAN-Gateway Schnellstart-Anleitung PCAN-Gateway Schnellstart-Anleitung Herzlichen Glückwunsch...... zu Ihrem neuen PCAN Gateway von PEAK System Technik. Diese Anleitung beschreibt die grundlegende Konfiguration und den Betrieb der PCAN-GatewayProduktfamilie.

Mehr

E Mikrocontroller-Programmierung

E Mikrocontroller-Programmierung E Mikrocontroller-Programmierung E Mikrocontroller-Programmierung E.1 Überblick Mikrocontroller-Umgebung Prozessor am Beispiel AVR-Mikrocontroller Speicher Peripherie Programmausführung Programm laden

Mehr

Bit Error Rate Test (BERT) durch FPGA Embedded Instruments

Bit Error Rate Test (BERT) durch FPGA Embedded Instruments Bit Error Rate Test (BERT) durch FPGA Embedded Instruments Thomas Wenzel (t.wenzel@goepel.com) GOEPEL electronic 2013 Boundary Scan Days Inhalte der Präsentation 1 2 3 Theorie des Bit Error Rate Test Verfügbare

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB

ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB Fakultät Informatik, Institut für Technische Informatik ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB Studienarbeit Patrick Schöps Dresden, 09.02.2017

Mehr

CANape Option Bypassing

CANape Option Bypassing Produktinformation Inhaltsverzeichnis 1 Übersicht... 3 1.1 Einführung... 3 1.2 Die Vorteile im Überblick... 3 1.3 Anwendungsgebiete... 4 1.4 Systemvoraussetzung... 4 1.5 Weiterführende Informationen...

Mehr

Mikrorechner-Technik

Mikrorechner-Technik Springer-Lehrbuch Mikrorechner-Technik Band II Busse, Speicher, Peripherie und Mikrocontroller Bearbeitet von Helmut Bähring Neuausgabe 2002. Taschenbuch. xxvii, 425 S. Paperback ISBN 978 3 540 43693 5

Mehr

Soft Core Prozessor Nios II. Konfiguration, Einbettung und Programmierung

Soft Core Prozessor Nios II. Konfiguration, Einbettung und Programmierung FACHHOCHSCHULE KÖLN FAKULTÄT FÜR INFORMATIONS-, MEDIEN UND ELEKTROTECHNIK REGELUNGSTECHNIK PROF DR J O KRAH Gruppe: DSF Praktikum Thema des Versuchs : Soft Core Prozessor Nios II Konfiguration, Einbettung

Mehr

Installation & Usage. Version 1.0. estickflashtool

Installation & Usage. Version 1.0. estickflashtool Installation & Usage Version 1.0 estickflashtool Allgemeines Der estick ist ein USB basiertes Entwicklungs-Board für Atmel AT90USB162 Mikro-controller. Einfache, anschauliche Anwendungen und Beispiele

Mehr

RGBWW WLAN LED Dimmer mit H801 (ESP8266)

RGBWW WLAN LED Dimmer mit H801 (ESP8266) RGBWW WLAN LED Dimmer mit H801 (ESP8266) Im Internet gibt bekommt man unter der Bezeichnung H801 WLAN LED Dimmer kostengünstiges Modul, dass über WLAN angesteuert werden kann. Eigenschaften H801: 5 Kanäle

Mehr

Configurable Embedded Systems

Configurable Embedded Systems Configurable Embedded Systems Prof. Dr. Sven-Hendrik Voß Wintersemester 2017 Technische Informatik (Master), Semester 2 Termin 3, 23.10.2017 Seite 2 Zynq Design Flow Configurable Embedded Systems Wintersemester

Mehr

I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK

I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK... 1... V H D L Tim Köhler April 2005 I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK... 2... Übersicht 1. Einleitung 2. Syntax 3. Spezielle

Mehr

Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.!

Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.! Fakultät Informatik Institut für Technische Informatik VLSI-Entwurfssysteme, Diagnostik und Entwurf! Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.! Norman Seßler! Dresden, 1.7.2009! Gliederung!

Mehr

HD44780-LC-Display am Atmel-AVR Mikrocontroller

HD44780-LC-Display am Atmel-AVR Mikrocontroller Fachbereich Elektrotechnik und Informatik Labor für Angewandte Informatik und Datenbanken Praktikum Automatisierung / Echtzeitregelung (BAU/BER) Prof.Dr.-Ing. Coersmeier HD44780-LC-Display am Atmel-AVR

Mehr

3. Hardware CPLD XC9536 von Xilinx. CPLD / FPGA Tutorial

3. Hardware CPLD XC9536 von Xilinx. CPLD / FPGA Tutorial 3. Hardware 3.1. CPLD XC9536 von Xilinx Programmierbare Logikbausteine sind in unzähligen Varianten verfügbar. Die Baugrößen reichen von 20 bis 1704 Pins. Der Preis beginnt bei wenigen Euro für einfache

Mehr

IR-Schaltinterface IR-001

IR-Schaltinterface IR-001 Seite 1 von 9 IR-Schaltinterface IR-001 Inhaltsverzeichnis 1. Einleitung...2 2. Eigenschaften...2 2.1 Grundlegende Eigenschaften...2 2.2 Optionale Eigenschaften (gegen Aufpreis)...2 3. Hardware...2 4.

Mehr

Mikrocontroller. Vortrag von Louis Liedtke. 8. Dezember Fakultät Elektrotechnik und Informatik. Bild 1: Atmel ATmega8

Mikrocontroller. Vortrag von Louis Liedtke. 8. Dezember Fakultät Elektrotechnik und Informatik. Bild 1: Atmel ATmega8 Mikrocontroller Bild 1: Atmel ATmega8 Vortrag von 8. Dezember 2015 Gliederung 1. Begriffserklärung 2. Besondere Merkmale 3. Aufbau und Arbeitsweise 4. Programmierung 5. Nutzen 6. Fazit 2 1. Begriffserklärung

Mehr

TEST- UND PROGRAMMIER-LÖSUNGEN FÜR IEEE

TEST- UND PROGRAMMIER-LÖSUNGEN FÜR IEEE TEST- UND PROGRAMMIER-LÖSUNGEN FÜR IEEE 1149.1 www.jtag.com Warum Boundary-Scan/JTAG WARUM JTAG-TEST UND IN-SYSTEM-PROGRAMMIERUNG (ISP) Moderne (digitale) Bausteine enthalten meist eine interne zusätzliche

Mehr

Universelle Speicherschnittstelle für große externe Speicher

Universelle Speicherschnittstelle für große externe Speicher Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Belegverteidigung Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de

Mehr

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Hardware PCI-Bus 1/23 2008-08-06 Übersicht Inhalt:

Mehr

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2007/2008 Hardware PCI-Bus 1/23 2007-10-26 Übersicht Inhalt:

Mehr

Nichtflüchtige SRAM Speicher eine innovative Lösung für verlustleistungsarme autonome Sensorsysteme. Andreas Scade

Nichtflüchtige SRAM Speicher eine innovative Lösung für verlustleistungsarme autonome Sensorsysteme. Andreas Scade Nichtflüchtige SRAM Speicher eine innovative Lösung für verlustleistungsarme autonome Sensorsysteme Andreas Scade Inhalt 1. Was ist ein nvsram 2. Unterschied nvsram / Flash / EEPROM 3. nvsram Programmierung

Mehr

1 Mikrocontroller. 1.1 Speicherarchitekturen bei uc. 1.2 Externer Speicher (Programm/Daten) Mikroprozessortechnik MFB. Speicher, Programmübertragung

1 Mikrocontroller. 1.1 Speicherarchitekturen bei uc. 1.2 Externer Speicher (Programm/Daten) Mikroprozessortechnik MFB. Speicher, Programmübertragung 1 Mikrocontroller... 1 1.1 Speicherarchitekturen bei uc... 1 1.2 Externer Speicher (Programm/Daten)... 1 2 Speichertechnologien... 2 2.1 RAM... 2 2.2 ROM... 2 2.3 PROM... 2 2.4 EEPROM... 2 2.5 Flash...

Mehr

Programmierbare Logikbauelemente

Programmierbare Logikbauelemente Programmierbare Logikbauelemente Architekturen und Anwendungen von Axel Sikora mit 148 Bildern und 31 Tabellen HANSER Grundlagen 13 1.1 Einführung 13 1.2 Grundlagen digitaler Schaltungen 15 1.2.1 Grandlagen

Mehr

AT90USB Plug. Mini-Entwicklungswerkzeug. Nutzerhandbuch

AT90USB Plug. Mini-Entwicklungswerkzeug. Nutzerhandbuch AT90USB Plug Nutzerhandbuch Inhaltsverzeichnis 1 Einleitung 3 1.1 Benutzungshinweis..................... 3 2 Die erste Inbetriebnahme 4 2.1 Installation der Software.................. 4 2.2 Installation

Mehr