Netzwerke Teil 2. Dr. Victor Pankratius David J. Meder. IPD Tichy Lehrstuhl für Programmiersysteme

Größe: px
Ab Seite anzeigen:

Download "Netzwerke Teil 2. Dr. Victor Pankratius David J. Meder. IPD Tichy Lehrstuhl für Programmiersysteme"

Transkript

1 Netzwerke Teil 2 Dr. Victor Pankratius David J. Meder IPD Tichy Lehrstuhl für Programmiersysteme KIT die Kooperation von Forschungszentrum Karlsruhe GmbH und Universität Karlsruhe (TH)

2 Vorlesung Rechnerbündel Architektur von Rechnerbündeln Hochgeschwindigkeitsnetzwerke Netztopologie Vermittlungstechnik Myrinet Infiniband SCI Hochgeschwindigkeitskommunikation 2

3 Myrinet-2000 ANSI/VITA Standard Weniger Protokoll-Overhead als z.b. Ethernet Übertragungsleistung 2 Gbit/s jeweils für Senden+Empfangen, voll duplex 2.6µs-3.2µs Latenz auf MPI-Ebene Topologie beliebig, CBB-Netz bevorzugt Paketvermittlung, Wormhole, Source Routing Kupfer (8+1 Bit parallel) oder Glasfaserverkabelung Flusskontrolle auf jeder Verbindung Adapterkarten frei programmierbarer RISC-Prozessor 333 MHz, PCI und PCI-X Anschluss, bis zu 133 MHz, 64-Bit, 8 GBit/s Bandbreite über PCI-X Bus unidirektional 2 MByte Speicher Wird in den letzten Jahren aus Top500.org verdrängt VITA: VME bus International Trade Association 3

4 Myrinet CBB-Netz (128 Knoten) 16x16 Kreuzschiene Quelle: Guide to Myrinet-2000, Aug,

5 PCI-Brücke Myrinet PCI-Bus-Adapter Netzwerk- Kabel Netz- DMA 2 MB SRAM Netzschnittstelle Host- DMA LanAI CPU 2MB SRAM PCI (-X)-Brücke, 64 Bit, MHz LanAI RISC, 333 MHz 2 LWL-Anschlüsse, beide duplex Quelle (Bild): 5

6 Myrinet 16x16 Kreuzschiene 8 Rechner werden vorne angeschlossen (je 2 Kanäle) Hinten 8 Ausgänge (2 Kanäle) zur nächsten Ebene des CBB-Netzes. Auch 32x32 Kreuzschiene erhältlich. Quelle (Bild): 6

7 128-Knoten CBB-Vermittlungsnetz Baustein von vorhin An der Hinterwand liegt eine Platine, die die Bausteine untereinander verbindet (vertikal, 2. Ebene) Quelle (Bild): Myri.com 7

8 Myrinet CBB-Netz Vermittlungsnetz mit Bisektionsbreite 256. Vorne 256 Anschlüsse für Rechner. Hinten 256 Anschlüsse für andere Vermittlungseinheiten (z.b. nächste Ebene im CBB-Netz). Quelle (Bild): 8

9 CBB-Netze mit voller Bisektionsbreite 64 Knoten 32 Knoten 9

10 Myrinet: Paketvermittlung Abstand Pfad Paketkopf Daten (beliebiger Länge) CRC & Endemarkierung Pfad wird vom Sender vorbestimmt und von den durchlaufenen Vermittlungsstufen auf dem Weg schrittweise entfernt (source routing). Paketkopf ermöglicht unterschiedliche Protokolle (Administrationsdaten, Bestätigungs-Pakete, Datenpakete, Adressierung des Empfängerprozesses, Absenderangaben). Pakete unterliegen keiner Längenbeschränkung. Paket-Endesignal: Prüfsumme und Endemarkierung. Paketauslieferung reihenfolgetreu. 10

11 Myrinet: Datenfluss Anwendung Anwendung Copy Copy Kern / DMA Memory Copy Copy Kern / DMA Memory DMA DMA Myrinet SRAM DMA Netz DMA Myrinet SRAM Sender, Netz und Empfänger operieren als Fließband Copy = PIO oder DMA oder Kombination (s.u.) 11

12 Myrinet: Software Anwendung OS Kern TCP UDP Myrinet-API (GM) Ethernet IP Myrinet mmap Eigene Protokolle, z.b. ParaStation Ethernet GM Myrinet 12

13 Vorlesung Rechnerbündel Architektur von Rechnerbündeln Hochgeschwindigkeitsnetzwerke Netztopologie Vermittlungstechnik Myrinet Infiniband SCI Hochgeschwindigkeitskommunikation 13

14 InfiniBand: Übersicht InfiniBand Architecture (IBA) ist ein Industriestandard für ein Hochgeschwindigkeitsnetzwerk. Paketvermittlung verbindet Rechenknoten und E/A-Geräte untereinander Anspruch: alle E/A-Aufgaben können mit InfiniBand (IB) realisiert werden Infiniband: Wortspiel Infinite Bandwidth Besondere Eigenschaften hohe Bandbreite (bis zu 30 Gb/s insgesamt) geringe Latenz (ca. 7.5µsec auf MPI-Ebene) Zero-Copy Data Transfers : Daten werden aus dem Speicher einer Anwendung in den Speicher einer anderen Anwendung transportiert ohne Kopien im Hauptspeicher der beteiligten Rechenknoten. Remote DMA (RDMA): Direktzugriff auf entfernten Speicher Bündelung mehrerer virtueller Kanäle durch die Hardware Informationen z.b. auf 14

15 InfiniBand: Hardware CPU CPU Mem Cntlr HCA Link Mem Cntlr HCA Link Focus f. Rechnerbündel xca Router Storage Target TCA Link Switch Link Link Netzwerkkomponenten: Host Channel Adaper (HCA) verbinden Prozessoren mit dem Netzwerk über PCI-X, PCI-Express Target Channel Adapter (TCA) verbinden E/A-Kontroller mit dem Netzwerk, z.b. Fibre Channel, Ethernet, SCSI Switches (Vermittlungsknoten) Router verbinden Subnetze Leitungsebene Datenrate: 2.5 Gb/s pro Link Kupfer bis 17m Glasfaser 100m 10km höhere Bandbreiten erreichbar durch Bündelung von Kanälen (mehrere Netzanschlüsse pro HCA) 2.5, 10, 30 Gb/s (1x, 4x, 12x) aktuell erhältliche Hardware ist für 4x ausgelegt Verbindungen sind duplex fähig. 15

16 InfiniBand: Hardware Topologie geschaltetes Netz (Punkt-zu-Punkt-Verbindungen, kein Bus) ~ 64k Knoten pro Subnetz Subnetze können über Router verbunden werden Zuverlässigkeit Unterstützung für redundante Netzwerkverbindungen automatische Umkonfigurierung im Fehlerfall QoS (unterschiedliche Qualitätsstufen) 16 virtuelle Verbindungen mit zugesicherter Bandbreite und getrennter Flusskontrolle pro Verknüpfung (Knoten -> Knoten, Knoten -> Switch/Router, ) 16

17 InfiniBand: Software IB Access Interface (user level) HCA Verbs Interface (user level) IB Access Interface (kernel) HCA Verbs Interface (kernel) Mgmt Apps Mgmt APIs IB Access HCA Library SRP, IPoIB, SDP IB Access HCA Driver IB HCA Socket APIs kdapl User Apps udapl (RDMA Transport) OS User Infrastructure OS Kernel Infrastructure Other Interconnects Es gibt eine Vielzahl von Schnittstellen, auf verschiedenen Ebenen, um den Anforderungen der verwendeten Protokolle gerecht zu werden. Insbesondere gibt es die IB Access Schnittstelle und DAPL Schnittstelle (RDMA) sowohl privilegiert (im Kern), als auch unprivilegiert (als Bibliothek). k/u DAPL: Direct Access Provider ist eine API für RDMA (entfernter Speicherzugriff) Gemeinsame Eigenschaften: Vermeidung von Kopieroperationen Verwendung von RDMA jeweils nur noch wenige Protokollschichten/Treiber beteiligt 17

18 InfiniBand: Verbs API Nutzer kommuniziert mit dem Host Channel Adapter über Nachrichtenschlangen. Consumer Work Queue WQE Work Request Work Queue WQE WQE WQE Hardware Work Compl. Completion Queue CQE CQE CQE Es gibt getrennte Schlangen für Sende- und Empfangsaufträge. RDMA-Aufträge kommen ohne korrespondierenden Auftrag auf der anderen Seite aus. 18

19 InfiniBand: Adressierung GID: Globale Identifikationsnummer 128bit, IPv6-kompatibel mindestens eine GID für jeden HCA-, Switch- und Router-Port besteht aus einer 64bit Identifikation und einem 64bit Präfix LID: Lokale Identifikationsnummer adressiert einen Port im Subnetz wird von dem jeweiligen Subnetz-Manager vergeben 16bit, aber von den möglichen Adressen sind einige reserviert, z.b. als Multicast-Adressen Aufbau eines Paketes Local Routing Header Global Routing Header Transport Header Ext. Transport Header Daten inv. CRC var. CRC 19

20 Infiniband: aktuelle Hardware Host-Channel-Adapter z.b. als PCI (-X) Einsteckkarten Links Abb. einer Karte der Firma JNI Zwei 10GBit/s Ports PCI (2.2) bzw. PCI-X (1.0) 64bit, MHz DDR-Speicher aufsteckbar Integration in Hauptplatine wünschenswert, denn die Übertragungsrate des PCI Busses ist beschränkt (8 GBit/s) unidirektional für PCI-X). 20

21 Vorlesung Rechnerbündel Architektur von Rechnerbündeln Hochgeschwindigkeitsnetzwerke Netztopologie Vermittlungstechnik Myrinet Infiniband SCI Hochgeschwindigkeitskommunikation 21

22 SCI Scalable Coherent Interface IEEE Standard ( ), aber proprietäre Implementierungen Schnelle unidirektionale Punkt-zu-Punkt-Kanäle Bandbreite ~ 1GB/s 500MHz über 16 parallele Kanäle Latenzen < 2 s möglich (über MPI) Topologien: Ring, 2D-Torus, 3D-Torus Paketvermittlung, feste Paketlänge (bis zu 256bytes) Speicherkoppelndes Verbindungsnetz eigener 64bit Adressraum in Hardware Erlaubt Fernlese-, Fernschreib-, Fernsperroperationen DMA-Nachrichtentransfers Optional: Cache-Kohärenz Mittelweg zwischen enger und loser Kopplung: Knoten sind einerseits unabhängig (eigenes BS), andererseits gekoppelt, weil sie gemeinsam auf verteilten Speicher zugreifen können. Implementiert Distributed Shared Memory in Hardware 22

23 SCI: Adressraumabbildung Knoten A Prozess 1 Knoten B Prozess 2 Virtueller Adressraum Prozess 1 Virtueller Adressraum Prozess 2 MMAP (MMU) MMAP (MMU) PCI Adressraum auf A. Zugriff hier Löst eine Komm. mit B aus. IMPORT SCI-ATT (Address Translation Table) EXPORT Lokaler physikalischer Speicher auf B (hier sind die Daten) SCI Adressraum 23

24 SCI mit Cache-Kohärenz P P P P P P P P P P P P P P P P M I/O SCI M I/O SCI M I/O SCI M I/O SCI SCI-Controller am Speicherbus überwacht alle Bustransaktionen und ist somit in der Lage, die Cache- Kohärenz aller angeschlossenen Module zu gewährleisten. 24

25 SCI mit Cache-Kohärenz Greift ein Prozessor auf eine entfernte Speicherstelle zu, gibt es in der Regel einen Cache-Aussetzer". Cache-Steuerung holt über SCI die erforderlichen Daten. SCI lauscht Speicherzugriffen und kann daher Schreibzugriffe entdecken, die Cache-Einträge anderer SCI-Module ungültig machen könnten. 25

26 SCI ohne Cache-Kohärenz P P M P P M I/O PCI- Brücke I/O PCI- Brücke SCI NIC SCI NIC PCI-Brücke zwischen Speicherbus und PCI-Bus verhindert das Überwachen der Speicheroperationen durch den SCI-Controller. Damit ist Cache-Kohärenz nicht mehr möglich. Dolphin-Karten ohne Cache-Kontrolleinheit, aber mit Speicherabbildung. 26

27 Hochgeschwindigkeitsnetze: Ausblick PCI-Bus für doppelte und höhere Bandbreite bereits standardisiert (PCI-X) PCI-Bus-Kopplung einfach, aber auf Dauer zu langsam direkter Anschluss an Speicherbus notwendig 27

28 Beispiele: Jaguar Cray XT 5 Mehrstufiges InfiniBand DDR-Netzwerk Pro Knoten eine Cray SeaStar 2+ mit DMA-Unterstützung 6 Ports mit einer Datenrate von 9.6 GByte/s pro Port Netzwerktopologie: 3D-Torus Bisektionsbandbreite: 889 GByte/s 3 Switches: 288-Port Cisco 7024D IB Quelle (Bild): 28

29 Beispiele: Skizze zu RoadRunner (1) 12 intra-cu Kanäle Detailansicht einer CU CU 12 CU 11 CU 2 CU 1 24-port X-bar 4 inter- 8 Compute nodes CU Kanäle I/O I/O Zu den ersten 12 CUs Detailansicht eines mittleren InfiniBand-Switches 24-port X-bar frei Zu den letzten 5 CUs Quelle: Barker, K.J., et al., Entering the Petaflop Era: The Architecture and Performance of RoadRunner, CU 17 CU 13 29

30 Beispiele: RoadRunner (2) InfiniBand DDR-Netzwerk in einer Compute Unit (CU) Ein Mellanox 4x DDR InfiniBand-Adapter pro PowerXCell 8i Blade Ein Voltaire ISR x DDR Switch pro CU mit jeweils port Kreuzschienenverteilern InfiniBand DDR-Netzwerk zwischen den CUs: Fat-Tree 30

Universität Karlsruhe (TH)

Universität Karlsruhe (TH) Universität Karlsruhe (TH) Forschungsuniversität gegründet 1825 Netzwerke Prof. Dr. Walter F. Tichy Dr. Victor Pankratius Ali Jannesari Vorlesung Rechnerbündel Architektur von Rechnerbündeln Hochgeschwindigkeitsnetzwerke

Mehr

Rechnerbündel (Cluster Computing) Wintersemester 2005/06

Rechnerbündel (Cluster Computing) Wintersemester 2005/06 Rechnerbündel (Cluster Computing) Wintersemester 2005/06 Prof. Dr. Walter F. Tichy Thomas Moschny Institut Programmstrukturen und Datenorganisation Vorlesung Rechnerbündel Architektur von Rechnerbündeln

Mehr

InfiniBand Low Level Protocol

InfiniBand Low Level Protocol InfiniBand Low Level Protocol Seminar Ausgewählte Themen in Hardwareentwurf und Optik HWS 08 17.12.2008 Andreas Walter Universität Mannheim Inhalt Motivation InfiniBand Basics Physical Layer IB Verbs IB

Mehr

Protected User-Level DMA in SCI Shared Memory Umgebungen

Protected User-Level DMA in SCI Shared Memory Umgebungen Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen

Mehr

Distributed Memory Computer (DMC)

Distributed Memory Computer (DMC) Distributed Memory Computer (DMC) verteilter Speicher: jeder Prozessor kann nur auf seinen lokalen Speicher zugreifen Kopplung mehrerer Prozessoren über E/A-Schnittstellen und Verbindungsnetzwerk, nicht

Mehr

Foliensatz. Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen

Foliensatz. Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Foliensatz Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Hochgeschwindigkeitskommunikationen 13. Juli

Mehr

Storage Area Networks im Enterprise Bereich

Storage Area Networks im Enterprise Bereich Storage Area Networks im Enterprise Bereich Technologien, Auswahl & Optimierung Fachhochschule Wiesbaden Agenda 1. Was sind Speichernetze? 2. SAN Protokolle und Topologien 3. SAN Design Kriterien 4. Optimierung

Mehr

HORUS. Seminar "Ausgewählte Themen in Hardwareentwurf und Optik" im HWS Martin Scherer

HORUS. Seminar Ausgewählte Themen in Hardwareentwurf und Optik im HWS Martin Scherer HORUS Seminar "Ausgewählte Themen in Hardwareentwurf und Optik" im HWS 2006 Martin Scherer Horus Inhalt 1 Einführung 2 Cachekohärenz 3 ExtendiScale Architektur 4 Übertragungsbeispiele 5 Performance Erweiterungen

Mehr

Seminar Cluster Interconnects. Infiniband. Holger Fröning Lehrstuhl für Rechnerarchitektur Universität Mannheim

Seminar Cluster Interconnects. Infiniband. Holger Fröning Lehrstuhl für Rechnerarchitektur Universität Mannheim Seminar Cluster Interconnects Infiniband Holger Fröning Lehrstuhl für Rechnerarchitektur Universität Mannheim 22.11.2000 Motivation - I/O Subsystem Evolution PCI: 1993 (Peripheral Component Interconnect)

Mehr

Einführung in DAT. Swen Habenberger. Wintersemester 2004/2005. Lehrstuhl für Rechnerarchitektur

Einführung in DAT. Swen Habenberger. Wintersemester 2004/2005. Lehrstuhl für Rechnerarchitektur Einführung in DAT Swen Habenberger Wintersemester 2004/2005 Lehrstuhl für Rechnerarchitektur Swen Habenberger: Einführung in DAT Seite 2 Gliederung 1) Direct Access Transport (DAT) 2) kdapl 3) udapl 4)

Mehr

Speichernetze (Storage Area Networks, SANs)

Speichernetze (Storage Area Networks, SANs) Speichernetze (Storage Area Networks, SANs) Hochschule für Zürich MAS Informatik, Verteilte Systeme 22.9.2010 Outline 1 2 I/O en Prinzipschema serverzentrierte Architektur Disk Disk Disk Disk Disk Disk

Mehr

Kommunikationsmodelle

Kommunikationsmodelle Kommunikationsmodelle Dr. Victor Pankratius David J. Meder IPD Tichy Lehrstuhl für Programmiersysteme KIT die Kooperation von Forschungszentrum Karlsruhe GmbH und Universität Karlsruhe (TH) Grundlegende

Mehr

Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen

Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Hochgeschwindigkeitskommunikationen 13. Juli 2012 Andy

Mehr

Rechnernetze I. Rechnernetze I. 1 Einführung SS Universität Siegen Tel.: 0271/ , Büro: H-B 8404

Rechnernetze I. Rechnernetze I. 1 Einführung SS Universität Siegen Tel.: 0271/ , Büro: H-B 8404 Rechnernetze I SS 2012 Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 20. April 2012 Betriebssysteme / verteilte Systeme Rechnernetze I (1/12) i Rechnernetze

Mehr

Enterprise Computing

Enterprise Computing Enterprise Computing Prof. Dr.-Ing. Wilhelm G. Spruth Teil 6 Partitionierung NUMA Sharing Disk Storage HP Superdome Cell Board 4 Itanium 2 CPU Chips 32 128 Gbyte I/O Bus mit Kühlern Hauptspeicher Anschlüsse

Mehr

9 Netzwerke in Cluster-Rechnern

9 Netzwerke in Cluster-Rechnern entscheidend für Effizienz eines Cluster- Rechners Kommunikation, d.h. Netzwerk spezielle Netzwerke für Cluster-Rechner Myrinet Nachrichten-Kopplung SCI Speicher-Kopplung Einsatz schneller Standard-Netzwerke

Mehr

Computeranwendung in der Chemie Informatik für Chemiker(innen) 4. Netzwerke

Computeranwendung in der Chemie Informatik für Chemiker(innen) 4. Netzwerke Computeranwendung in der Chemie Informatik für Chemiker(innen) 4. Netzwerke Jens Döbler 2003 "Computer in der Chemie", WS 2003-04, Humboldt-Universität VL4 Folie 1 Grundlagen Netzwerke dienen dem Datenaustausch

Mehr

Current Implementations of the Virtual Interface Architecture (VIA)

Current Implementations of the Virtual Interface Architecture (VIA) Current Implementations of the Virtual Interface Architecture (VIA) Seminarvortrag von Thorsten Backhaus im Rahmen des Seminars des Lehrstuhls Rechnerarchitektur der Universität Mannheim im Wintersemester

Mehr

Parastation3. Design und Implementierung. ALiCE-Seminar 13. November 2001. Thomas Moschny

Parastation3. Design und Implementierung. ALiCE-Seminar 13. November 2001. Thomas Moschny Parastation3 Design und Implementierung ALiCE-Seminar 13. November 2001 Thomas Moschny Inst. f. Programmstrukturen und Datenorganisation, Universität Karlsruhe Parastation Cluster Host Host Host Host Myrinet

Mehr

Überblick über die InfiniBand Architecture

Überblick über die InfiniBand Architecture Überblick über die InfiniBand Architecture Hynek Schlawack - hynek@hys.in-berlin.de 17. Mai 2002 Inhaltsverzeichnis 1 Einführung 2 1.1 Allgemeines.............................. 2 1.2 Features................................

Mehr

Virtueller Speicher und Memory Management

Virtueller Speicher und Memory Management Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write

Mehr

User Level Device Driver am Beispiel von TCP

User Level Device Driver am Beispiel von TCP September 17, 2004 Einleitung Motivation für Userlevel Device Driver Probleme von Userlevel Device Driver Motivation für Userlevel Device Driver Modularität, leichterer Austausch/Erneuerung von Komponenten.

Mehr

Rechnernetze I SS Universität Siegen Tel.: 0271/ , Büro: H-B Stand: 21.

Rechnernetze I SS Universität Siegen Tel.: 0271/ , Büro: H-B Stand: 21. Rechnernetze I SS 2016 Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 21. April 2016 Betriebssysteme / verteilte Systeme Rechnernetze I (1/13) i Rechnernetze

Mehr

Grundkurs Computernetzwerke

Grundkurs Computernetzwerke Grundkurs Computernetzwerke Eine kompakte Einführung in Netzwerk- und Internet-Technologien / 2Auflage 2. Autor Buchtitel Vieweg+TeubnerPLUS Zusatzinformationen ti zu Medien des Vieweg+Teubner Verlags

Mehr

Rechnerbündel (Cluster Computing)

Rechnerbündel (Cluster Computing) Rechnerbündel (Cluster Computing) Wintersemester 2005/06 Prof. Dr. Walter F. Tichy Thomas Moschny Institut Programmstrukturen und Datenorganisation Vorlesung Rechnerbündel Architektur von Rechnerbündeln

Mehr

Kosten der Abschirmung von Code und Daten

Kosten der Abschirmung von Code und Daten Kosten der Abschirmung von Code und Daten Alexander Züpke, Kai Beckmann, Andreas Zoor, Reinhold Kröger vorname.nachname@hs-rm.de Motivation Internet der Dinge STM32F4 Mikrocontroller 2 Motivation Internet

Mehr

Trend der letzten Jahre in der Parallelrechentechnik

Trend der letzten Jahre in der Parallelrechentechnik 4.1 Einführung Trend der letzten 10-15 Jahre in der Parallelrechentechnik weg von den spezialisierten Superrechner-Plattformen hin zu kostengünstigeren Allzwecksystemen, die aus lose gekoppelten einzelnen

Mehr

Rechnernetze I SS Universität Siegen Tel.: 0271/ , Büro: H-B Stand: 25.

Rechnernetze I SS Universität Siegen Tel.: 0271/ , Büro: H-B Stand: 25. Rechnernetze I SS 2012 Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 25. April 2014 Betriebssysteme / verteilte Systeme Rechnernetze I (1/12) i Rechnernetze

Mehr

5.) Nach erfolgreicher Übertragung entfernt der Sender seinen Daten-Rahmen vom Ring. Wodurch kann ein verwaister Rahmen entstehen?

5.) Nach erfolgreicher Übertragung entfernt der Sender seinen Daten-Rahmen vom Ring. Wodurch kann ein verwaister Rahmen entstehen? Übung 5 1.) In einem CSMA/CD-LAN mit einer Übertragungsrate von 10 Mbps soll der erste Bit- Schlitz nach jeder erfolgreichen Rahmenübertragung für den Empfänger reserviert sein, der dann den Kanal besetzt

Mehr

ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath

ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS Sascha Kath Dresden, Gliederung 1. Motivation & Zielstellung 2. Systembeschreibung 3. Implementierung und Messungen

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

IP Adressen & Subnetzmasken

IP Adressen & Subnetzmasken IP Adressen & Subnetzmasken Jörn Stuphorn stuphorn@rvs.uni-bielefeld.de Universität Bielefeld Technische Fakultät Stand der Veranstaltung 13. April 2005 Unix-Umgebung 20. April 2005 Unix-Umgebung 27. April

Mehr

6.6.4 Cluster Interconnect im Private Network

6.6.4 Cluster Interconnect im Private Network Hardware-Architektur 221 6.6.4 Cluster Interconnect im Private Network Zwischen den Knoten des RAC werden viele, meist sehr kleine Pakete über den Cluster Interconnect ausgetauscht. Kurze Latenzzeiten

Mehr

Rechnernetze I. Rechnernetze I. 1 Einführung SS 2014. Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404

Rechnernetze I. Rechnernetze I. 1 Einführung SS 2014. Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Rechnernetze I SS 2014 Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 9. Mai 2014 Betriebssysteme / verteilte Systeme Rechnernetze I (1/10) i Rechnernetze

Mehr

Schreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen).

Schreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Schreiben von Pages Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Write Through Strategie (siehe Abschnitt über Caching) ist hier somit nicht sinnvoll. Eine sinnvolle

Mehr

Rechnerorganisation. 1. Juni 201 KC Posch

Rechnerorganisation. 1. Juni 201 KC Posch .6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus

Mehr

Vorlesung "Verteilte Systeme" Sommersemester Verteilte Systeme. Empfänger Kommunikationssystem. Netzwerk

Vorlesung Verteilte Systeme Sommersemester Verteilte Systeme. Empfänger Kommunikationssystem. Netzwerk Verteilte Systeme 1. Netzwerke Grundstruktur Sender Empfänger Kommunikationssystem Empfänger Systemsoftware Systemsoftware Hardware Hardware Netzwerk Verteilte Systeme, Sommersemester 1999 Folie 1.2 (c)

Mehr

Tutorübung zur Vorlesung Grundlagen Rechnernetze und Verteilte Systeme Übungsblatt 6 (27. Mai 31. Mai 2013)

Tutorübung zur Vorlesung Grundlagen Rechnernetze und Verteilte Systeme Übungsblatt 6 (27. Mai 31. Mai 2013) Technische Universität München Lehrstuhl Informatik VIII Prof. Dr.-Ing. Georg Carle Dipl.-Ing. Stephan Günther, M.Sc. Nadine Herold, M.Sc. Dipl.-Inf. Stephan Posselt Tutorübung zur Vorlesung Grundlagen

Mehr

Einführung in Speichernetze

Einführung in Speichernetze Einführung in Speichernetze Ulf Troppens LAN LAN Disk Disk Server Server Speichernetz Server Disk Disk Disk Server Disk Server Server Agenda Grundlegende Konzepte und Definitionen Beispiel: Speicherkonsolidierung

Mehr

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration

Mehr

Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg

Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung

Mehr

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle

Mehr

Multi-Port-Speichermanager für die Java-Plattform SHAP

Multi-Port-Speichermanager für die Java-Plattform SHAP Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Multi-Port-Speichermanager für die Java-Plattform SHAP DASS 2008 Martin Zabel, Peter

Mehr

Universität Karlsruhe (TH)

Universität Karlsruhe (TH) Universität Karlsruhe (TH) Forschungsuniversität gegründet 1825 Netzwerk-Kenngrößen und -Topologien Prof. Dr. Walter F. Tichy Dr. Victor Pankratius A. Jannesari Vorlesung Cluster Computing Architektur

Mehr

5. PC-Architekturen und Bussysteme

5. PC-Architekturen und Bussysteme Abb. 5.1: Aufbau des klassischen PC-AT Abb. 5.2: Busslot im PC-AT Port-Adresse Verwendung 000h-00fh 1. DMA-Chip 8237A 020h-021h 1. PIC 8259A 040h-043h PIT 8253 060h-063h Tastaturcontroller 8042 070h-071h

Mehr

Wie groß ist die Page Table?

Wie groß ist die Page Table? Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten

Mehr

Intelligenter Modemadapter für den PC

Intelligenter Modemadapter für den PC Intelligenter Modemadapter für den PC Jürgen Hasch, DG1SCR, Meisenstr. 23, 73066 Uhingen Motivation Möchte man an einem PC mehrere Modems betreiben, so hat man die Wahl zwischen einer quasi-passiven Lösung

Mehr

erstellt durch Fixel-Computer

erstellt durch Fixel-Computer IHR ANGEBOT erstellt durch Fixel-Computer Rolf Fuchs Robert-Koch-Str. 8 77694 Kehl Tel. 07851 6161387 Fax. 07851 6161388 E-Mail: info@fixel-computer.de www.fixel-computer.de Seite 1 von 6 Datenblatt: TERRA

Mehr

Neues in Hyper-V Version 2

Neues in Hyper-V Version 2 Michael Korp Technical Evangelist Microsoft Deutschland GmbH http://blogs.technet.com/mkorp Neues in Hyper-V Version 2 - Virtualisieren auf die moderne Art - Windows Server 2008 R2 Hyper-V Robust Basis:

Mehr

Mehrprozessorarchitekturen

Mehrprozessorarchitekturen Mehrprozessorarchitekturen (SMP, UMA/NUMA, Cluster) Arian Bär 12.07.2004 12.07.2004 Arian Bär 1 Gliederung 1. Einleitung 2. Symmetrische Multiprozessoren (SMP) Allgemeines Architektur 3. Speicherarchitekturen

Mehr

Datenblatt: TERRA MINISERVER G ,00. Chipsatz: Intel C232 / Sockel 1151 / Single-Prozessor-System. Zusätzliche Artikelbilder IT. MADE IN GERMANY.

Datenblatt: TERRA MINISERVER G ,00. Chipsatz: Intel C232 / Sockel 1151 / Single-Prozessor-System. Zusätzliche Artikelbilder IT. MADE IN GERMANY. Datenblatt: TERRA MINISERVER G3 Chipsatz: Intel C232 / Sockel 1151 / Single-Prozessor-System Die TERRA MINISERVER sind perfekt für Kleinstunternehmen oder kleine Abteilungen, die Wert auf zentrale Datenverwaltung

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

3PAR STORESERV STORAGE. itelio Hausmesse 2014

3PAR STORESERV STORAGE. itelio Hausmesse 2014 3PAR STORESERV STORAGE itelio Hausmesse 2014 3PAR STORESERV STORAGE Agenda - 3PAR innerhalb der HP Storage Familie - 3PAR Produkt-Portfolio - 3PAR Hardware Aufbau - 3PAR Features - 3PAR als Nachfolger

Mehr

Rechnernetze Übung 11. Frank Weinhold Professur VSR Fakultät für Informatik TU Chemnitz Juni 2012

Rechnernetze Übung 11. Frank Weinhold Professur VSR Fakultät für Informatik TU Chemnitz Juni 2012 Rechnernetze Übung 11 Frank Weinhold Professur VSR Fakultät für Informatik TU Chemnitz Juni 2012 IP: 192.168.43.9 MAC: 02-55-4A-89-4F-47 IP: 216.187.69.51 MAC: 08-48-5B-77-56-21 1 2 IP: 192.168.43.15 MAC:

Mehr

Verteilte Systeme. Protokolle. by B. Plattner & T. Walter (1999) Protokolle-1. Institut für Technische Informatik und Kommunikationsnetze

Verteilte Systeme. Protokolle. by B. Plattner & T. Walter (1999) Protokolle-1. Institut für Technische Informatik und Kommunikationsnetze Protokolle Protokolle-1 Kommunikationssubsystem Ein System, welches innerhalb eines verteilten Systems für den Nachrichtentransport zwischen Kommunikationspartnern (= Prozesse) zuständig ist (Hardware

Mehr

Übungsblatt 4. (Router, Layer-3-Switch, Gateway) Aufgabe 2 (Kollisionsdomäne, Broadcast- Domäne)

Übungsblatt 4. (Router, Layer-3-Switch, Gateway) Aufgabe 2 (Kollisionsdomäne, Broadcast- Domäne) Übungsblatt 4 Aufgabe 1 (Router, Layer-3-Switch, Gateway) 1. Welchen Zweck haben Router in Computernetzen? (Erklären Sie auch den Unterschied zu Layer-3-Switches.) 2. Welchen Zweck haben Layer-3-Switches

Mehr

Adressierung und Routing

Adressierung und Routing Adressierung und Routing Dr. Hannes P. Lubich Bank Julius Bär Zürich IP Next Generation - Adressierung und Routing (1) Eckpunkte der Adressierungsarchitektur Adresse bezeichnet ein Interface eindeutig

Mehr

é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus

é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus 4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts

Mehr

Vorlesung "Verteilte Systeme" Wintersemester 2000/2001. Verteilte Systeme. Empfänger Kommunikationssystem. Netzwerk

Vorlesung Verteilte Systeme Wintersemester 2000/2001. Verteilte Systeme. Empfänger Kommunikationssystem. Netzwerk Verteilte Systeme 1. Netzwerke Grundstruktur Sender Empfänger Kommunikationssystem Empfänger Systemsoftware Systemsoftware Hardware Hardware Netzwerk Verteilte Systeme, Wintersemester 2000/2001 Folie 1.2

Mehr

aktive Netzwerk-Komponenten Repeater Hub Bridge Medienkonverter Switch Router

aktive Netzwerk-Komponenten Repeater Hub Bridge Medienkonverter Switch Router aktive Netzwerk-Komponenten Repeater Hub Bridge Medienkonverter Switch Router Repeater Repeater (Wiederholer) arbeiten auf der Bitübertragungsschicht und regenerieren den Signalverlauf sowie den Pegel

Mehr

Verteidigung der Diplomarbeit 3D-Netzwerk-Visualisierung

Verteidigung der Diplomarbeit 3D-Netzwerk-Visualisierung 1 Verteidigung der Diplomarbeit 3D-Netzwerk-Visualisierung Stefan Ziegler 11. März 2005 INHALTSVERZEICHNIS 2 Inhaltsverzeichnis 1 Aufgabe 3 2 Umsetzung 4 3 Struktur 5 4 Paketverarbeitung 8 5 Grafische

Mehr

Produktnummer Produktbeschreibung Listpreis HP 2-Wege 1 GHz PA-RISC 8900 Prozessor mit 1.5 MB L1 Cache und keinem L2

Produktnummer Produktbeschreibung Listpreis HP 2-Wege 1 GHz PA-RISC 8900 Prozessor mit 1.5 MB L1 Cache und keinem L2 c8000 HP Workstation Informieren Sie sich bitte hier über die Konfigurationsmöglichkeiten. Haben Sie Fragen? Benötigen Sie ein aktuelles Angebot? Dann rufen Sie uns an, wir helfen Ihnen gerne: 06 14 6/82

Mehr

Betriebssysteme Vorstellung

Betriebssysteme Vorstellung Am Anfang war die Betriebssysteme Vorstellung CPU Ringvorlesung SE/W WS 08/09 1 2 Monitor CPU Komponenten eines einfachen PCs Bus Holt Instruktion aus Speicher und führt ihn aus Befehlssatz Einfache Operationen

Mehr

Übungsblatt 4. (Router, Layer-3-Switch, Gateway) Aufgabe 2 (Kollisionsdomäne, Broadcast- Domäne)

Übungsblatt 4. (Router, Layer-3-Switch, Gateway) Aufgabe 2 (Kollisionsdomäne, Broadcast- Domäne) Übungsblatt 4 Aufgabe 1 (Router, Layer-3-Switch, Gateway) 1. Welchen Zweck haben Router in Computernetzen? (Erklären Sie auch den Unterschied zu Layer-3-Switches.) 2. Welchen Zweck haben Layer-3-Switches

Mehr

Verteilte Systeme Übung T5

Verteilte Systeme Übung T5 Verteilte Systeme Übung T5 IP- Multicast Exkurs W M-Übertragung an der ETH Nachbesprechung T5 Vorbesprechung T6 Ziele IP-Multicast Exkurs Eine praxistaugliche Technologie aufzeigen I P -Multicast = rel.

Mehr

Multiuser Client/Server Systeme

Multiuser Client/Server Systeme Multiuser /Server Systeme Christoph Nießner Seminar: 3D im Web Universität Paderborn Wintersemester 02/03 Übersicht Was sind /Server Systeme Wie sehen Architekturen aus Verteilung der Anwendung Protokolle

Mehr

Neue Dual-CPU Server mit Intel Xeon Scalable Performance (Codename Purley/Skylake-SP)

Neue Dual-CPU Server mit Intel Xeon Scalable Performance (Codename Purley/Skylake-SP) Neue Dual-CPU Server mit Intel Xeon Scalable Performance (Codename Purley/Skylake-SP) @wefinet Werner Fischer, Thomas-Krenn.AG Webinar, 17. Oktober 2017 Intel Xeon Scalable Performance _ Das ist NEU: Neue

Mehr

Konzepte und Methoden der Systemsoftware. Aufgabe 1: Polling vs Interrupts. SoSe bis P

Konzepte und Methoden der Systemsoftware. Aufgabe 1: Polling vs Interrupts. SoSe bis P SoSe 2014 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Präsenzübung 3(Musterlösung) 2014-05-05 bis 2014-05-09 Aufgabe 1: Polling vs Interrupts (a) Erläutern Sie

Mehr

FCoE (Fibre Channel over Ethernet) Eine Lösung für konvergente Datencenter

FCoE (Fibre Channel over Ethernet) Eine Lösung für konvergente Datencenter FCoE (Fibre Channel over Ethernet) Eine Lösung für konvergente Datencenter Stand Heute (Getrennte LAN und SAN Infrastrukturen) SAN und LAN Infrastrukturen sind getrennt aufgebaut. Jeder Server hat NIC

Mehr

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Hardware PCI-Bus 1/23 2008-08-06 Übersicht Inhalt:

Mehr

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2007/2008 Hardware PCI-Bus 1/23 2007-10-26 Übersicht Inhalt:

Mehr

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Grundlagen der Rechnerarchitektur. Ein und Ausgabe Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

PCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften

PCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften PCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften Christian Böhme 16.09.2005 Christian Böhme PCI-to-PCI-Bridge 16.09.2005 1 / 32 Geschichte & Philosophie Peripheral

Mehr

GigE Vision: Der Standard

GigE Vision: Der Standard GigE Vision: Der Standard Rupert Stelz Entwicklung STEMMER IMAGING GmbH Technologie-Tag GigE Vision und GenICam München, 14. September 2006 M E M B E R O F T H E S T E M M E R I M A G I N G G R O U P Gigabit

Mehr

Symbian OS. OS für kleine Endgeräte: Sven Walter

Symbian OS. OS für kleine Endgeräte: Sven Walter OS für kleine Endgeräte: Sven Walter 19.07.2004 1 1. Einleitung Symbian ist ein Software Unternehmen, das ein offenes Betriebssystem für datenfähige Mobiltelefone entwickelt. Es wurde im Juni 1998 von

Mehr

Netzwerk Linux-Kurs der Unix-AG

Netzwerk Linux-Kurs der Unix-AG Netzwerk Linux-Kurs der Unix-AG Benjamin Eberle 13. Juli 2016 Netzwerke mehrere miteinander verbundene Geräte (z. B. Computer) bilden ein Netzwerk Verbindung üblicherweise über einen Switch (Ethernet)

Mehr

Rechnernetze Übung 11

Rechnernetze Übung 11 Rechnernetze Übung 11 Frank Weinhold Professur VSR Fakultät für Informatik TU Chemnitz Juli 2011 Herr Müller (Test GmbH) Sekretärin (Super AG) T-NR. 111 T-NR. 885 Sekretärin (Test GmbH) Herr Meier (Super

Mehr

Netzwerk-Kenngrößen und -Topologien

Netzwerk-Kenngrößen und -Topologien Netzwerk-Kenngrößen und -Topologien Dr. Victor Pankratius David J. Meder IPD Tichy Lehrstuhl für Programmiersysteme KIT die Kooperation von Forschungszentrum Karlsruhe GmbH und Universität Karlsruhe (TH)

Mehr

Implementierung eines universellen IPv6 Protokollstapels

Implementierung eines universellen IPv6 Protokollstapels Fakultät Informatik, Inst. für Technische Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur Implementierung eines universellen IPv6 Protokollstapels Kolloquium zum Masterpraktikum

Mehr

Opteron und I/O. Toni Schmidbauer. 11. Mai Zusammenfassung. Eine kurze Beschreibung der AMD Opteron Architektur.

Opteron und I/O. Toni Schmidbauer. 11. Mai Zusammenfassung. Eine kurze Beschreibung der AMD Opteron Architektur. Opteron und I/O Toni Schmidbauer 11. Mai 2005 Zusammenfassung Eine kurze Beschreibung der AMD Opteron Architektur Inhaltsverzeichnis 1 Allgemeines 2 2 Was ist ein Interconnect? 2 3 Traditionelles PC Chipset

Mehr

Kü /Info Oberstufe Netzwerke SJ. 2014/2015

Kü /Info Oberstufe Netzwerke SJ. 2014/2015 Der Switch Video: o http://perm.ly/kommunikation-in-netzwerken-switche Der Switch wird in Filius auf folgende Weise dargestellt: In der Regel hat ein Switch viele sogenannte Ports, an die die Endgeräte

Mehr

Tutorübung zur Vorlesung Grundlagen Rechnernetze und Verteilte Systeme Übungsblatt 10 (24. Juni 28. Juni 2013)

Tutorübung zur Vorlesung Grundlagen Rechnernetze und Verteilte Systeme Übungsblatt 10 (24. Juni 28. Juni 2013) Technische Universität München Lehrstuhl Informatik VIII Prof. Dr.-Ing. Georg Carle Dipl.-Ing. Stephan Günther, M.Sc. Nadine Herold, M.Sc. Dipl.-Inf. Stephan Posselt Tutorübung zur Vorlesung Grundlagen

Mehr

IP-Adressen und Ports

IP-Adressen und Ports IP-Adressen und Ports Eine Einführung Tina Umlandt Universität Hamburg 2. August 2011 Überblick Präsentationsablauf 1 IP = Internetwork protocol Schematische Darstellung über die Layer IP-Datenpaket (IPv4)

Mehr

FAQ 12/2015. PROFINET IO- Kommunikation. https://support.industry.siemens.com/cs/ww/de/view/

FAQ 12/2015. PROFINET IO- Kommunikation. https://support.industry.siemens.com/cs/ww/de/view/ FAQ 12/2015 PROFINET IO- Kommunikation https://support.industry.siemens.com/cs/ww/de/view/109479139 Dieser Beitrag stammt aus dem Siemens Industry Online Support. Es gelten die dort genannten Nutzungsbedingungen

Mehr

Adressierung eines Kommunikationspartners in der TCP/IP-Familie

Adressierung eines Kommunikationspartners in der TCP/IP-Familie Adressierung eines Kommunikationspartners in der TCP/IP-Familie! Wenn Daten geroutet werden, müssen sie: 1. zu einem bestimmten Netzwerk 2. zu einem bestimmten Host in diesem Netzwerk 3. zu einem bestimmten

Mehr

1. Erläutern Sie den Begriff Strukturierte Verkabelung

1. Erläutern Sie den Begriff Strukturierte Verkabelung Datenübertragung SS 09 1. Erläutern Sie den Begriff Strukturierte Verkabelung Stellt einen einheitlichen Aufbauplan für Verkabelungen für unterschiedliche Dienste (Sprache oder Daten dar). Eine Strukturierte

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik I Datenübertragung Parallel z.b. PCI D0... D8 8 parallele Datenleitungen n parallele Steuerleitungen

Mehr

Ein- und Ausgabegeräte

Ein- und Ausgabegeräte Blockorientiert Jeder Block kann unabhängig gelesen und geschrieben werden. Festplatten, CD-ROMs, USB-Sticks, etc. Zeichenorientiert Keine Struktur, nicht adressierbar, Daten werden als Folge von Zeichen

Mehr

Einführung in die Netzwerktechnik

Einführung in die Netzwerktechnik eurogard Gesellschaft für industrielle Nachrichtentechnik und Datenbankentwicklung mbh Kaiserstraße 100 52134 Herzogenrath www.eurogard.de Ich Falk Schönfeld Seit 10 Jahren bei eurogard GmbH Entwickler

Mehr

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset. Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur

Mehr

Symmetrischer Multiprozessor (SMP)

Symmetrischer Multiprozessor (SMP) Symmetrischer Multiprozessor (SMP) Motivation: ein globaler Adressraum für mehrere Prozesse P i Prozesse P i haben gemeinsame Daten ( shared variables ) private Daten ( private variables ) gemeinsamen

Mehr

Mobilkommunikationsnetze - TCP/IP (und andere)-

Mobilkommunikationsnetze - TCP/IP (und andere)- - TCP/IP (und andere)- Vorlesung Inhalt Überblick ISO/OSI vs. TCP/IP Schichten in TCP/IP Link Layer (Netzzugang) Network Layer (Vermittlung) Transport Layer (Transport) Application Layer (Anwendung) Page

Mehr

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06.

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06. Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur PCI Express Dirk Wischeropp Dresden, 07.06.2011 Gliederung 1 Einleitung 2 Architektur 3 Layering 4 Zusammenfassung

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

Rechnernetze II WS 2013/2014. Betriebssysteme / verteilte Systeme Tel.: 0271/ , Büro: H-B 8404

Rechnernetze II WS 2013/2014. Betriebssysteme / verteilte Systeme Tel.: 0271/ , Büro: H-B 8404 Rechnernetze II WS 2013/2014 Betriebssysteme / verteilte Systeme rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 5. Mai 2014 Betriebssysteme / verteilte Systeme Rechnernetze

Mehr

LAN & Internet. Grundlagen Netzwerke LAN-2. Saarpfalz-Gymnasium. Router. Router LAN-3. Router. Kommunikation in Rechnernetzen

LAN & Internet. Grundlagen Netzwerke LAN-2. Saarpfalz-Gymnasium. Router. Router LAN-3. Router. Kommunikation in Rechnernetzen Kommunikation in Rechnernetzen Grundlagen Netzwerke Als Folge des Sputnik-Schocks 1957 wurde Ende der 60er-Jahre von einer Projektgruppe des amerikanischen Verteidigungsministeriums (ARPA) ein Computer-Netz

Mehr

Grundlagen Rechnernetze und Verteilte Systeme IN0010, SoSe 2017

Grundlagen Rechnernetze und Verteilte Systeme IN0010, SoSe 2017 Grundlagen Rechnernetze und Verteilte Systeme IN0010, SoSe 2017 Übungsblatt 8 26. Juni 30. Juni 2017 Hinweis: Mit * gekennzeichnete Teilaufgaben sind ohne Lösung vorhergehender Teilaufgaben lösbar. Aufgabe

Mehr

Rechnernetzwerke. Rechnernetze sind Verbünde von einzelnen Computern, die Daten auf elektronischem Weg miteinander austauschen können.

Rechnernetzwerke. Rechnernetze sind Verbünde von einzelnen Computern, die Daten auf elektronischem Weg miteinander austauschen können. Rechnernetzwerke Rechnernetze sind Verbünde von einzelnen Computern, die Daten auf elektronischem Weg miteinander austauschen können. Im Gegensatz zu klassischen Methoden des Datenaustauschs (Diskette,

Mehr

Das Internet-Protocol. Aufteilung von Octets. IP-Adressformat. Class-A Netzwerke. Konventionen für Hostadressen

Das Internet-Protocol. Aufteilung von Octets. IP-Adressformat. Class-A Netzwerke. Konventionen für Hostadressen Das Internet-Protocol Das Internet Protocol (IP) geht auf das Jahr 1974 zurück und ist die Basis zur Vernetzung von Millionen Computern und Geräten weltweit. Bekannte Protokolle auf dem Internet Protokoll

Mehr

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie

Mehr