Vorlesung "Struktur von Mikrorechnern" (SMR)

Größe: px

Ab Seite anzeigen:

Download "Vorlesung "Struktur von Mikrorechnern" (SMR)"

Sophia Wilhelmine Schuster
vor 7 Jahren
Abrufe

1 2 16-Bit Bit-Prozessoren 2.4 Datentypen in PASCAL 2.5 PIN-Funktionen beim I Adressbus Multiplexbus Interruptlogik Betriebsmodi 2.6 Mehrrechnerkonzept Inhaltsverzeichnis Kapitel 2 Kap.2 1 / 41 Einordnung 16-Bit-Prozessoren = Prozessoren der 3. Generation - 16 Bit Datenbus extern und intern - Adressbus > 16Bit (z. B : 20 Bit) - viele Softwarefunktionen in Hardware realisiert - Unterstützung höherer Programmiersprachen - Multiprogrammierung, Multitasking und Mehrprozessorbetrieb Multiprogrammierung - Ausführung diverser Routinen oder Programme quasi zeitgleich durch Überlappung oder Verschachtelung => bessere Ausnutzung der Systemressourcen Multitasking - mehrere getrennte, untereinander verbundene Programmeinheiten arbeiten unter einem Hauptprogramm - gemeinsame Nutzung von Programmen und Daten 2 16-Bit-Prozessoren Kap.2 2 / 41 Dr. R. Viga / EBS

2 Leistungsmäßige Einordnung der einzelnen Mikroprozessoren Leistungsfähigkeit Jahr 2 16-Bit-Prozessoren Kap.2 3 / 41 Technische Daten (8086) und 8- (8088) Bit breiter Datenbus - 40 PIN-Gehäuse ( Transistoren) - Taktfrequenzen 5 MHz bis 12,5 MHz - 1 MB Adressbereich (20 Bit) - relativ, based, indexed als neue Adressierungsarten - 64 KB-Ein-/Ausgabeadressen Interruptvektoren - Hardwareunterstützung für Multiprozessorsysteme Seg. Adressbildung + Offset x16 20 Physical address Kap.2 4 / 41 Dr. R. Viga / EBS

3 Blockstruktur des 8086/8088 EU Verarbeitungseinheit (Execution Unit) EU eingebettet ohne Verbindung zur "Außenwelt"; Dekodierung und Ausführung der Maschinenbefehle AH AL BH BL CH CL DH DL SP Temporäre Register AX CX DX BIU Busverbindungseinheit (Bus Interface Unit) BIU für Ausführung aller Busoperationen, Arbeitsspeicherzugriffe etc.; Adressrechnung; Befehlsqueue Prefetch ALU-Datenbus 16 Σ CS DS SS ES IP Interne Kommunikationsregister Adressbus 20 Datenbus 16 Bussteuerung Bus ALU Flags EUsteuerung Q-Bus Befehlswarteschlange Kap.2 5 / 41 Blockstruktur des 8086/8088 EU Kompatibilität zum 8080/8085: 8086 AL CX DX 8080/8085 A H, L B, C D, E AH AL BH BL CH CL DH DL SP Temporäre Register AX CX DX ALU-Datenbus 16 BIU Σ CS DS SS ES IP Interne Kommunikationsregister Adressbus BIU beschafft neue Befehle - sobald 2 Bytes in der Warteschlange frei sind, - aufgrund eines bedingten Sprungs 20 Datenbus 16 Bussteuerung Bus ALU Flags EUsteuerung Q-Bus Befehlswarteschlange Kap.2 6 / 41 Dr. R. Viga / EBS

4 Befehlsbereich Codesegment Stapelbereich Stapelsegment Datenbereich Datensegment Datenbereich Ziel bei Stringbefehlen 64 KByte 64 KByte 64 KByte 64 KByte Prozessor-Flags: O: Overflow S: Sign Z: Zero P: Parity C: Carry A: Aux. Carry D: Direction T: Trap I: Interrupt Enable CS IP SS SP DS offset ES (Ziel) O D I T AX S Z - A - P - C CX Flagregister displacement displacement DX Arbeitsregister Kap.2 7 / 41 Segmentierung Speicherraum von 1 MB wird in 64 KB-Blöcke segmentiert und die Segmentierung erfolgt getrennt nach Codebereich, Datenbereich und Stackbereich. Programme können mehr als 64 KB-Objektcodeeinheiten (nach Compilierung) enthalten. Speicherzugriffe organisiert die BIU (greift automatisch auf die richtigen Segmente zu) - IP adressiert CS relativ - Variablen adressieren DS relativ - CALLS adressieren SS relativ sofern nicht der Programmierer diese Automatik außer Kraft setzt. Segmentrelative Adressierung erlaubt Programmverschiebung im Speicher durch das Betriebssystem (dynamic relocatable units). ES dient zur Ablage gemeinsamer Daten verschiedener Tasks (Austausch von Nachrichten, Mailbox). Kap.2 8 / 41 Dr. R. Viga / EBS

5 Speicheradressierung über Segmentierung + Offset FFFFF H CS SS DS ES Offset 64K CS Lücke 64K SS Aus XS und Offset resultierende Adresse heißt Effektivadresse. + Offset mögliche Überlappung 64K DS 64K Extrasegment + Offset Lücke H Kap.2 9 / 41 Speicheradressierung unter MS-DOS 6x 64 KB 10x 64 KB 1 M 960 K =^ 768 K =^ 640 K =^ F : FFFF H F : 0000 H C : FFFF H C: 0000 H A : FFFF H A : 0000 H 9 : FFFF H 64 K ROM (BIOS-ROM, Basis-System) < D, E: ROM 192 K ROM (Expanded M) < B: Video-RAM 128 K RAM (Video RAM) 640 K RAM =^ 0 : 0000 H Kap.2 10 / 41 Dr. R. Viga / EBS

6 Boot-Prozess Bei sog. Kaltstart: - alle Speicherplätze auf 0, Speicher getestet (Parity) - CS-Register auf FFFF H; IP-Register auf 0000 H => Start der Programmausführung: BIOS - Abfrage der PORTS für die Geräte, Initialisieren der Geräte - Einrichten der Interrupt-Service-Tabelle von 0 bis Überprüfen, ob DOS-Disk vorhanden, wenn ja wird mit INT 19 H der erste Sektor angesprochen, mit dem sog. "Urlader" => IBMBIO.COM, IBMDOS.COM, COMMAND.COM Lage im RAM Command COM vorübergehend Im Datenbereich von BIOS: - Adressen der seriellen Ports - Adressen der parallelen Ports - Liste installierter Gerät Disketten vorhanden / Anzahl Coprozessor Anzahl Drucker Anzahl serieller Schnittstellen Nutzerbereich IBMBIO-, IBMDOS-, COMMAND.COM BIOS Datenbereich 1024 Vektortabelle 0 Kap.2 11 / 41 Datenstrukturen in PASCAL 8086 unterstützt höhere Programmiersprachen, speziell PASCAL. PASCAL kennt folgende Unterscheidungen: - Globale Variablen (gelten für Haupt- und Unterprogramme) - Lokale Variablen (gelten nur im jeweiligen Unterprogramm) - Dynamische Variablen sog. Pointer (werden bei Bedarf im Programm erzeugt und wieder aufgelöst) Dynamische Variablen in reserviertem Bereich des Datensegments, sog. Heap Lokale Variablen im Stacksegment Globale Variablen im Datensegment Datentypen in PASCAL: - Skalare Größen (werden über ihren Namen adressiert, der sich im Displacement ausdrückt) - Datenstrukturen sog. Arrays (werden über ein Basisregister z. B., angesprochen, die Elemente über Indexregister und bei Records zusätzlich über das Displacement) Kap.2 12 / 41 Dr. R. Viga / EBS

7 Adressierungsarten bei den unterschiedlichen Datentypen in PASCAL Physikalische 20-bit-Adresse Effektive Adresse EA (Offset) (Assemblersyntax) Segmentadresse Symbolische Adresse + Basisregister und/oder Indexregister "based" oder "indexed" + Segmentregister x16 Displacement 8 oder 16 bit ( ) ( ) ( ) CS 0000 DS 0000 SS 0000 ES 0000 "based" EU und "indexed" BIU Kap.2 13 / 41 Befehle und Adressierungsarten beim 8086 Prinzipiell: D := S 1 + S 2 ADD CX, DX CX := CX + DX mathematisch symbolisch Umsetzung 1. Register-Register-Adressierung ADD AL, CH 2. Immediate Adressierung ADD CL, 2DH; ADD BTEMP, 35H Symbolische Adresse Symbolische Adresse 3. Speicheradressierung a) Direkte Speicheradressierung EA [Seg.-Reg.] Displ.; Bsp. ADD AX, TEMP b) Indirekte Speicheradressierung EA [Seg.-Reg.] Displ. + Index-Reg.; Bsp. ADD AX, TEMP () Kap.2 14 / 41 Dr. R. Viga / EBS

8 Beispiel für hochsprachennahe Befehle Stringbefehle MOVB / MOVW / MOVSB: Sie transportieren ein Byte von der durch bezeichneten Adresse an die durch bezeichnete Adresse. MOVB CX, 129 D MOVSB CX enthält die Anzahl der zu transportierenden Bytes; D-Flag (direction) bestimmt ob, jeweils inkrementiert oder dekrementiert werden. Aufbau des Operationcodes (Opcode) Byte 1 Byte 2 Mode: 11 reg./reg. bei reg./reg.-befehlen (z. B. ADD-Befehl) bei zwei Operanden (reg.; mem.) Opcode W Mod (6) (2) Direction "D" 0: reg. mem. 1: mem. reg. reg R/M (3) (3) Size "W" 0: Byte operation 1: Word operation mem.; word displacement mem.; byte displacement mem.; no displacement Opcode D W Mod Reg R/M Adress displacement (none, byte, word) Kap.2 15 / 41 Deklaration und Zugriff: - Daten strukturiert man nach Datenfelder (arrays), Datensätze (records) und Dateien (files). - Datenfelder sind ein- oder mehrdimensional (Speicherung in aufeinander folgenden Plätzen) - Datensätze umfassen eine Menge zusammengehörender Datenfelder Deklaration: Type Baby = record Name = record Vorname : string [15]; NName : string [15]; Geschlecht: (männlich, weiblich); Geburtsdatum: Datum; Vater = record Mutter = record Datum = record Zugriff: Baby. Vater. Vorname - Dateien sind eine Sammlung von Datensätzen - Zeiger sind Variablen, die Adressen enthalten, also auf Plätze in Feldern zeigen 2.4 Datentypen in PASCAL Kap.2 16 / 41 Dr. R. Viga / EBS

Ähnliche Dokumente

Der Intel 8086 Reto Gurtner 2005

Der Intel 8086 Reto Gurtner 2005 1 1. DIE INTERNEN REGISTER... 3 1.1 ALLGEMEINE REGISTER AX, BX, CX UND DX... 3 DAS AX-REGISTER... 4 DAS BX-REGISTER... 4 DAS CX-REGISTER... 5 DAS DX-REGISTER... 5 1.2 DIE