Technische Informatik 2 Speichersysteme, Teil 2

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Technische Informatik 2 Speichersysteme, Teil 2"

Transkript

1 Technische Informatik 2 Speichersysteme, Teil 2 Prof. Dr. Miroslaw Malek Sommersemester

2 Thema heute Virtueller Speicher Virtueller Seitenspeicher Seitenregister Schutzschemata Motivation Seitentabellen Ersetzungsstrategien Speicherschutz Weitere Optimierung TI2 Speicher 3-2

3 Wiederholung: Speicherhierarchie Kosten pro Bit Geschwindigkeit Grösse CPU-Register Cache primärer Speicher Virtueller Speicher sekundärer Speicher Massenspeicher TI2 Speicher 3-3

4 Virtueller Speicher: Motivation wir haben einen Rechner mit 16 MByte Hauptspeicher wir haben ein Problem, das 20 MBytes Speicher benötigt Lösung: benutze Plattenspeicher als Backup and jongliere mit Speicherbereichen zwischen Hauptspeicher und Platte hin und her (Kontrolle durch den Benutzer) diese Technik heißt "Speicher-Overlay" (ein Speicherbereich wird mit verschiedenen Bereichen auf der Platte (oder Band) "überlagert"). Diese Technik ist: o schwer zu programmieren o Fehleranfällig o nicht portierbar (wenn wir weiteren Speicher kaufen, müssen wir das Programm neu schreiben!) TI2 Speicher 2-4

5 Virtueller Speicher (2) Virtueller Speicher ist ein vom Betriebssystem gesteuerter Hardware/Software Mechanismus, der dem Nutzer die Illusion eines Speichersystems, das viel größer als der physische (primäre) Speicher der Maschine ist, vermittelt die Illusion eines großen Speichers wird durch die Benutzung eines großen sekundären Speichers (Disk/ Paging Device/ Swap Space) als Backup für den primären Speicher erreicht TI2 Speicher 2-5

6 Virtueller Speicher (3) Virtueller Speicher erscheint als Speicher, der so groß wie der Swapspace (sehr groß) und so schnell wie der vorhandene Speicher (viel schneller als der sekundäre Speicher) ist. Er erlaubt: Dynamische Anpassung der Größe eines Prozesses Bessere Ausnutzung des primären Speichers Bequeme Aufteilung des Prozeß-Raums Das Vorhandensein virtuellen Speichers ist für die Multiprogrammierung entscheidend. TI2 Speicher 2-6

7 Virtueller Speicher (4) Was wird in VM geswaped? Segmente (variable Größe) Seiten (Pages) Paged Segmented Virtual Memory Typ Wort pro Adresse Sichtbar für Entwickler Blockersetzung Ineffektivität bei Speicherausnutzung Effiz. Plattenzugriff? Seite 1 nein trivial (Blöcke sind gleich groß) Interne Fragmente (Seite unvollständig) ja Segment 1 oder 2 (Segment & Offset) ja schwer (zusammenhängenden Speicherbereich suchen) Externe Fragmente (RAM wird nicht ausgenutzt) nicht immer (bei kleinen Segmenten) TI2 Speicher 2-7

8 Paged Virtual Memory Die Einheit, die zwischen dem primären und sekundären Speicher verschoben wird, heißt Page (Seite) Der primäre Speicher ist logisch in "page frames" eingeteilt Der Sekundärspeicher ist logisch in Seiten unterteilt (page frame size = page size) Ein Hauptspeicher-Page-Frame ist entweder frei oder enthält eine Kopie einer Sekundärspeicherseite TI2 Speicher 2-8

9 Paged Virtual Memory: Typische Parameter Seitengröße = 512 Bytes bis 2 MBytes Hauptspeicher Hit time: 50 bis 200 Takte Hauptspeicher Miss Penalty: *10 7 Takte (wenn es keine Überschneidung mit der Ausführung anderer Prozesse gibt) Hauptspeicher Miss rate: bis 0.01 Hauptspeichergröße: 4 MBytes bis 64 GBytes Sekundärspeichergröße pro Prozeß : 16 MBytes bis 4 GBytes (32 Bit System) bzw bis 2 64 Byte (64 Bit System) TI2 Speicher 2-9

10 TI2 Speicher 2-10 Adressumsetzung Die CPU generiert virtuelle Adressen Eine virtuelle Adresse besteht aus: einer Seitennummer einem Offset in dieser Seite Die Umsetzung einer virtuellen Page zur physischen Page erfolgt über: Seitentabellen oder Seitenregister (invertierte Seitentabellen) Beim Zugriff auf eine nicht im Hauptspeicher vorhandene Page tritt ein Seitenfehler auf die Seitennummer wird zum Sekundärspeicher gesendet ein Frame wird ausgewählt, um die gesuchte Seite aufzunehmen die gesuchte Seite wird in den Frame verschoben

11 Adressumsetzung mit Seitentabellen das Betriebssystem verwaltet eine Tabelle mit einem Eintrag pro VM-Seite die virtuelle Seitennummer wird benutzt, um die Seitentabelle zu indizieren, und den dazugehörenden Tabelleneintrag zu erhalten jeder Eintrag enthält residence bit: gibt an, ob eine Kopie dieser Seite momentan im Hauptspeicher ist oder nicht Framenummer: der Frame, der die Kopie der Seite hält (wenn vorhanden) andere Informationen (Schutz-Bits - darüber später mehr) der Eintrag wird entweder einen Fehler erzeugen, oder die Adresse der physischen Seite liefern, mit der (verbunden mit dem Offset) auf den Hauptspeicher zugegriffen werden kann TI2 Speicher 2-11

12 Adressumsetzung mit Seitentabellen im Fall eines Page-Hit Virtuelle Adresse Virtuelle Seiten-Nr. Offset Seitentabelle Hauptspeicher Seitentabelleneintrag Frame- Nummer belegt Physische Seitennummer TI2 Speicher 2-12

13 Virtueller Speicher: ein Beispiel VAX VAX - Virtual Address extension seitensegmentierter virtueller Speicher drei Segmente pro Prozess: p0 Segment: Code und Daten p1 Segment: Stack Systemsegment: reserviert für das OS, aufgeteilt unter allen Prozessen die virtuelle Adresse ist 32 Bit breit die Segmente sind bis zu 2 30 Byte groß begrenzt durch das Betriebssystem begrenzt durch den verfügbaren Swap Space Seitengröße: 512 Byte Maximale Größe des virtuellen Speichers: 128 Gbyte (angenommen, dass das gesamte Systemsegment für Seitentabelle benutzt wird 2 28 Adressen, 32-Bit lang). TI2 Speicher 3-13

14 VAX11-780: Adressen Umsetzung wenn das höchstwertige Bit einer Adresse 1 ist, handelt es sich um eine Adresse im Systemsegment (alle Prozesse teilen sich das gleiche Systemsegment) wenn das höchstwertige Bit einer Adresse 0 ist, handelt es sich um eine Adresse im Prozess (User) Raum wenn das darauffolgende Bit (Bit 1) der Adresse 0 ist: p0 Segment wenn das darauffolgende Bit (Bit 1) der Adresse 1 ist: p1 Segment p0 und p1 haben unterschiedliche page tables eine Adresse wird mit der entsprechenden page table interpretiert alle Seitentabellen werden im Systemspeicher gehalten und vom Betriebsystem verwaltet TI2 Speicher 3-14

15 virtuelle Adresse 0 21 Bit Seitennummer p0 Seitentabellenbasis p1 Seitentabellenbasis STE Basis VPN Segmentadresse Systemsegment + VAX11-780: Adressen Umsetzung (2) 9 Bit Offset p0 Seitentabelle von Prozess 0 p1 Seitentabelle von Prozess 1 p0 Seitentabellengrenze p1 Seitentabellengrenze STE Adresse p0 Seitentabelle von Prozess n p1 Seitentabelle von Prozess n STE - Segment Table Entry PTE Page Table Entry TI2 Speicher 3-15 STE Grenze Adresse außerhalb des Bereichs PTE Framenummer Offset physische Adresse

16 VAX11-780: Adressen Umsetzung (3) da jeder Prozess (BS oder Nutzer) bis zu 2 GBytes virtuellen Speicher besitzen kann, könnte jeder Prozess bis zu 4 Millionen Page Table Einträge (PTE) verbrauchen Damit das Systemsegment nicht den ganzen primären Speicher verbraucht, ist das Systemsegment der VAX- Architektur "pageable" das Systemsegment beinhaltet das Betriebssystem einschl. der Seitentabellen aller Prozesse das Systemsegment liegt im virtuellen Adressraum, seine Adressen werden übersetzt die Seitentabelle des Systemsegments liegt im primären Speicher an einer festen Position (beim Booten festgelegt) TI2 Speicher 3-16

17 Der beste (schnellste) Fall: Übersetzung erfolgt durch den TLB VAX11-780: Adressen Umsetzung (4) Der schlechteste (langsamste) Fall: TLB miss der Nutzerseitentabelleneintrag muss vom Systemsegment geholt werden Adresse des Nutzers PTE ist nicht im TLB und muss übersetzt werden System-Adresse wird mit der Systemseitentabelle übersetzt Seitenfehler (page fault): Systemseite muss vom Sekundärspeicher geholt werden Nutzer PTE wird aus dem System-Adressraum gelesen Nutzer PTE zeigt an, dass die User Page fehlt Seitenfehler: Nutzer Seite wird vom Sekundärspeicher geholt TI2 Speicher 3-17

18 Seitentabellen: Ersetzungsstrategien Auswahl der Ersetzungsstrategie für die Seiten im Hauptspeicher hat großen Einfluß auf Performance Miss penalty verbunden mit dem Sekundärspeicher ist gravierend Um die Miss ratio zu verringern, wird LRU (oder eine einfachere Variante) verwendet "Trace driven"-simulationen zeigen, daß LRU ziemlich dicht an der optimalen "Orakel-" Lösung ist, die immer den Frame der zukünftig am längsten nicht benutzt werden wird ersetzt Schreibstrategie: immer in den Sekundärspeichr zurückschreiben, wenn das dirty bit gesetzt ist (d.h. eine Änderung erfolgt ist) TI2 Speicher 2-18

19 Beschleunigen des Suchens in der Seitentabelle es scheinen immer (mindestens) zwei Speichertransaktionen pro Speicherreferenzierung nötig einen Zugriff, um den Seitentabelleneintrag zu erhalten einen Zugriff, um auf die Daten zuzugreifen (vorausgesetzt, es gab keinen Seitenfehler) die Seitentabelle ist groß; ein Teil von ihr könnte auf der Platte liegen! Lösung: Halten der zuletzt genutzten Seitentabelleneinträge in einem Cache dieser Cache heißt Translation Lookaside Buffer (TLB) 8 bis 64 Einträge voll oder set-assoziativ hat eine Hit Ratio von mehr als 99 Prozent (wegen Lokalität) TI2 Speicher 2-19

20 Adressumsetzung mittels TLB der Translation Lookaside Buffer (TLB) ist zur Beschleunigung des Datenzugriffs als voll- oder set-assoziativer Cache aufgebaut bei einem TLB-Hit liefert er die Nummer der physischen Seite in einem Takt das Tag (Kennung) kann um eine Prozessidentifikation erweitert werden, so dass der TLB nicht bei jedem Kontextwechsel erneuert werden muss bei einem Miss wird der TLB um das neue Paar Seitennummer/Page-table-Eintrag aktualisiert TI2 Speicher 3-20

21 Translation Lookaside Buffer VPN Block Offset TLB Cache Block # Tag Block # Comparator VPN Virtual Page Number TI2 Speicher 3-21

22 TLB und Pagetable virtuelle Seitennummer TLB Valid Tag Adresse der physischen Seite physischer Speicher Pagetable Valid physische Seite oder Plattenadresse Plattenspeicher TI2 Speicher

23 Ablauf eines Speicherzugriffes mittels Cache, TLB und Pagetable Laden des Speicherwortes Hit TLB CPU Speicheranfrage Miss Laden des Blockes Cache Hit Pagetable Primärspeicher Laden der Seite Hit Miss Sekundärspeicher TI2 Speicher 3-23

24 Weitere Optimierungen Können wir auch ohne den TLB auf den Cache zugreifen? Benutze virtuell adressierten Cache oder Simultaner Zugriff ist möglich, wenn der direct mapped cache nicht größer als eine Seite ist TI2 Speicher 3-24

25 Page Registers - Aufbau einer Page Table VPN Page-frame Valid Dirty Protection R, W, X R R R, W, X VPN: Virtuelle Adresse der Speicherseite Pageframe: Adresse der Seite im Primärspeicher Valid-Bit: Eintrag ist gültig Dirty-Bit: Seite wurde geändert Protection: Gibt die Zugriffsrechte des Prozesses für die Speicherseite an TI2 Speicher 3-25

26 Seitenregister (Page Registers): invertierte Seitentabelle Frame hat ein zugeordnetes Register, das ein residence Bit (RB) enthält: der Frame ist besetzt oder nicht den Besitzer: die Seitennummer der Seite, die der Frame enthält und ein Schutzbit (PB) enthält Seitennummer Framenummer RB PB TI2 Speicher 3-26

27 Seitenregister - Beispiel: Hauptspeichergröße: 16 Mbyte Seitengröße: 4096 Byte Anzahl der Frames: 4096 Seitenregister: invertierte Seitentabelle (2) Benötigter Speicher für Seitenregister (8 Bytes/register angenommen x 4 K Frames): 32 KBytes Prozentsatz des für die Seitenregister benutzten Hauptspeichers: (32 KB / 16 MB) 100 % = 0.2 % Größe des virtuellen Speichers: irrelevant TI2 Speicher 3-27

28 Vorteile: Seitenregister: invertierte Seitentabelle (3) Größe der Übersetzungstabelle ist nur ein sehr kleiner Teil des primären Speichers (weniger als 2%) Größe der Übersetzungstabelle ist von der Größe des virtuellen Speichers unabhängig Nachteil: Wir haben die inverse Information Wie setzen wir sie um? durchsuche die Übersetzungstabelle (die Seitenregister) nach der gesuchten Seitennummer TI2 Speicher 3-28

29 Durchsuchen der invertierten Seitentabelle wenn die Anzahl der Frames klein ist, können die Seitenregister in assoziativen Speicher platziert werden nach der Seitennummer wird im assoziativen Speicher gesucht: Hit: Framenummer wird geliefert Miss: Seitenfehler Beschränkung: Großer assoziativer Speicher ist teuer Speichererweiterung ist nicht trivial! TI2 Speicher 3-29

30 TI2 Speicher 3-30 Durchsuchen der invertierten Seitentabelle (2) benutze eine schnelle Suchtechnik: Hash-Tabellen Seitenregister werden in ein Feld platziert (an einer reservierten Stelle im primären Speicher) Seite i wird in den Frame Nummer f(i) platziert, wobei f die "hashing function" ist Um Seite i zu suchen, tun wir folgendes: berechne f(i) und benutze es als Index in der Tabelle der Seitenregister hole das entsprechende Page Register prüfe, ob das Register momentan i beinhaltet, wenn ja haben wir einen Hit sonst haben wir einen Miss Frame # Seite # f (i) i

31 TI2 Speicher 3-31 Durchsuchen der invertierten Seitentabelle (3) Probleme: da die Anzahl der Einträge (Seitennummern) normalerweise viel größer als die Anzahl der Slots in der Hash-Tabelle ist, werden zwei oder mehr Einträge zum gleichen Tabelleneintrag "hashen" mit anderen Worten, es ist möglich, daß gilt: i j and f (i) = f (j), aber wenn die Seiten i und j zur gleichen Zeit vorhanden sind und f(i)=f(j), haben wir ein Problem wenn zwei verschiedene Schlüssel auf den gleichen Hash- Tabellen-Eintrag zeigen, sagt man, sie kollidieren es gibt viele Standardtechniken, um mit Kollisionen umzugehen benutze eine verkettete Liste von Einträgen, die auf den Tabelleneintrag hashen "rehash" den Index bis der Schlüssel oder ein leerer Tabelleneintrag gefunden wurde

32 Beispiel: RISC 6000 Virtueller Speicher physische (reale) Speichergröße: bis zu 4 Gbyte Virtuelle Speichergröße: bis zu 4 PByte (2 52 ) Seitengröße = 4 KByte virtuelle Speicherorganisation: zu einer beliebigen Zeit (Befehl) kann ein Prozeß eines von 16 Segmenten, von jeweils 256 Mbyte (insgesamt 4 Gbyte) adressieren) Addressübersetzung durch Seitenregister (IPT) es wird ein Translation-Lookaside-Buffer benutzt, um weitere Interpretierungen zu verhindern 2 way set associative 64 Sets enthält die Übersetzungen der letzten 128 benutzten Seiten TI2 Speicher 3-32

33 Beispiel: RISC 6000 Virtueller Speicher (2) virtuelle Adresse (von der CPU) 4 Bits 16 Bits 12 Bits Segment Selektierer Seitennummer im Segment Byte Offset Segment Anfangsadresse 24 virtuelle Seitennummer 40 Schutz Translation lookaside buffer Page frame table 16 Segmentregister Framenummer Reale Adresse (zum Speicher) TI2 Speicher 3-33

34 Beispiel: RISC 6000 Virtueller Speicher (3) Gesamtspeicher 4 PB = 2 52 physischer Speicher 4 GB = 2 32 # Segmente 16 = 2 4 Seitenreservierung 4 KB = 2 12 # Frames (physisch) 1M = 2 20 Segmentgröße 256 MB = 2 28 # Seiten (virtuell) 1T = 2 40 # Seiten (in Segmenten) 64K = 2 16 # Bit für ein Segment 2 52 / 2 16 / 2 12 = 2 24 Startadresse 4 GByte TI2 Speicher PByte

35 Speicherschutz jeder Prozess hat einen eigenen virtuellen Adressraum, der physische Speicher wird jedoch gemeinsam genutzt ein Multiprogrammrechner muss Sicherheitsmechanismen für den Benutzer zur Verfügung stellen Lösung: Betriebsystem verwaltet Seitentabellen, um sicher zu stellen, dass sich der physische Speicher nicht überschneidet, wenn es nicht gewünscht wird verlangt mindestens zwei Ausführungsmodi: Betriebsystem im executive/kernel/supervisor mode, sonst im user mode Supervisor mode kann "privilegierte" Befehle ausführen, mit denen ein Sicherheitsmechanismus implementiert werden kann es werden Befehle benötigt, um zwischen den Modi zu wechseln (z.b. system call exception) TI2 Speicher 3-35

36 Speicherschutz (2) der Prozessor enthält zwei Register, die die Adressen begrenzen (address bounding registers) das Base-Register das Bound-Register wenn eine von der CPU erzeugte Adresse außerhalb der Grenzen liegt (Hardwarevergleich), wird ein Speicherschutzinterrupt erzeugt ( segmentation fault, Allgemeine Schutzverletzung, bus error ) die begrenzenden Register können nur im Systemmodus verändert werden: wenn das Betriebssystem einen Prozess startet, werden die begrenzenden Register gesetzt das Betriebssystem speichert/lädt diese Register bei einem Kontextwechsel im Systemmodus erfolgt kein Testen auf die Grenzen TI2 Speicher 3-36

37 Flexible Page Level Protection bei paged virtual memories wird der Speicherschutz normalerweise durch die Adressumsetzung unter Betriebssysteme-Kontrolle erreicht jeder Prozeß erhält den vollen Adressraum (zwei Prozesse können die gleiche virtuelle Adresse benutzen) Übersetzungsschema garantiert, dass die physischen Adressen prozessspezifisch sind jeder Seitentabelleneintrag enthält auch Schutzbits (read; write; execute) jeder Speicherzugriff wird auf die Schutzbits getestet es wird ein Access (Protection) Violation Interrupt erzeugt, wenn der Zugriff nicht mit den Schutzbedingungen übereinstimmt die gleiche Technik wird für die paged registers verwendet VPN Valid Dirty Frame # Protection (RWX) TI2 Speicher 3-37

38 Weitere Optimierungen schnellere Write Hits VAX 8800 (WT) pipelining beim Schreiben in den Cache schnellere Write Misses pipelined Schreibpuffer o bei Lese-Misses muß der Puffer überprüft werden, bevor auf den Hauptspeicher zugegriffen wird Write Back: 1 extra Puffer, um den dirty block zu speichern schnellere Hits: Virtuell Adressierte Caches Erneuerung bei Kontextwechsel nötig Aliasing (Synonym) Probleme o verschiedene virtuelle Adressen o entsprechen der gleichen realen Adresse benutze Software + anti-aliasing Hardware I/O Cache flush für interactive computing NX-Bit: write xor execute: Schutz vor Angriffen durch Pufferüberlauf TI2 Speicher 3-38

39 Übersicht Registerfenster Instructionprefetch buffer TLB First-level cache Second-level cache Virtueller Speicher Blockgröße 4-8 Bytes Byte Byte 4 KB 1 GB 1 Wort 1 Wort (per 1 PTE) Hit time 1 Taktzyklus 1 Taktzyklus 1 Taktzyklus 1-4 Taktzyklen 4-20 Taktzyklen Taktzyklen Miss penalty 1-4 clock cycles 2-6 clock cycles clock cycles 2-20 clock cycles clock cycles *10 7 clock cycles Miss rate (local) 1%-3% 10-25% 0.1%-2% 1%-20% 15%-30% % Größe Worte 6-12 Worte Byte ( KB- 256 KB 256 KB- 64 MB 4MB- 1 PB PTEs) Backing First-level First-level First-level Second-level Staticcolumn Disks store cache cache cache cache DRAM Q1: Block N.A. Set associative 2 way 16 way associative Ring Puffer Set associative Set associative Fully Plazierung (Warteschlange) Q2: Block 2 Register: Gültige Bits+ Tag/ Tag/ Tag/ Tabelle identifikation high and low 1 Register block block block Q3: Block Ersetzung First infirst out N.A. (Warteschlange) Random N.A. (Direct mapped) Random LRU Q4: Schreib- Strategie write back TI2 Speicher 3-39 Erneuern beim ersten Schreiben in den Befehlspuffer (wenn möglich) Erneuern beim Schreiben in die Seitentabelle Write through oder write back Write through or write back Write back

40 Zusammenfassung Speicherhierarchie bringt großen Speicher schnellen Speicher bei vernünftigen Kosten Schlüsselprinzip: Lokalität Zeitliche Lokalität Örtliche Lokalität Trends: Wachstum in Größe Reduzierung der Kosten Reduzierung der Zugriffszeiten Wachstum der Bandbreite TI2 Speicher 3-40

Technische Informatik 2 Speichersysteme, Teil 3

Technische Informatik 2 Speichersysteme, Teil 3 Technische Informatik 2 Speichersysteme, Teil 3 Prof. Dr. Miroslaw Malek Sommersemester 2004 www.informatik.hu-berlin.de/rok/ca Thema heute Virtueller Speicher (Fortsetzung) Translation Lookaside Buffer

Mehr

Vorlesung 14 Speichersysteme (2)

Vorlesung 14 Speichersysteme (2) D - CA - XIV - MH - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 14 Speichersysteme (2) Sommersemester 2003 Leitung: Prof. Dr. Miroslaw Malek D - CA - XIV - MH - 2 SPEICHERSYSTEME

Mehr

Virtueller Speicher und Memory Management

Virtueller Speicher und Memory Management Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write

Mehr

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock

Mehr

Einführung in die technische Informatik

Einführung in die technische Informatik Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 2 Virtual Storage el0100 copyright

Mehr

Zwei Möglichkeiten die TLB zu aktualisieren

Zwei Möglichkeiten die TLB zu aktualisieren Zwei Möglichkeiten die TLB zu aktualisieren Die MMU kümmert sich um alles (Hardware-Lösung) sucht die p-entry wenn diese nicht da ist, behandelt direkt das TLB-miss zum Schluss wird die neue p-entry (virt

Mehr

Cache Blöcke und Offsets

Cache Blöcke und Offsets Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich

Mehr

Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3

Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3 Institut für Kommunikationsnetze und Rechnersysteme Technische Informatik I Paul J. Kühn, Matthias Meyer Übung 3 Speicherhierarchie Inhaltsübersicht Aufgabe 3.1 Daten-Cache Aufgabe 3.2 Virtueller Speicher

Mehr

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset. Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur

Mehr

Wie groß ist die Page Table?

Wie groß ist die Page Table? Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten

Mehr

Cache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22

Cache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22 Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.

Mehr

RO-Tutorien 15 und 16

RO-Tutorien 15 und 16 Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 10 am 29.06.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft

Mehr

Kapitel VI. Speicherverwaltung. Speicherverwaltung

Kapitel VI. Speicherverwaltung. Speicherverwaltung Kapitel VI Speicherverwaltung 1 Speicherverwaltung Computer exekutiert Programme (mit Daten) im Hauptspeicher. Hauptspeicher: Großes Array von Wörtern (1 oder mehrere Bytes) Jedes Wort hat eine eigene

Mehr

Technische Informatik II Wintersemester 2002/03 Sommersemester 2001. Heiko Holtkamp Heiko@rvs.uni-bielefeld.de

Technische Informatik II Wintersemester 2002/03 Sommersemester 2001. Heiko Holtkamp Heiko@rvs.uni-bielefeld.de Technische Informatik II Wintersemester 2002/03 Sommersemester 2001 Heiko Holtkamp Heiko@rvs.uni-bielefeld.de Speicher ist eine wichtige Ressource, die sorgfältig verwaltet werden muss. In der Vorlesung

Mehr

é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus

é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus 4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts

Mehr

Technische Informatik 1 - HS 2017

Technische Informatik 1 - HS 2017 Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik 1 - HS 2017 Übung 11 Datum: 21. 22. 12. 2017 Virtueller Speicher 1 Performanz Gehen Sie von einem virtuellen

Mehr

Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben

Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben Themen heute Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben Besprechung des 9. Übungsblattes Aufgabe 2 Ist in einer Aufgabe wie hier keine explizite Wortbreite angegeben, nicht

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie

Mehr

Grob-Struktur des Prozessor-Speichersystems

Grob-Struktur des Prozessor-Speichersystems 2.3.2 Speicherstruktur (1) Grob-Struktur des Prozessor-Speichersystems Chipsatz (Erklärung s. später, Folie 104) 22.4.-27.5.2013, Folie 52 2.3.2 Speicherstruktur (2) Zugriff Prozessor zumeist auf schnelle

Mehr

Grundlagen der Rechnerarchitektur. Speicher

Grundlagen der Rechnerarchitektur. Speicher Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher

In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Speicherhierarchie In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Register Speicherzellen, direkt mit der Recheneinheit verbunden Cache-Speicher Puffer-Speicher

Mehr

Schreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen).

Schreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Schreiben von Pages Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Write Through Strategie (siehe Abschnitt über Caching) ist hier somit nicht sinnvoll. Eine sinnvolle

Mehr

5 Speicherverwaltung. bs-5.1 1

5 Speicherverwaltung. bs-5.1 1 5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus

Mehr

Linux Paging, Caching und Swapping

Linux Paging, Caching und Swapping Linux Paging, Caching und Swapping Inhalte Paging Das Virtuelle Speichermodell Die Page Table im Detail Page Allocation und Page Deallocation Memory Mapping & Demand Paging Caching Die verschiedenen Caches

Mehr

wichtigstes Betriebsmittel - neben dem Prozessor: Speicher

wichtigstes Betriebsmittel - neben dem Prozessor: Speicher Speicherverwaltung Aufgaben der Speicherverwaltung wichtigstes Betriebsmittel - neben dem Prozessor: Speicher Sowohl die ausführbaren Programme selbst als auch deren Daten werden in verschiedenen Speicherbereichen

Mehr

Teil 2: Speicherstrukturen

Teil 2: Speicherstrukturen Inhalt Teil 2: Speicherstrukturen Hauptspeicher Cache Assoziativspeicher Speicherverwaltungseinheit ( Memory Management Unit ) 1 Virtueller Speicher Trennung von virtuellem Adreßraum (mit virtuellen Adressen)

Mehr

Memory Management. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at

Memory Management. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at Memory Management Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at 1 Speicherverwaltung Effektive Aufteilung und Verwaltung des Arbeitsspeichers für BS und Programme Anforderungen

Mehr

MMU Virtualisierung. ISE Seminar 2012. Thomas Schaefer 1

MMU Virtualisierung. ISE Seminar 2012. Thomas Schaefer 1 MMU Virtualisierung ISE Seminar 2012 Thomas Schaefer 1 Inhalt Allgemein MMU: Virtualisiert Probleme Problem 1: Ballooning Problem 2: Memory-Sharing Kurz: Problem 3 & 4 Translation Lookside Buffer TLB in

Mehr

Cache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach

Cache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach Cache-Speicher Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Cache-Speicher Warum Cache-Speicher? Cache-Strukturen Aufbau und Organisation von Caches Cache-Architekturen Cache-Strategien

Mehr

Grundlagen der Rechnerarchitektur. Speicher

Grundlagen der Rechnerarchitektur. Speicher Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie

Mehr

4.3 Hintergrundspeicher

4.3 Hintergrundspeicher 4.3 Hintergrundspeicher Registers Instr./Operands Cache Blocks Memory Pages program 1-8 bytes cache cntl 8-128 bytes OS 512-4K bytes Upper Level faster Disk Tape Files user/operator Mbytes Larger Lower

Mehr

Betriebssysteme. Dipl.-Ing.(FH) Volker Schepper

Betriebssysteme. Dipl.-Ing.(FH) Volker Schepper Speicherverwaltung Real Mode Nach jedem starten eines PC befindet sich jeder x86 (8086, 80386, Pentium, AMD) CPU im sogenannten Real Mode. Datenregister (16Bit) Adressregister (20Bit) Dadurch lassen sich

Mehr

Übung zu Grundlagen der Betriebssysteme. 13. Übung 22.01.2012

Übung zu Grundlagen der Betriebssysteme. 13. Übung 22.01.2012 Übung zu Grundlagen der Betriebssysteme 13. Übung 22.01.2012 Aufgabe 1 Fragmentierung Erläutern Sie den Unterschied zwischen interner und externer Fragmentierung! Als interne Fragmentierung oder Verschnitt

Mehr

Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme. Vorlesung 4: Memory. Wintersemester 2001/2002. Peter B.

Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme. Vorlesung 4: Memory. Wintersemester 2001/2002. Peter B. Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme Vorlesung 4: Memory Peter B. Ladkin Address Translation Die Adressen, die das CPU benutzt, sind nicht identisch mit den Adressen,

Mehr

(Cache-Schreibstrategien)

(Cache-Schreibstrategien) Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. 2. Nennen Sie zwei rotierende magnetische digitale Datenspeicher. 3. Nennen Sie zwei

Mehr

Lösung von Übungsblatt 2

Lösung von Übungsblatt 2 Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende

Mehr

Speicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen:

Speicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen: Übersicht 1 Einleitung Hauptspeicher 2 Hauptspeicher 3 Caches, Cache-Kohärenz Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

Mehr

Lösung von Übungsblatt 2

Lösung von Übungsblatt 2 Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende

Mehr

CA Übung 30.01.2006. Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder

CA Übung 30.01.2006. Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder CA Übung 30.01.2006 Hallo zusammen! Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder Adrian Schüpbach: scadrian@student.ethz.ch Christian Fischlin: cfischli@student.ethz.ch

Mehr

CPU. Memory. Highest. Fastest. Smallest. Memory. Biggest. Lowest

CPU. Memory. Highest. Fastest. Smallest. Memory. Biggest. Lowest Speed CPU Size Cost ($/bit) Fastest Memory Smallest Highest Memory Slowest Memory Biggest Lowest Processor Data are transferred CPU Levels in the memory hierarchy Level Level 2 Increasing distance from

Mehr

Grundlagen der Informatik III Wintersemester 2010/2011

Grundlagen der Informatik III Wintersemester 2010/2011 Grundlagen der Informatik III Wintersemester 2010/2011 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt 07.02.2011 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen bearbeitet werden.

Mehr

Main Memory. Hauptspeicher. Memories. Speichermodule. SIMM: single inline memory module 72 Pins. DIMM: dual inline memory module 168 Pins

Main Memory. Hauptspeicher. Memories. Speichermodule. SIMM: single inline memory module 72 Pins. DIMM: dual inline memory module 168 Pins 5 Main Memory Hauptspeicher Memories 2 Speichermodule SIMM: single inline memory module 72 Pins DIMM: dual inline memory module 68 Pins 3 Speichermodule 4 Speichermodule 5 Speichermodule 6 2 Hauptspeicher

Mehr

Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging

Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Grundlegende Bedeutung von Speicheradressierung: Wie sind die Daten auf Dem Speicher

Mehr

Technische Realisierung (1)

Technische Realisierung (1) Technische Realisierung () Einfachstes Modell: Prozess (Daten+Code) befindet sich im Hintergrundspeicher Bei teilweise eingelagerten Prozessen: Zusätzlich Teile im Hauptspeicher Logische Adressen überdecken

Mehr

RO-Tutorien 17 und 18

RO-Tutorien 17 und 18 RO-Tutorien 17 und 18 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery TUTORIENWOCHE 12 AM 19.07.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der

Mehr

Technische Informatik 1 - Übung & 22. Dezember Philipp Miedl

Technische Informatik 1 - Übung & 22. Dezember Philipp Miedl Technische Informatik 1 - Übung 11 21. & 22. Dezember 2017 Philipp Miedl Philipp Miedl 21.12.2017 22.12.2017 1 Motivation Aufteilen des Hauptspeichers auf mehrere Prozesse Philipp Miedl 21.12.2017 22.12.2017

Mehr

Speicherarchitektur (1)

Speicherarchitektur (1) Speicherarchitektur () Die 3 wichtigsten Speichertechnologien: Technologie Typische Zugriffszeiten $ pro Megabyte 997 SRAM 5 25 ns $00 $250 DRAM 60 20 ns $5 $0 Magnetplatten 0 20 Millionen ns $0,0 $0,20

Mehr

Speicher Virtuelle Speicherverwaltung. Speicherverwaltung

Speicher Virtuelle Speicherverwaltung. Speicherverwaltung Speicherverwaltung Die Speicherverwaltung ist derjenige Teil eines Betriebssystems, der einen effizienten und komfortablen Zugriff auf den physikalischen Arbeitsspeicher eines Computer ermöglicht. Je nach

Mehr

Konzepte von Betriebssystemkomponenten Disk-Caches und Dateizugriff

Konzepte von Betriebssystemkomponenten Disk-Caches und Dateizugriff Konzepte von Betriebssystemkomponenten Disk-Caches und Dateizugriff von Athanasia Kaisa Grundzüge eines Zwischenspeichers Verschiedene Arten von Zwischenspeicher Plattenzwischenspeicher in LINUX Dateizugriff

Mehr

Grundlagen der Informatik III Wintersemester 2010/2011

Grundlagen der Informatik III Wintersemester 2010/2011 Grundlagen der Informatik III Wintersemester 21/211 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt mit Lösungsvorschlag 7.2.211 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen

Mehr

Aufgabe 4 : Virtueller Speicher

Aufgabe 4 : Virtueller Speicher Sommer 216 Technische Informatik I Lösungsvorschlag Seite 16 Aufgabe 4 : Virtueller Speicher (maximal 27 Punkte) 4.1: Generelle Funktionsweise (maximal 5 Punkte) (a) (1 Punkt) Nennen Sie zwei Gründe, weshalb

Mehr

Leichtgewichtsprozesse

Leichtgewichtsprozesse Leichtgewichtsprozesse häufiger Prozeßwechsel stellt in einem Betriebssystem eine hohe Belastung dar; auch erfordert die Generierung eines neuen Prozesses viele System-Resourcen in vielen Anwendungen werden

Mehr

Leichtgewichtsprozesse

Leichtgewichtsprozesse Leichtgewichtsprozesse häufiger Prozeßwechsel stellt in einem Betriebssystem eine hohe Belastung dar; auch erfordert die Generierung eines neuen Prozesses viele System-Resourcen in vielen Anwendungen werden

Mehr

, 2014W Übungsgruppen: Mo., Mi.,

, 2014W Übungsgruppen: Mo., Mi., VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2014W Übungsgruppen: Mo., 12.01. Mi., 14.01.2015 Aufgabe 1: Cache-Adressierung Ein Prozessor mit einer Adresslänge von 20 Bit

Mehr

Speicherverwaltung. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach

Speicherverwaltung. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach Speicherverwaltung Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Speicherverwaltung Virtueller Speicher Memory Management Unit Segmentierung Paging Kombination Segmentierung/ Paging

Mehr

183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013

183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013 VU Technische Grundlagen der Informatik Übung 7: Speicher, Peripherie 183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung

Mehr

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)

Mehr

Physischer Datenbankentwurf: Datenspeicherung

Physischer Datenbankentwurf: Datenspeicherung Datenspeicherung.1 Physischer Datenbankentwurf: Datenspeicherung Beim Entwurf des konzeptuellen Schemas wird definiert, welche Daten benötigt werden und wie sie zusammenhängen (logische Datenbank). Beim

Mehr

Betriebssysteme Sommersemester Betriebssysteme. 5. Kapitel. Adressumsetzung. Dr. Peter Tröger / Prof. M. Werner. Professur Betriebssysteme

Betriebssysteme Sommersemester Betriebssysteme. 5. Kapitel. Adressumsetzung. Dr. Peter Tröger / Prof. M. Werner. Professur Betriebssysteme Betriebssysteme Sommersemester 2017 Betriebssysteme 5. Kapitel Adressumsetzung Dr. Peter Tröger / Prof. M. Werner Professur Betriebssysteme 5.1 Speicher schneller, teurer, kleiner Betriebssysteme Adressumsetzung

Mehr

Kapitel 6 Speicherverwaltung Seite 1 zum Teil nach: Silberschatz&Galbin, Operating System Concepts, Addison-Wesley)

Kapitel 6 Speicherverwaltung Seite 1 zum Teil nach: Silberschatz&Galbin, Operating System Concepts, Addison-Wesley) Kapitel 6 Speicherverwaltung Seite 1 6 Speicherverwaltung 6.1 Hintergrund Ein Programm muß zur Ausführung in den Hauptspeicher gebracht werden und in die Prozeßstruktur eingefügt werden. Dabei ist es in

Mehr

Konzepte von Betriebssystemkomponenten Referat am Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner

Konzepte von Betriebssystemkomponenten Referat am Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner Konzepte von Betriebssystemkomponenten Referat am 24.11.2003 Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner Gliederung Adressräume Page Faults Demand Paging Copy

Mehr

Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler

Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler 1 Überlegungen Wenn wir einige Seiten eines Programms in den Speicher laden, brauchen wir eine Strategie, welche Seiten als nächstes geladen werden

Mehr

RO-Tutorien 15 und 16

RO-Tutorien 15 und 16 Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 11 am 06.07.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft

Mehr

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

Paging. Einfaches Paging. Paging mit virtuellem Speicher

Paging. Einfaches Paging. Paging mit virtuellem Speicher Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz

Mehr

Betriebssystem-basierte Virtualisierung

Betriebssystem-basierte Virtualisierung Betriebssystem-basierte Virtualisierung Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2011/2012 Betriebssystem-basierte Virtualisierung

Mehr

Echtzeitbetriebssysteme

Echtzeitbetriebssysteme Speicherverwaltung (Memory Management) Aufgaben der Memory-Management-Unit ist l der Speicherschutz und l die Adressumsetzung Wird durch Hardware unterstützt l Memory Management Unit (MMU) l MMU wird vom

Mehr

Analyse aktueller Cache-Architekturen hinsichtlich Struktur und Effizienz. Markus Krause

Analyse aktueller Cache-Architekturen hinsichtlich Struktur und Effizienz. Markus Krause Analyse aktueller Cache-Architekturen hinsichtlich Struktur und Effizienz Markus Krause Dresden, Gliederung 1. Einführung 2. Problemstellung 3. Lösungen a) Miss Rate b) Miss Penalty c) Hit Time 4. Zusammenfassung

Mehr

Rechnerorganisation. 1. Juni 201 KC Posch

Rechnerorganisation. 1. Juni 201 KC Posch .6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus

Mehr

, 2015W Übungsgruppen: Mo., Mi.,

, 2015W Übungsgruppen: Mo., Mi., VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2015W Übungsgruppen: Mo., 11.01. Mi., 13.01.2016 Aufgabe 1: Cache-Adressierung Ihr Cachingsystem soll 32 GiB an Speicher auf

Mehr

4D Server v12 64-bit Version BETA VERSION

4D Server v12 64-bit Version BETA VERSION 4D Server v12 64-bit Version BETA VERSION 4D Server v12 unterstützt jetzt das Windows 64-bit Betriebssystem. Hauptvorteil der 64-bit Technologie ist die rundum verbesserte Performance der Anwendungen und

Mehr

OPERATIONEN AUF EINER DATENBANK

OPERATIONEN AUF EINER DATENBANK Einführung 1 OPERATIONEN AUF EINER DATENBANK Ein Benutzer stellt eine Anfrage: Die Benutzer einer Datenbank können meist sowohl interaktiv als auch über Anwendungen Anfragen an eine Datenbank stellen:

Mehr

Proseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert

Proseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert Proseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert 1.: Speicherung und Adressierung von Daten Bei der Speicheradressierung

Mehr

Aktuelle Themen der Informatik: Virtualisierung

Aktuelle Themen der Informatik: Virtualisierung Aktuelle Themen der Informatik: Virtualisierung Sebastian Siewior 15 Mai 2006 1 / 22 1 Überblick 2 Techniken 3 Paravirtualisierung 4 Ende 2 / 22 Wieso Virtualisieren Wieso mehrere Betriebsysteme auf einer

Mehr

20. Algorithmus der Woche Online-Algorithmen: Was ist es wert, die Zukunft zu kennen? Das Ski-Problem

20. Algorithmus der Woche Online-Algorithmen: Was ist es wert, die Zukunft zu kennen? Das Ski-Problem 20. Algorithmus der Woche Online-Algorithmen: Was ist es wert, die Zukunft zu kennen? Das Ski-Problem Autor Susanne Albers, Universität Freiburg Swen Schmelzer, Universität Freiburg In diesem Jahr möchte

Mehr

Banner T 1 T 2. Bild T 7 T 8. Fließtext T 9

Banner T 1 T 2. Bild T 7 T 8. Fließtext T 9 Name, Vorname: Matrikel-Nr.: Aufgabe 1 Wir schreiben das Jahr 2010. Ein Desktop-System mit drei identischen Prozessoren P = {P 1, P 2, P 3 } wird zur Darstellung einer Webseite verwendet. Insgesamt neun

Mehr

Rechnergrundlagen SS Vorlesung

Rechnergrundlagen SS Vorlesung Rechnergrundlagen SS 2007 13. Vorlesung Inhalt Cache Lesen Schreiben Überschreiben Memory Management Unit (MMU) Translation Lookaside Buffer (TLB) Klausurvorbereitung Inhalte der Klausur Rechnergrundlagen

Mehr

Multi-Tasking MMU. Dr.-Ing. Volkmar Sieh. Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008

Multi-Tasking MMU. Dr.-Ing. Volkmar Sieh. Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Multi-Tasking MMU Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Multi-Tasking MMU 1/17 2008-04-03 Multi-Tasking Prozess im

Mehr

Die Marvel, ein gedrosselter Supercomputer

Die Marvel, ein gedrosselter Supercomputer Die Marvel, ein gedrosselter Supercomputer Warum ist die Marvel so schnell? Warum ist die Marvel so langsam? Erfahrungen mit dem Softwaresupport Warum ist die Marvel so schnell? Hardware Z.Cvetanovic,

Mehr

Protected User-Level DMA in SCI Shared Memory Umgebungen

Protected User-Level DMA in SCI Shared Memory Umgebungen Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen

Mehr

Algorithm Engineering. Alexander Kröller, Abteilung Algorithmik, IBR

Algorithm Engineering. Alexander Kröller, Abteilung Algorithmik, IBR #7 Terminchaos Nächste Vorlesungen: 27. 5. Vertretung durch Prof. Fekete 3. 6. Exkursionswoche 10. 6. Vertretung durch N.N. 17. 6. back to normal... Experiment Durchlaufe zwei gleichgrosse Arrays: Sortierte

Mehr

Hyper-V Grundlagen der Virtualisierung

Hyper-V Grundlagen der Virtualisierung Grundlagen der Virtualisierung Was ist Virtualisierung? Eine Software-Technik, die mehrere Betriebssysteme gleichzeitig auf dem Rechner unabhängig voneinander betreibt. Eine Software-Technik, die Software

Mehr

Memory Management Units in High-Performance Processors

Memory Management Units in High-Performance Processors Memory Management Units in High-Performance Processors Ausgewählte Themen in Hardwareentwurf und Optik Seminar Universität Mannheim LS Rechnerarchitektur - Prof. Dr. U. Brüning WS 2003/2004 Frank Lemke

Mehr

Projekt für Systemprogrammierung WS 06/07

Projekt für Systemprogrammierung WS 06/07 Dienstag 30.01.2007 Projekt für Systemprogrammierung WS 06/07 Von: Hassan Bellamin E-Mail: h_bellamin@web.de Gliederung: 1. Geschichte und Definition 2. Was ist Virtualisierung? 3. Welche Virtualisierungssoftware

Mehr

Klausur zur Mikroprozessortechnik

Klausur zur Mikroprozessortechnik Prof. Dr. K. Wüst WS 2001 FH Gießen Friedberg, FB MNI Studiengang Informatik Klausur zur Mikroprozessortechnik Nachname: Vorname: Matrikelnummer: 7.3.2001 Punkteverteilung Aufgabe Punkte erreicht 1 3 2

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

, SS2012 Übungsgruppen: Do., Mi.,

, SS2012 Übungsgruppen: Do., Mi., VU Technische Grundlagen der Informatik Übung 7: Speicher und Peripherie 183.579, SS2012 Übungsgruppen: Do., 31.05. Mi., 06.06.2012 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung

Mehr

Lösung von Übungsblatt 5

Lösung von Übungsblatt 5 Lösung von Übungsblatt 5 Aufgabe 1 (Speicherverwaltung) 1. Bei welchen Konzepten der Speicherpartitionierung entsteht interne Fragmentierung? Statische Partitionierung f Dynamische Partitionierung Buddy-Algorithmus

Mehr

Überschrift. Speicherverwaltung. Prof. Dr. Margarita Esponda Freie Universität Berlin 2011/2012

Überschrift. Speicherverwaltung. Prof. Dr. Margarita Esponda Freie Universität Berlin 2011/2012 Überschrift Speicherverwaltung Prof. Dr. Margarita Esponda Freie Universität Berlin 2011/2012 1 Hauptziele: Speicherverwaltung Speicher ist die zweite wichtigste Ressource, die das Betriebssystem verwalten

Mehr

PostgreSQL Hardware und RAM Tuning

PostgreSQL Hardware und RAM Tuning PostgreSQL Hardware und RAM Tuning Dipl. Inf. Susanne Ebrecht FrOSCon 2011 2011, 2ndQuadrant Ltd., Author: Susanne Ebrecht 1 Hinweis Zweck der Folien ist, den Vortrag zu untermalen. Die Folien allein sind

Mehr

Das Konzept der Speicherhierarchie

Das Konzept der Speicherhierarchie Das Konzept der Speicherhierarchie Small is fast, daher sind kleine Speicher schneller (und kosten mehr pro Byte). Vergrößerung von Speichern und schnellerer Zugriff sind aber Schlüsselfunktionen in der

Mehr

Mikrocontroller Grundlagen. Markus Koch April 2011

Mikrocontroller Grundlagen. Markus Koch April 2011 Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede

Mehr

Speicherverwaltung. Kapitel VI. Adressbindung (2) Adressbindung (1) Speicherverwaltung

Speicherverwaltung. Kapitel VI. Adressbindung (2) Adressbindung (1) Speicherverwaltung Speicherverwaltung Kapitel VI Speicherverwaltung Computer exekutiert Programme (mit Daten) im Hauptspeicher. Hauptspeicher: Großes Array von Wörtern ( oder mehrere Bytes) Jedes Wort hat eine eigene Adresse.

Mehr

Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur

Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Themen heute Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Besprechung des 8. Übungsblattes Aufgabe 2.6. In diesem

Mehr

Rechnernetze und Organisation

Rechnernetze und Organisation Memory 1 Übersicht Motivation Speicherarten Register SRAM, DRAM Flash Speicherhierarchie Cache Virtueller Speicher 2 Motivation Speicher ist zentraler Bestandteil eines Computers neben Prozessor CPU Computer

Mehr

(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de)

(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112

Mehr

2. Braunschweiger Linux-Tage. Vortrag über RAID. von. Thomas King. http://www.t-king.de/linux/raid1.html. 2. Braunschweiger Linux-Tage Seite 1/16

2. Braunschweiger Linux-Tage. Vortrag über RAID. von. Thomas King. http://www.t-king.de/linux/raid1.html. 2. Braunschweiger Linux-Tage Seite 1/16 2. Braunschweiger Linux-Tage Vortrag über RAID von Thomas King http://www.t-king.de/linux/raid1.html 2. Braunschweiger Linux-Tage Seite 1/16 Übersicht: 1. Was ist RAID? 1.1. Wo wurde RAID entwickelt? 1.2.

Mehr

Speicher- und Cacheverwaltung unter Linux. Ralf Petring & Guido Schaumann

Speicher- und Cacheverwaltung unter Linux. Ralf Petring & Guido Schaumann Speicher- und Cacheverwaltung unter Linux Ralf Petring & Guido Schaumann Übersicht Virtueller Adressraum Virtuelle Speicheraufteilung Reale Speicheraufteilung Speicherverwaltung Speicherzugriff Auslagerungsstrategien

Mehr