13. Vorlesung. Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen. Multiplexer Demultiplexer Addierer.

Transkript

1 13. Vorlesung Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen Diode Transistor Multiplexer Demultiplexer Addierer 1

2 Campus-Version Logix 1.1 Vollversion Software und Lizenz Laboringenieur Michael Müller D10/0.33 bitte nach Möglichkeit USB-Speicher mitbringen 2

3 Anmeldeschluss für Klausuren:

4 npn-transistor Der (bipolare) Transistor besteht aus zwei n-leitenden Kristallen, zwischen denen sich eine dünne p-schicht befindet. Alle drei Bereiche sind mit einem Anschluss versehen: Collector (C) Basis (B) Emitter (E) Die beiden Übergänge np und pn wirken wie zwei gegeneinander geschaltetete Dioden. Ein kleiner Strom zwischen E und B bewirkt Überschwemmung der Basis mit Ladungsträgern, so dass der Transistor zwischen E und C leitend wird. 4

5 Eigenschaften des Transistors Transistor wird als aktives Bauelement bezeichnet, da er immer eine externe Spannungsversorgung benötigt. Es werden aktuell Feldeffekt-Transistoren (FET) und Bipolar-Transistoren (npn bzw. pnp) gefertigt. Transistoren werden zur Realisierung logischer Schaltungen (insb. Inverter) und zur Strom- bzw. Spannungsverstärkung eingesetzt. 5

6 Inverter-Schaltung Wird der Transistor am Eingang mit einer Spannung (High) größer als die Schwellspannung seiner BE-Diode angesteuert, fließt also ein Strom durch die Basis- Emitter-Diode, so schaltet der Transistor durch und wird niederohmig. Damit ergibt sich am Ausgang eine sehr kleine Spannung (Low). 6

7 Transistoren 7

8 Logik-Schaltungen Welche Funktion haben die Schaltungen (a) (c)? 8

9 Logik-Schaltungen V in L H V out H L V2 V1 Vout L L H L H H H L H H H L V2 V1 Vout L L H L H L H L L H H L Inverter NAND NOR 9

10 Multiplexer Multiplexer legt in Analogie zu einem Drehschalter einen ausgewählten Eingang auf den Ausgang. Mit Hilfe der binären Signale S i wird ein Eingangssignal n ausgewählt. 10

11 2:1 Multiplexer S1 2 1 Y Im Fall S 1 =0 wird 1 selektiert und im Fall S 1 =1 wird 2 selektiert. S Y 1 2 Welche Selektion wird durch die Wahrheitstabelle definiert? 11

12 8:1 Multiplexer S S S Y

13 MU (DIN-Symbol) 13

14 Realisierung einer Booleschen Funktionen mit einem Multiplexer Y weniger komplex? Wie kann diese Boolesche Funktion mit einem MU realisiert werden? 14

15 Fortsetzung Y Y=1 Y= 1 Y=0 Y=! 1 15

16 Fortsetzung 0,0 1,0 1 Y ,1 3 1,

17 Weiteres Beispiel Welche Größe MU wird benötigt? Forderung: Realisierung mit 4:1 MU. 2 Eingangsvariablen werden willkürlich zur Beschaltung der Steuereingänge gewählt. Wahl: 3, 1 17

18 Lösung, Y

19 Lösung, Y Lösung mit geringerer Komplexität? Wir wählen 4 und 3 zur Beschaltung der Steuereingänge. 19

20 Lösung 0,0 0,1, Y ,0 1,1 4, 3 als Steuereingang 20

21 Lösung, Y

22 Demultiplexer Demultiplexer legt in Analogie zu einem Drehschalter den Eingang auf einen ausgewählten Ausgang. Mit Hilfe der binären Signale S i wird ein Ausgang Y n ausgewählt. 22

23 1:4 Demultiplexer S2 S1 Y1 Y2 Y3 Y S 4 2 S1 Y1 Y2 Y3 Y * * * * * * * 0 * * * 1 * * * * 0 * * * 1 * Y 1 = S 2 S * * * 0 Y * * * 1 2 = S2 S1 Y = S S Y = S S

24 1:4 Demultiplexer S S Y Y Y Y Y = S 2 S 1 1 Y2 = S2 S1 Y = S S Y = S S

25 DMU (DIN-Symbol) 25

26 Realisierung Boolescher Funktionen mit DMU An den Eingang des DMU wird der Wert 1 angelegt. Die Ausgänge liefern die Minterme der Beschaltung der Steuereingänge. Mit einem nach geschalteten ODER-Gatter können diejenigen Minterme verknüpft werden, die zur Realisierung der Booleschen Funktion disjunktiv verknüpft werden müssen. Auf diese Weise kann eine beliebige DNF mit einem DMU realisiert werden, wobei die Anzahl der Steuereingänge der Anzahl der Eingangsvariablen entspricht. 26

27 Beispiel 27

28 Konstruktion eines Halbaddierers Wertetabelle a b S C S b C b a 1 0 a S = ( a b) ( a b) C = a b 28

29 S = ( a b) ( a b) C = a b Schaltung 29

30 Schaltung mit OR 30

31 Volladdierer I i Yi Cin Si Cout i Yi Cin Si Cout

32 Volladdierer II i Yi Cin Si Cout Verknüpfung für S i? Si = i Yi Cin Verknüpfung für C out? C = ( Y) ( Y C ) ( C ) out i i i in i in = G ( P C ) i i in G i : Generation P i : Propagation Y Ausdruck für P i? i i 32

33 Aufbau eines Volladdierers mit zwei Halbaddierern Y C S C i i in i out Y S C out

34 Volladdierer über Schaltungssynthese S b c a S = ( abc) + ( abc ) + ( abc ) + ( abc) = a( bc + bc ) + a( bc + bc) = ab ( c) + ab ( c) = a ( b c) = a b c 34

35 Fortsetzung S = a b c 35

36 Fortsetzung C b c C = ( abc) + ( abc) + ( abc ) + ( abc) = cab ( + ab) + ab = ca ( b) + ab a 36

37 Fortsetzung S = a b c C = c( a b) + ab 37

38 Fortsetzung 38