Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für"

Transkript

1 1.3 Speicherwerk (1) Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für Leistungsfähigkeit und Kosten eines Rechners Idealvorstellung Ausreichend Kapazität Zugriffszeit kann stets mit Verarbeitungsgeschwindigkeit des Prozessors mithalten Aus wirtschaftlichen und technischen Gründen nicht realisierbar Abhilfe: mehrstufige Speicherhierarchie Jede Stufe kleiner, schneller und teurer pro Byte als nächste Stufe Inklusionsbedingung: jeder Speicher einer Hierarchiestufe enthält Ausschnitt des Speichers der nächst höheren Hierarchiestufe

2 1.3.1 Speicherhierarchie (1) " Speicherhierarchie und Eigenschaften (ungefähre Zeiten) Speicher Zugriffszeit Kapazität Prozessorregister 1 Taktzyklus Bytes Primär-Cache (40:1 zu HS) 1-3 Taktzyklen KBytes Sekundär-Cache (10:1 zu HS) 3-6 Taktzyklen 256 KB - 4 MBytes Hauptspeicher Taktzyklen ~ GBytes Hintergrundspeicher 5-15 ms bis zu 5 TByte Archivspeicher >> 50 ms mehrere TBytes Einlagerung von Daten Vom Hauptspeicher und Register in Cache durch HW Und vom Hintergrundspeicher in Arbeitsspeicher durch SW (Betriebssystem) durchgeführt

3 1.3.1 Speicherhierarchie (2) Darstellung Inklusionsbedingung innerhalb der Speicherhierarchie Rechnergehäuse Prozessor Register On-chip cache 2nd u. 3rd level cache (SRAM) Halbleiter speicher Arbeitsspeicher (DRAM) Magnetplatten; optische Laufwerke z.b. Magnetbänder Primär-Cache (Prozessor-intern) Sekundär-Tertiär-Cache (früher: Prozessor-extern)

4 1.3.1 Speicherhierarchie (3) Anordnung der Speicher Kapazität Zugriffsgeschwindigkeit Preis / Bit

5 1.3.1 Speicherhierarchie (4) Charakteristika eines Speichers

6 1.3.2 Speicherstruktur (1) Grob-Struktur des Prozessor-Speichersystems Chipsatz (Erklärung s. später, Folie 104)

7 1.3.2 Speicherstruktur (2) Zugriff Prozessor zumeist auf schnelle Speicher Möglich durch Eigenschaft der zeitlichen und räumlichen Lokalität von Referenzen auf Daten und Befehle Dadurch: Speicher mit Zugriffszeit im Bereich der mittleren Cachezugriffszeit, jedoch weitaus höhere Kapazität Zugriffswahrscheinlichkeit über Zeit 0 2 n - 1 Adressraum

8 1.3.3 Grundlagen Cache-Techniken (1) Cache (wörtlich Depot, Versteck) Kleiner schneller Pufferspeicher zwischen Register und Hauptspeicher Funktion von Caches Überbrückung der Prozessor-Speicher-Lücke bzgl. der Leistung Cache-Aufbau wie Hauptspeicher in Blöcken organisiert Cache-Blöcke oder Cache-Zeilen (cache blocks oder cache lines)

9 1.4 Architektur Arbeitsspeicher Wiederholung Haupt- oder Arbeitsspeicher Heute fast immer in DRAM (dynamic RAM) Hingegen in Caches und z.t. in Hochleistungsrechner: SRAM (static RAM) SRAM-Chips Speicherzelle: Flip-Flop dadurch zerstörungsfreies Lesen größer als DRAM-Zelle: 6-8 Transistoren schneller: ~ Faktor 8 geringere Kapazität: ~ Faktor 8

10 1.4 Architektur Arbeitsspeicher DRAM-Chips Vorteil: sehr kompakt Nachteil: zerstörendes Lesen; Zeile vom Lese-/Schreibverstärker wieder zurückschreiben Dynamic RAM Speicherzelle: Transistor plus Kondensator Adressleitung Bitleitung

11 1.4 Architektur Arbeitsspeicher Arbeitsspeicher besteht aus Speichermatrizen Speichermatrix mit einer oder einigen 1-Bit-Speicherzellen an Knotenpunkten Adressierung über Zeile und Spalte im Multiplexbetrieb Über Zeilenadresse gesamte Zeile in Puffer auslesen Über Spaltenadresse Bit oder Bits adressieren Aufgrund von Leckströmen, z.b. bis zu alle 64 ms jede Zeile (bzw. 15,6 bzw. 7,8 µs pro Zelle) periodisch neu schreiben (refresh) Geschieht einfach durch Lesen (und damit verbundenem Wiederbeschreiben) der Inhalte Entweder im Block, d.h. alle Einträge auf einmal wiederauffrischen, oder Einzeln in einem festen Raster zwischen den üblichen Zugriffen

12 1.4 Architektur Arbeitsspeicher Schematische Darstellung 4M 1-Bit DRAM Ohne Refresh-Logik ZAR: Zeilenadressregister LSV: Lese-/Schreibverstärker WE: Write Enable SAR: Spaltenadressregister LSS: Lese-/Schreibsteuerung OE: Output Enable ZAD: Zeilenadressdekodierer RAS: Row-Adress-Select A i : Adressen SAD: Spaltenadressdekodierer CAS: Column-Adress-Select D in,d out :Ein-/Ausgabebits

13 1.4 Architektur Arbeitsspeicher Beispiel: Byte-adressierbarer 16 MByte Speicher mit 32-Bit Worten aus 4M 1-Bit DRAMs Speicher-Kontroller (memory controller) sorgt für Adressinterpretation Wortadressierung und Auswahl einer oder mehrerer Byte-Blöcke Speicher-Bank (memory bank): parallel angeordnete Speicherbausteine + Speicher-Kontroller

14 1.4 Architektur Arbeitsspeicher Speicherverschränkung (memory interleaving) Zykluszeit bremst Prozessor Bsp.: 1 GHz Prozessor und 20 ns Zykluszeit nur jeden 20.Takt (!) kann Prozessor auf Speicher zugreifen Lösung: Speicherverschränkung Benachbarte Worte liegen in unterschiedlichen Bänken Speicherzugriffe auf unterschiedliche Bänke können überlappen Beispiel: 4-fach verschränkter Speicher

15 1.4 Architektur Arbeitsspeicher Entwicklungen der letzten Zeit Latenzzeit von Speichern verringerte sich pro Jahr durch Technologie nur um etwa 10% (führte zu sog. Memory-Gap!!)

16 1.4 Architektur Arbeitsspeicher um Latenz weiter zu verringern, waren Architekturmaßnahmen erforderlich Nibble-, Page- oder Static Column-Modus: bei Speicherzugriff gleich mehrere Folgebits in der aktiven Zeile mit auslesen z.b. EDO-RAM EDRAM (enhanced DRAM) oder CDRAM (cached DRAM) Cache mit auf dem Speicherchip integriert SDRAM (synchrone DRAM) Werden synchron zum Prozessor-/Speicherbus betrieben Zusätzlich weitere Speichermatrizen damit Speicherverschränkung mit Burst-Modus: schnelle Übertragung von Blöcken Bei 100 MHz 10 ns für Folgezugriffe DDR (double data rate) RAM Datenübertragung bei steigender und fallender Taktflanke

17 1.4 Architektur Arbeitsspeicher Aufbau eines 64 MBit SDRAMs

18 1.4 Architektur Arbeitsspeicher Zeitverlauf bei SDRAM-Zugriffen Burst-Zugriff (Nachlesen empfohlen, Stallings, Kap , Synchronous DRAM) 4 aufeinanderfolgende Adressen gleich auf einmal auslesen Latenz: 2 Taktlängen Burstlänge: 4

19 1.4 Architektur Arbeitsspeicher Burst-Zugriff und abwechselnder Zugriff auf verschiedene Speicherbänke Bänke versetzt in Phasen (Precharge, Active, Write/Read) ansprechen

20 1.4 Architektur Arbeitsspeicher Heute sind DDR-(Double Data Rate)-Technologien üblich Auslesen bei steigender und fallender Taktflanke DDR-Technologien im Vergleich SDRAM 1 Bit-Zugriff vollständig synchron zum Bustakt DDR Bit-Zugriff (Prefetch) mit steigender und fallender Taktflanke werden 2 aufeinanderfolgende Adressen auf einmal gelesen DDR2-533 anstatt zwei werden gleich vier Bit ausgelesen

21 1.4 Architektur Arbeitsspeicher DDR-Technologien im Überblick [Quelle: Wikipedia] Chip Modul Speichertakt I/O-Takt ² Effektiver Takt ³ Übertragung srate pro Modul Übertragung srate Dual- Channel DDR-200 PC MHz 100 MHz 200 MHz 1,6 GB/s 3,2 GB/s DDR-266 PC MHz 133 MHz 266 MHz 2,1 GB/s 4,2 GB/s DDR-333 PC MHz 166 MHz 333 MHz 2,7 GB/s 5,4 GB/s DDR-400 PC MHz 200 MHz 400 MHz 3,2 GB/s 6,4 GB/s ²) Geschwindigkeit der Anbindung an den Speichercontroller von CPU oder Mainboard Chip Modul Speichertakt I/O-Takt ² Effektiver Takt ³ Übertragung srate pro Modul Übertragung srate Dual- Channel DDR2-400 PC MHz 200 MHz 400 MHz 3,2 GB/s 6,4 GB/s DDR2-533 PC MHz 266 MHz 533 MHz 4,2 GB/s 8,4 GB/s DDR2-667 PC MHz 333 MHz 667 MHz 5,3 GB/s 10,6 GB/s DDR2-800 PC MHz 400 MHz 800 MHz 6,4 GB/s 12,8 GB/s DDR PC MHz 533 MHz 1066 MHz 8,5 GB/s 17,0 GB/s

22 1.5 Ein-/Ausgabesystem Einführung Bus Schematische Darstellung Bus in einem PC Verbindet Peripherie, Speicher, CPU miteinander Strukturelle Unterteilung Funktionale Unterteilung Wichtig Bus-Arbitrierer (nicht gezeigt), teilt Bus Komponente zu

23 1.5 Ein-/Ausgabesystem Einführung Bus Alternative zu Bus? Bus: im Prinzip alle an einer Leitung Netzwerk mit Punkt-zu-Punkt-Verbindungen (P2P; Point-to-Point) und Vermittlungsknoten (Routerknoten) dazwischen: Routerknoten

24 1.5.1 Ein-/Ausgabesystem Einführung Bus CPU-nahe oder lokale Peripheriebusse (schnelle Peripheriebusse) Früher AGP und PCI bzw. PCI-X (für Server), mittlerweile PCI-Express (PCIe) Standard

25 1.5.3 PCI lokale Peripheriebusse PCI-Bus (Peripheral Component Interface) Von Intel als adäquates Bussystem für Pentium entwickelt Bustakt synchron zum CPU-Takt und maximal 33/66 MHz Busbreite von 32 bzw. 64 Bit, 188 Kontakte Multiplexing für Adressen und Daten Bei 32-Bit Busbreite maximale Datenübertragungsrate 44 MByte/s (lesen) bzw. 66 MByte/s (schreiben) leistungsfähiger Burst-Modus Maximale Datenübertragungsrate steigt im Burst-Modus bei einem 32- Bit Datenbus auf 133 MByte/s an und auf 266 MByte/s bei einem 64-Bit Datenbus Verwendung von Bridges (im Prinzip Chipset für PCI-Bus) Verbindung zwischen dem PCI-Bus und anderen Bussystemen herstellen (z.b. PCI-to-ISA-Bridge).

26 1.5.3 PCI lokale Peripheriebusse Ausgeklügeltes Bus-Master- und Slave-Prinzip Ein PCI-Master kann Daten in den Arbeitsspeicher schreiben oder aus ihm lesen, ohne die CPU dafür in Anspruch zu nehmen (DMA-(direct memory access)-prinzip) Ein Slave dagegen kann nur als Empfänger fungieren (z.b. eine Grafikkarte) Vorteilhaft für den Anwender ist die automatische Konfiguration der PCI-Karten Konfiguration über ROM-BIOS Bei Konflikten von Interrupts oder Adressen ändert das BIOS die entsprechenden Werte oder schaltet die Karte nach einer Fehlermeldung ab

27 1.5.3 PCI lokale Peripheriebusse Hierarchischer Aufbau PCI-Systembus Kopplung PCI-Agenten PCI-Einheiten ISA/EISA-Bus PCI Vorläuferbus Gelegentlich noch zur Ansteuerung langsamerer Einheiten im Einsatz PCI Bridge Unterstützt Burst-Modus

28 1.5.3 PCI lokale Peripheriebusse Entwicklung PCI

29 1.5.3 PCI lokale Peripheriebusse Stand der Technik heute PCI-Express PCI-X Bus fast schon Vergangenheit Neue schnelle serielle Verbindungen auf Basis von PCIe Wir stehen vor dem radikalsten Redesign der PC-Plattform seit Einführung des PCI-Busses in den frühen 90er Jahren. P. Glasowsky, Microprocessor Report Von PCI über PCI-X zu PCI-Express Höherer Takt Schnellerer Speicher und langsamerer I/O-Controller ersetzt in einem einzigen Bridge genannten Datenpuffer Große Zahl an Leitungen (82) unpraktisch für viele Punkt-zu-Punkt- Verbindungen PCI Express: weniger, dafür schnelle gemultiplexte Leitungen ( lanes in links )

30 1.5.3 PCIe lokale Peripheriebusse Unterschied PCI-(X) PCI-Express

31 1.5.3 PCIe lokale Peripheriebusse Architektur PCI-Express Root, Switches Links, Bridges 2,5-80 GBit/s je nach Anzahl gemultiplexter Leitungen

32 1.5.4 USB serielle Peripheriebusse USB (Universal Serial Bus)-Bus Stern-Topologie In verschiedenen Ebenen bis zu 127 Geräte anschließbar Jedes Gerät bildet Abschluss des Sterns Steuerung durch USB-Controller Keine direkte Kommunikation zwischen einzelnen USB-Geräten USB-Controller arbeitet als Host Einziges Gerät dem BIOS Interrupt zuweisen muss Zwei Geschwindigkeitsvarianten Anfänge: 1,5 Mbit/s (USB 1.0) bzw. 12 Mbit/s (USB 1.1) Mittlerweile Standard: USB 1.0 mit max. 480 MBit/s USB 3.0 steht bereit: 5.0 Gbit/s hot-plugging -Funktion Geräte können während Betrieb angesteckt, umgesteckt und eingeschalten werden

33 1.5.5 Chipsätze Chipsätze stellen Schnittstelle des Prozessor-Speicher- Peripherie-Systems

34 1.7 Kopplung Speicher mit Ein-/Ausgabe 3 grundsätzliche Varianten Programmierte Ein-/Ausgabe Erledigt Prozessor Unterbrechungs-gesteuerte Ein-/Ausgabe Erledigt Prozessor, angestoßen durch Unterbrechung DMA (Direct Memory Access) Initiiert durch Prozessor DMA-Kontroller wickelt Datenaustausch zwischen Hauptspeicher und Peripherie ohne CPU ab

35 1.7 Steuerung der Ein-/Ausgabe Vorab: Modell für Zugriff auf Ein-/Ausgabemodul

36 1.7.1 Adressierung Peripherie Zwei Adressierungsmodi für Peripherie üblich Eingeblendeter Speicher (memory mapped) Peripherie adressieren über normale Speicheradressbefehle Isolierte Ein-/Ausgabe (isolated I/O) Peripherie addressieren über gesonderte Befehle (Load I/O, Test I/O, )

37 1.7.2 Unterbrechungsgesteuerte Ein-/Ausgabe Ablauf bei Unterbrechungen in Hard- und Software PSW: Program status word PC: Program counter

38 1.7.3 Programmierte Ein-/Ausgabe vs. DMA Ablauf Programmierte Ein-/Ausgabe CPU erledigt alles selbst

39 1.7.3 Programmierte Ein-/Ausgabe vs. DMA Unterbrechungs-gesteuerte Ein-/Ausgabe CPU wartet auf Interrupt Holt anschließend Daten selbst ab Ablauf DMA CPU erteilt Auftrag an DMA- Controller DMA-Controller wickelt Auftrag komplett ab CPU wird über Interrupt nach Fertigstellung benachrichtigt

40 1.7.4 DMA-Kopplung DMA-Kopplung Nachteile PIO und Unterbrechungs-gesteuerte Ein-/Ausgabe Ein-/Ausgabe-Transferrate begrenzt durch Zugriffsgeschwindigkeit des Ein-/Ausgabemoduls Prozessor selbst teilweise blockiert Grundlegender Aufbau DMA-Modul

41 1.7.4 DMA-Kopplung Mögliche DMA-Konfigurationen

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),

Mehr

Arithmetische und Logische Einheit (ALU)

Arithmetische und Logische Einheit (ALU) Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS).

Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS). 3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

REFERAT ÜBER RAM-MODULE:

REFERAT ÜBER RAM-MODULE: REFERAT ÜBER RAM-MODULE: I N H A L T : M O D U L F O R M E N R A M - T y p e n T A K T R A T E N D A T E N R A T E N B U R S T - M O D I D Y N A M I S C H E S - R A M S T A T I S C H E S - R A M C O L

Mehr

Apart from the actual compute unit, the memory unit in a computer is crutial in terms of

Apart from the actual compute unit, the memory unit in a computer is crutial in terms of Folie 35 1 Base Components of a Computer 1.3 Memory (1) Apart from the actual compute unit, the memory unit in a computer is crutial in terms of Performance and Cost of a Computer Ideally Sufficient Capacity

Mehr

3. Rechnerarchitektur

3. Rechnerarchitektur ISS: EDV-Grundlagen 1. Einleitung und Geschichte der EDV 2. Daten und Codierung 3. Rechnerarchitektur 4. Programmierung und Softwareentwicklung 5. Betriebssyteme 6. Internet und Internet-Dienste 3. Rechnerarchitektur

Mehr

Busarchitekturen im PC. Roland Zenner, 03INF

Busarchitekturen im PC. Roland Zenner, 03INF Busarchitekturen im PC Roland Zenner, 03INF Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus PCI Express USB Quellen Roland Zenner, 03INF 2 Einleitung Definition

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese

Mehr

Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches

Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches Speicher Typen TI-Übung 5 Speicher, Caches Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Charakteristik

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie

Mehr

Angewandte Informatik

Angewandte Informatik Angewandte Informatik Teil 2.1 Was ist Hardware? Die Zentraleinheit! 1 von 24 Inhaltsverzeichnis 3... Was ist Hardware? 4... Teile des Computers 5... Zentraleinheit 6... Die Zentraleinheit 7... Netzteil

Mehr

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard

Mehr

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12 Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static

Mehr

Vorlesung: Technische Informatik 3

Vorlesung: Technische Informatik 3 Rechnerarchitektur und Betriebssysteme zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme zhang@informatik.uni-hamburg.de Inhaltsverzeichnis 4. Computerarchitektur........................235

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 14. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Halbleiterspeicher i Statisches RAM Dynamisches RAM Zahlendarstellung

Mehr

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1 Speicher / Memory V 1.0 Technische Berufsschule Zürich IT Seite 1 Einleitung: Der Speicher (engl. Memory) ist eine Kernfunktion in einem Rechner. Programme und Daten werden in Speichern abgelegt. Man spricht

Mehr

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM Referat von Sonja Trotter Hauptspeicher / Arbeitsspeicher / Speicher / RAM Inhaltsverzeichnis 1. Einleitung 2. Speicher 3. Hauptspeicher 3.1. Arbeitsspeicher 3.1.1. Allgemein 3.1.2. Leistungsmerkmale des

Mehr

SRAM-Zelle Lesevorgang

SRAM-Zelle Lesevorgang SRAM-Zelle Lesevorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High - Potential 195 SRAM-Zelle Schreibvorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High

Mehr

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin Vorlesung Technologische Grundlagen der Informationsverarbeitung Speicherung von Daten Dipl.-Ing. Gert Martin Datenspeicherung Prinzipien: Magnetische Speicherung Halbleiterspeicher (Speicher mit elektronischen

Mehr

Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien

Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur, Prof. Spallek Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien Tobias Berndt, to.berndt@t-online.de

Mehr

Lerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk

Lerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk . Kingston DIMM Riegel, High-End RAM mit Passiv-Kühlung Autor: Ramon Schenk Inhaltsverzeichnis 1 Übersicht Dokumentation... 2 2 Der... 2 2.1 Erläuterung... 2 2.2 Speicherverfahren... 2 2.3 Bedeutung des

Mehr

Ein- Ausgabeeinheiten

Ein- Ausgabeeinheiten Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-

Mehr

Halbleiterspeicher. Halbleiterspeicher

Halbleiterspeicher. Halbleiterspeicher Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung

Mehr

Hardware - Komponenten

Hardware - Komponenten Hardware - Komponenten Gehäuse Mainboard Prozessor Hauptspeicher Schnittstellen Erweiterungskarten www.allgemeinbildung.ch - 12.03.2009 Gehäuse (Tower) ❼ (1) Einschübe für Laufwerke (Floppy, CD, DVD) (2)

Mehr

Mutterplatine, Hauptplatine, Systemplatine, Systemboard

Mutterplatine, Hauptplatine, Systemplatine, Systemboard Motherboard Motherboard: Synonyme Motherboard: Definition Was ist untergebracht: Mutterplatine, Hauptplatine, Systemplatine, Systemboard Kernstück eines Computers, worauf alle internen Hardwarekomponenten

Mehr

, SS2012 Übungsgruppen: Do., Mi.,

, SS2012 Übungsgruppen: Do., Mi., VU Technische Grundlagen der Informatik Übung 7: Speicher und Peripherie 183.579, SS2012 Übungsgruppen: Do., 31.05. Mi., 06.06.2012 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung

Mehr

4 DRAM-Varianten (2) 4 DRAM-Varianten. 4 DRAM-Varianten (4) 4 DRAM-Varianten (3)

4 DRAM-Varianten (2) 4 DRAM-Varianten. 4 DRAM-Varianten (4) 4 DRAM-Varianten (3) 4 DRAM-Varianten Möglichkeiten der Beschleunigung des Zugriffs auf Daten aus DRAM-Bausteinen: 1) Überlappung: Auslesen eines Datenwortes erfolgt simultan zum Anlegen der Adresse für den nächsten Zugriff

Mehr

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Grundlagen der Rechnerarchitektur. Ein und Ausgabe Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

Lösung 5. Mikroprozessor & Eingebettete Systeme 1

Lösung 5. Mikroprozessor & Eingebettete Systeme 1 Lösung 5 Mikroprozessor & Eingebettete Systeme 1 WS2015 / 2016 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tiefergehende Kenntnis zu vermitteln; sie sollen lediglich den Einstieg in

Mehr

Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen

Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Hochgeschwindigkeitskommunikationen 13. Juli 2012 Andy

Mehr

Software ubiquitärer Systeme

Software ubiquitärer Systeme Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/

Mehr

Hardware-Grundlagen Mainboard und CPU Der Aufbau einer CPU Das RAM

Hardware-Grundlagen Mainboard und CPU Der Aufbau einer CPU Das RAM Hardware-Grundlagen Mainboard und CPU Die Hauptplatine (Motherboard/Mainboard) Einbaugrößen von Motherboards Konventionelles Motherboard Mainboard mit zusätzlichen Komponenten Slot-CPU Multiprozessor-Board

Mehr

Vorlesung 14 Speichersysteme (2)

Vorlesung 14 Speichersysteme (2) D - CA - XIV - MH - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 14 Speichersysteme (2) Sommersemester 2003 Leitung: Prof. Dr. Miroslaw Malek D - CA - XIV - MH - 2 SPEICHERSYSTEME

Mehr

5 Zusammengesetzte und reguläre Schaltungsstrukturen

5 Zusammengesetzte und reguläre Schaltungsstrukturen 5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare

Mehr

Hardware-Komponenten. DI (FH) Levent Öztürk

Hardware-Komponenten. DI (FH) Levent Öztürk Hardware-Komponenten DI (FH) Levent Öztürk Motherboard/ Hauptplatine Die Hauptplatine ist die zentrale Platine eines Computers. Auf ihr sind die einzelnen Bauteile wie Hauptprozessor (CPU), Speicher, der

Mehr

Grundlegendes zum PC

Grundlegendes zum PC Grundlegendes zum PC Grundsätzlicher Aufbau eines PC Bild eines PC Beschreibung Eingabegeräte Ausgabegeräte Speicher Sonstige Bild eines PC Beschreibung Sind alle gleich die PC Sind in 3 bereiche eingeteilt:

Mehr

Single-Ended -Datenübertragung (Asymmetrische Übertragung)

Single-Ended -Datenübertragung (Asymmetrische Übertragung) Datenübertragung 1 Asymmetrische Datenübertragung ( Single ended ) und symmetrische (differenzielle) Datenübertragung Parallele und serielle Übertragung Anhang Topologien Datenübertragungssysteme: Beispiele

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Mikrocontroller-Busse

Mikrocontroller-Busse Mikrocontroller-Busse Projekt Elektronik Mohammed Goni Projekt: Terarriensteuerung WsSe 09 1 Einleitung 2 Microcontroller (MCU) 3 Bussysteme Mohammed Goni (Projekt: Terarriensteuerung) Elektronik WiSe

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

RACK4-ATX-Q77. Features

RACK4-ATX-Q77. Features Produktinformation RACK4-ATX-Q77 Industriestraße 2 47638 Straelen Telefon: 0 28 34-77 93 0-0 Telefax: 0 28 34-77 93 0-49 E-Mail: Web: vertrieb@abeco.de www.abeco.de Features CPU Intel Core? i7-2600, 3.48GHz

Mehr

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Dipl.-Ing. (FH) Christoph Landmann, M.Sc. Regional Product Engineer Automated Test National Instruments Germany GmbH Agenda Was ist Peer-To-Peer

Mehr

Speicher. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Speicher. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Speicher Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Historische Entwicklung Begriffe SRAM DRAM Nichtflüchtige Speicher Caches Speicher 2 Lernziele

Mehr

Datenblatt: TERRA PC-BUSINESS 5000 GREENLINE 539,00. Bestseller Core i5 PC. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 02.10.

Datenblatt: TERRA PC-BUSINESS 5000 GREENLINE 539,00. Bestseller Core i5 PC. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 02.10. Datenblatt: TERRA PC-BUSINESS 5000 GREENLINE Bestseller Core i5 PC Ermöglichen Sie Ihren Mitarbeiteren ein effektives und schnelles Arbeiten mit Ihren Unternehmensanwendungen. Profitieren Sie von robusten

Mehr

5. PC-Architekturen und Bussysteme

5. PC-Architekturen und Bussysteme Abb. 5.1: Aufbau des klassischen PC-AT Abb. 5.2: Busslot im PC-AT Port-Adresse Verwendung 000h-00fh 1. DMA-Chip 8237A 020h-021h 1. PIC 8259A 040h-043h PIT 8253 060h-063h Tastaturcontroller 8042 070h-071h

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

Ein kleines Computer-Lexikon

Ein kleines Computer-Lexikon Stefan Edelmann 10b NIS-Klasse Ein kleines Computer-Lexikon Mainboard Die Hauptplatine! Sie wird auch Motherboard genannt. An ihr wird das gesamte Computerzubehör angeschlossen: z.b. Grafikkarte Soundkarte

Mehr

Convey, Hybrid-Core Computing

Convey, Hybrid-Core Computing Convey, Hybrid-Core Computing Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 09 Universität Mannheim Markus Müller 1 Inhalt Hybrid-Core Computing? Convey HC-1 Überblick

Mehr

Die Hardwareausstattung unserer Schule

Die Hardwareausstattung unserer Schule Die Hardwareausstattung unserer Schule Von: Bernd Lefers, Steffen Wirth, Michael Roters Die Hardwareausstattung der Schülerinseln Zuerst lässt sich festhalten, dass sich ein Arbeitsplatz aus einem Dell-Rechner,

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Übungen zu Grundlagen der Rechnerarchitektur und -organisation (ÜGRa)

Übungen zu Grundlagen der Rechnerarchitektur und -organisation (ÜGRa) Übungen zu Grundlagen der Rechnerarchitektur und -organisation (ÜGRa) Aufgabenblatt 07 Ausgabe: 2016-06-13 Abgabe: 2016-06-27 Aufgabe 1: Die MIPS-Architektur ist eine typische Register-Register-Architektur

Mehr

Betriebssysteme (BS) PC Bussysteme. Überblick. und deren Programmierung. PCI-basierte PC Systeme. alias Betriebssystembau (BSB)

Betriebssysteme (BS) PC Bussysteme. Überblick. und deren Programmierung. PCI-basierte PC Systeme. alias Betriebssystembau (BSB) Betriebssysteme (BS) alias Betriebssystembau (BSB) PC Bussysteme und deren Programmierung Überblick Rückblick Bussysteme im PC Bus aus Sicht des Betriebssystems Initialisierung, BIOS,... Erweiterungen

Mehr

Betriebssysteme Vorstellung

Betriebssysteme Vorstellung Am Anfang war die Betriebssysteme Vorstellung CPU Ringvorlesung SE/W WS 08/09 1 2 Monitor CPU Komponenten eines einfachen PCs Bus Holt Instruktion aus Speicher und führt ihn aus Befehlssatz Einfache Operationen

Mehr

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3 1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3 2.1. Aufbau eines Rechners in Ebenen 3 2.2. Die Ebene der elektronischen Bauelemente 5 2.3. Die Gatterebene 5 2.3.1 Einfache

Mehr

183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013

183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013 VU Technische Grundlagen der Informatik Übung 7: Speicher, Peripherie 183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung

Mehr

4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen

4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen 4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen Ein Rechner besteht aus den folgenden Bestandteilen: Rechenwerk Rechenoperationen wie z.b. Addition, Multiplikation logische Verknüpfungen

Mehr

Digitaltechnik. 6 Speicherelemente. Revision 1.4

Digitaltechnik. 6 Speicherelemente. Revision 1.4 Digitaltechnik 6 Speicherelemente A Revision 1.4 Übersicht Adressen Read-Only Memory ROM Random Access Memory RAM Datenbusse Caches Speicher Memory ROM: read-only memory RAM: random-access memory (besser

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung http://ess.cs.tu-.de/de/teaching/ws2013/bsb/ Olaf Spinczyk olaf.spinczyk@tu-.de http://ess.cs.tu-.de/~os AG Eingebettete System Informatik

Mehr

Die Komponenten in Ihrem Computer 14.05.2008

Die Komponenten in Ihrem Computer 14.05.2008 Fast überall stehen Sie, die Computer. Sobald man über Computer spricht, fallen sehr viele Fachbegriffe, wie RAM, Dual-Core, MHz, GHz, SATA, ATA, um nur einige zu nennen. Viele können aber mit diesen Begriffe

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung Olaf Spinczyk Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund olaf.spinczyk@tu-dortmund.de http://ess.cs.uni-dortmund.de/~os

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik hier: Allgemeine Aufgaben von Computern bei der Datenverarbeitung Grundlegender Aufbau von Computern: Architekturen, Funktion und Kopplung der Komponenten Vom Algorithmus zum Programm Zusammenspiel von

Mehr

Aufbau und Funktionsweise eines Computers

Aufbau und Funktionsweise eines Computers Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Hardware Prozessor (CPU)

Mehr

MAINBOARD. Aufbau eines Mainboards STROMSTECKPLATZ BATTERIE. IDE SLOTS (z.b. SATA Anschluss) PCI SLOTS CPU SOCKEL RAMRIEGELSLOTS AUSGABEGERÄTE SLOTS

MAINBOARD. Aufbau eines Mainboards STROMSTECKPLATZ BATTERIE. IDE SLOTS (z.b. SATA Anschluss) PCI SLOTS CPU SOCKEL RAMRIEGELSLOTS AUSGABEGERÄTE SLOTS Aufbau eines Mainboards STROMSTECKPLATZ IDE SLOTS (z.b. SATA Anschluss) RAMRIEGELSLOTS BATTERIE PCI SLOTS CPU SOCKEL AUSGABEGERÄTE SLOTS Alle zentralen Bestandteile des Computers befinden sich auf dem

Mehr

Elektrizitätslehre und Elektronik. Halbleiterspeicher

Elektrizitätslehre und Elektronik. Halbleiterspeicher 1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden

Mehr

Angebot. Haben Sie Fragen? Zögern Sie nicht mich anzurufen!

Angebot. Haben Sie Fragen? Zögern Sie nicht mich anzurufen! Angebot Haben Sie Fragen? Zögern Sie nicht mich anzurufen! Inhaltsverzeichnis ThinkStation P310 3 851,00 EUR Inkl. MwSt ThinkStation P310 Produktinformationen Bruttopreis Hauptspezifikationen Produktbeschreibung

Mehr

Mit der Linux Central Processor Unit (LCPU) ist es möglich, Beschallungen von Fernzielen sowie Anlagenvernetzungen über das Internet zu realisieren.

Mit der Linux Central Processor Unit (LCPU) ist es möglich, Beschallungen von Fernzielen sowie Anlagenvernetzungen über das Internet zu realisieren. Mit der Linux Central Processor Unit () ist es möglich, Beschallungen von Fernzielen sowie Anlagenvernetzungen über das Internet zu realisieren. Auf einen Blick: DVS-21 Anlagenvernetzung über LAN Beschallung

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Lehrveranstaltung Speichersysteme Sommersemester 2009

Lehrveranstaltung Speichersysteme Sommersemester 2009 Lehrveranstaltung Speichersysteme Sommersemester 2009 Kapitel 9: Verbindungstechnologien I André Brinkmann Gliederung Anbindung von I/O an Prozessoren Memory mapped I/O vs. Ported IO Programmed I/O vs.

Mehr

4.3 Hintergrundspeicher

4.3 Hintergrundspeicher 4.3 Hintergrundspeicher Registers Instr./Operands Cache Blocks Memory Pages program 1-8 bytes cache cntl 8-128 bytes OS 512-4K bytes Upper Level faster Disk Tape Files user/operator Mbytes Larger Lower

Mehr

Vordefinierte Elemente (CI)

Vordefinierte Elemente (CI) 1 Linux Name, Typ, Domäne, Online, Beschreibung, Aus Lizenzenmanagement ausschließen, Virtualisierungshost, Virtualisiert 1.1 Allgemein Betriebssystem, Installationsdatum, Kernel Version, Sprache, Aktiver

Mehr

Ein und Ausgabe. von Neumann Konzept enthält folgende Komponenten: Rechenwerk Steuerwerk Speicher Eingabewerk Ausgabewerk (siehe 1.

Ein und Ausgabe. von Neumann Konzept enthält folgende Komponenten: Rechenwerk Steuerwerk Speicher Eingabewerk Ausgabewerk (siehe 1. Ein und Ausgabe von Neumann Konzept enthält folgende Komponenten: Rechenwerk Steuerwerk Speicher Eingabewerk Ausgabewerk (siehe 1. Vorlesung) v. Neumann Architektur Eingabewerk Speicher Ausgabewerk Rechenwerk

Mehr

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM GinLink-News Feldbus-Controller GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM Technische Daten GIN-SAM3 610736800 Schnittstellen 2

Mehr

Produkt Spezifikation. Shuttle X-Series Barebone. Smarter Budget-Einstiegsrechner. Besondere Merkmale.

Produkt Spezifikation. Shuttle X-Series Barebone. Smarter Budget-Einstiegsrechner. Besondere Merkmale. Smarter Budget-Einstiegsrechner Shuttles X-Series Barebone X27 ist eine preisgünstige Nettop-PC- Plattform in einem sehr schmalen Chassis (7 cm). Sein MiniITX- Mainboard ist mit einem stromsparenden Intel

Mehr

Angebote refurbished PC s

Angebote refurbished PC s ein Unternehmen des PCC e.v. Rehefelder Strasse 19 01127 Dresden Tel.: +49 (0)351-795 76 60 Fax: +49 (0)351-795 76 82 www.iwent.de info@iwent.de Angebote refurbished PC s - Leasingrückläufer, aufbereitet

Mehr

Datenblatt: TERRA PC-GAMER 6100 1.129,00. Gaming-PC mit 240GB SSD + AMD R9 Grafik. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 25.06.

Datenblatt: TERRA PC-GAMER 6100 1.129,00. Gaming-PC mit 240GB SSD + AMD R9 Grafik. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 25.06. Datenblatt: TERRA PC-GAMER 6100 Gaming-PC mit 240GB SSD + AMD R9 Grafik Herstellername: WORTMANNAG Artikel Nr.: 1001252 Referenznummer: 1001252 1.129,00 24MonateVor Ort Serviceinkl.Medieneinbehalt inkl.

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

[Text eingeben] 4bINFT. Mainboard. Zusammenfassung. Mario Kohler & David Baumgartner GDT

[Text eingeben] 4bINFT. Mainboard. Zusammenfassung. Mario Kohler & David Baumgartner GDT [Text eingeben] 4bINFT Mainboard Zusammenfassung Mario Kohler & David Baumgartner GDT Inhaltsverzeichnis Mainboard... 4 Mainboard... 5 Standardkomponenten eines Mainboards... 5 Formfaktoren:... 5 Das Bussystem...

Mehr

Einführung in die technische Informatik

Einführung in die technische Informatik Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen

Mehr

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7 1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht

Mehr

Festplattenspeicher. Datenaufzeichnung magnetisch. Schreib-Lesekopf. Magnetisierbare Schicht. c~åüüçåüëåüìäé açêíãìåç

Festplattenspeicher. Datenaufzeichnung magnetisch. Schreib-Lesekopf. Magnetisierbare Schicht. c~åüüçåüëåüìäé açêíãìåç Festplattenspeicher Datenaufzeichnung magnetisch. Schreib-Lesekopf Magnetisierbare Schicht Einf. in die WI 1 (DV-Infrastruktur) 1 Festplatten Einf. in die WI 1 (DV-Infrastruktur) 2 Festplatten Die Daten

Mehr

BLIT2008-Board. Uwe Berger

BLIT2008-Board. Uwe Berger 11/2008 (BLIT) 2 Inhalt Was sind Mikrocontroller AVR-Mikrocontroller Werkzeugkasten Prinzipielles zur Programmierung BLIT2008-Board 11/2008 (BLIT) 3 Was sind Mikrocontroller AVR-Mikrocontroller Werkzeugkasten

Mehr

Das BIOS (Basic Input Output System) by Gökhan Turan

Das BIOS (Basic Input Output System) by Gökhan Turan Das BIOS (Basic Input Output System) by Gökhan Turan 10.03.03 Inhalt: 1. Einleitung 2. Allgemein 3.1. Das BIOS 3.2. Wozu gibt es das BIOS? 3.3. Wo befindet sich das BIOS? 3.4. Bestandteile des BIOS 3.5.

Mehr

Ankermann PC Dokumentation

Ankermann PC Dokumentation Ankermann PC Dokumentation 1 CPU (Prozessor): Intel Core i7-2600k Quad-Core Sandy Bridge 4x 3.40 GHz Turbo boost 3,80 GHz Multiplikator frei wählbar. Gefahrlos übertaktbar bis 4,50 GHz. L2-Cache: 4 x 256

Mehr

Automation und Prozessrechentechnik

Automation und Prozessrechentechnik Automation und Prozessrechentechnik Sommersemester 2 Prozessrechner, Mikroprozessor Aufgabe eines Prozessrechners Ein Prozessrechner ist ein (digitaler) Rechner, der einen technischen Prozess nach Vorgaben

Mehr

Enterprise Computing

Enterprise Computing Enterprise Computing Prof. Dr.-Ing. Wilhelm G. Spruth WS 2011/12 Teil 2 Verarbeitungsablauf Systemarchitektur Multiprogrammierung Virtueller Speicher Überwacher (Supervisor) Cache CPU s Hauptspeicher I/O

Mehr

Datenblatt: TERRA PC-GAMER 6100. Zusätzliche Artikelbilder IT. MADE IN GERMANY.

Datenblatt: TERRA PC-GAMER 6100. Zusätzliche Artikelbilder IT. MADE IN GERMANY. Datenblatt: TERRA PC-GAMER 6100 Das pure Gaming Erlebnis. Jetzt mit Intel Syklake Plattform & DDR4 RAM. Der TERRA Gamer-PC mit Intel Core Prozessor der 6. Generation und AMD Radeon R9 380 Grafik mit 4

Mehr

TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl

Mehr

Technische Informatik 2 Speichersysteme, Teil 3

Technische Informatik 2 Speichersysteme, Teil 3 Technische Informatik 2 Speichersysteme, Teil 3 Prof. Dr. Miroslaw Malek Sommersemester 2004 www.informatik.hu-berlin.de/rok/ca Thema heute Virtueller Speicher (Fortsetzung) Translation Lookaside Buffer

Mehr

Datenblatt: TERRA PC-GAMER 6250. Zusätzliche Artikelbilder IT. MADE IN GERMANY.

Datenblatt: TERRA PC-GAMER 6250. Zusätzliche Artikelbilder IT. MADE IN GERMANY. Datenblatt: TERRA PC-GAMER 6250 Das pure Gaming Erlebnis. Jetzt mit Intel Syklake Plattform & DDR4 RAM. Der TERRA Gamer-PC mit Intel Core Prozessor der 6. Generation und NVIDIA GeForce GTX 970 Grafik mit

Mehr

4.2 Verbesserung der Leistungsfähigkeit von Caches

4.2 Verbesserung der Leistungsfähigkeit von Caches 12 4.2 Verbesserung der Leistungsfähigkeit von Caches Peter Marwedel Informatik 12 TU Dortmund 2014/05/02 Cache-Performanz Bewertungsmaß für die Leistungsfähigkeit einer Speicherhierarchie: Mittlere Zugriffszeit

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

MOTHERBOARD INHALTSVERZEICHNIS: Deut. Hauptplatine

MOTHERBOARD INHALTSVERZEICHNIS: Deut. Hauptplatine MOTHERBOARD Deut. Hauptplatine INHALTSVERZEICHNIS: 1) Komponenten Motherboards a) Sockel b) Northbridge c) Southbridge d) Verschiedene Steckplätze e) Stromversorgung f) SATA/IDE Anschluss g) Format 2)

Mehr