Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes

Transkript

1 Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la $a0,msg li $v0,4 syscall jr $ra 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1

2 Inhalt 1. Literatur 2. Einführung zu Prozessoren 3. MIPS, ein RISC-Rechner 4. Motorola 5. Einführung in die Intel-Architekturen 6. Zusammenfassung und Ausblick 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 2

3 Literatur [BO10] Bryant, Randal E. und David R. O Hallaron: Computer Systems - A Programmer s Perspective. Prentice Hall, [PH97] Patterson, David A. und John L. Hennessy: Computer Organization & Design. Morgan Kaufmann, Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 3

4 Übersicht über verbreitete Prozessoren Prozessoren haben alle die gleiche Grundstruktur Ein Prozessor (Zentraleinheit, CPU), der Programme ausführen kann. Ein Speicher der Programme und Daten enthält (Speichersystem). Eine Möglichkeit, zum Transferieren von Informationen zwischen dem Speicher und dem Prozessor, sowie der Außenwelt (Ein-/Ausgabesystem). Der interne Aufbau (Struktur) eines Prozessors hat allerdings viele Freiheitsgrade. Die Struktur eines Prozessores hat erheblichen Einfluss auf die Leistungsfähigkeit (und die Kosten) eines Rechnersystems Eine Einteilung kann z. B. nach der Anzahl der Operanden in einem Maschinenbefehl vorgenommen werden. Man spricht dann auch von n-adressmaschinen 1-Adressmaschine 2-Adressmaschine 3-Adressmaschine 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 4

5 Beispiel für eine Akkumulator-Maschine 1-Adressmaschine Übersicht MEM madr mindat moutdat rw en Speicherschnittstelle 8 8 MD_IN IR selpc ldmdin ldir opc ld... clrpc PC incpc ldpc 8 8 aluop ALU STATUS STW D_OUT moutdat AKKU lddout lda ldstat, setc, clrc Ausgabe Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 5

6 Beispiel für eine Akkumulator-Maschine 1-Adressmaschine Komponenten Abkürzungen: MEM - Speichersystem (memory) madr - Adressen, die an den Speicher angelegt werden. mindat - Daten, die aus dem Speicher gelesen werden. moutdat - Daten, die in den Speicher geschrieben werden rw und en - Steuersignale für den Speicher (read/write bzw. enable) PC 1 - Programmzähler ALU 2 - Rechenwerk, auch Operationswerk IR 3 - Befehlsregister AKKU - Akkumulator STW - Steuerwerk 1 Program Counter 2 Arithmetic Logical Unit 3 Instruction Register 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 6

7 Beispiel für eine Akkumulator-Maschine 1-Adressmaschine Eigenschaften einer 1-Adressmaschine sind: Jedem Befehl ist implizit der Akkumulator der Maschine zugeordnet Der einzige Operand des Befehls kommt aus dem Speicher Dabei kann der Operand ein Wert oder eine Adresse sein Beispiel für zwei Befehle: ADD #5 (Wert) ADD 10 (Adresse) Wenn eine Adresse angeben ist, wird von der Adresse der dort abgelegte Wert gelesen (Inhalt der Adresse 10) Konzept der indirekten Adressierung 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 7

8 Beispiel für eine Akkumulator-Maschine 1-Adressmaschine Es soll ein Programm geschrieben werden, welches die Rechnung ausführt und das Ergebnis an die Adresse 12 im Speicher schreibt. 0: LDA #4 1: ADD #5 2: STA 12 Es soll ein Programm geschrieben werden, welches die Rechnung ausführt. Die 5 liegt dabei an Adresse 10 im Speicher. Das Ergebnis soll an die Adresse 12 im Speicher geschrieben werden. 0: LDA #4 1: ADD 10 2: STA 12 :... 10: 5 Veranschaulichung und Schlussfolgerungen 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 8

9 ALU Arithmetic Logic Unit Statusregister Die ALU führt die Berechnungen (z. B. +, -) durch. Das Statusregister dient zur Abspeicherung bestimmter bei der Berechnung aufgetretener Betriebszustände, z. B. Ergebnis=0 (Zero), Ergebnis Negativ, Übertrag (Carry), Überlauf (OVerflow). Z Zero Der Inhalt des AKKUs ist = 0. N Negativ Der Inhalt des AKKUs (2K-Zahl) ist negativ. C Carry Als Carry-in bei neuer Addition, speichert Carry-out der Addition. OV OVerflow Bei der Addition ist ein Überlauf entstanden, d. h. das Ergebnis muss um C erweitert werden. Der Inhalt des Statusregisters wird bei einigen Berechnungen wieder als Eingabe berücksichtigt (z. B. zur Mehrwortverarbeitung) und dient der Entscheidung bei bedingten Sprungbefehlen. 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 9

10 Schlussfolgerung: Interpretation und Ausführung der Befehle Sowohl der Befehl, als auch die Daten stehen in dem Speicher(-system). Die Aufgabe des Prozessors bzw. des Steuerwerks ist es, die Befehle aus dem Speicher zu lesen (bzw. die Anweisungen dafür zu geben). Diesen Vorgang bezeichnet man als Befehlsholphase 4. Wenn der Befehl geholt ist, muss er dekodiert werden. Diesen Vorgang nennt man Befehlsdekodierung 5. Als letztes wird der Befehl ausgeführt (Befehlsausführung). 6 Danach wird der nächste Befehl aus dem Speicher geholt. Man spricht auch von den drei Phasen der Befehlsausführung. Vermutlich der einzige Algorithmus, der nicht terminieren soll 4 engl.: instruction fetch 5 engl.: instruction decode 6 engl.: instruction execute 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 10

11 CISC vs. RISC Was für Maschinenbefehle soll ein Prozessor eigentlich haben? Wieviele Befehle soll ein Prozessor haben? Die Frage ist so einfach nicht zu beantworten. Früher wurden relativ viele komplexe Befehle eingesetzt. Diese Rechner wurden auch als CISC (Complex Instruction Set Computer) bezeichnet. Desweiteren gibt es die Klasse der RISC (Reduce Instruction Set Computer), die heute allerdings auch mehr Befehle als ein klassischer CISC Rechner haben. Eine Eigenschaft der RISC Rechner ist die weitgehend identische Ausführungszeit der Befehle, die erst ein effizientes Pipelining ermöglicht. Es gibt Befehle, die eigentlich jeder Prozessor hat. Z. B. AND, OR, NOT, ADD. 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 11

12 MIPS, eine RISC Architektur 3-Adressmaschine Abbildung: Quelle: [PH97] 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 12

13 MIPS, ein RISC-Rechner 3-Adressmaschine MIPS 7 wurde ab 1981 von John Hennessy (und Mitarbeitern) an der Stanford-Universität entwickelt. Es fällt auf: Bei dieser Architektur gibt es einen Programmspeicher (Instruction memory) und einen Datenspeicher (Data memory) Solch einen Rechner nennt man Harvard-Architektur Es gibt vom MIPS aber auch eine von Neumann-Architektur (gemeinsamer Programm- und Datenspeicher). 7 Microprocessor without interlocked pipeline stages 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 13

14 MIPS, eine RISC Architektur 3-Adressmaschine Abbildung: Quelle: [PH97] 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 14

15 MIPS, ein RISC-Rechner 3-Adressmaschine Befehle bei einer 3-Adressmaschine haben folgenden Aufbau: add $s1, $s2, $s3 $s1 = $s2 + $s3 sub $s1, $s2, $s3 $s1 = $s2 - $s3 Für den Zugriff auf den Speicher gibt es zwei spezielle Befehle lw $s1, 100($s2) $s1 = Memory[$s2+100] sw $s1, 100($s2) Memory[$s2+100] = $s1 Diese Architektur wird auch als Load/Store-Architektur bezeichnet. Befehle werden außerdem im Fließbandprinzip (Pipelining) ausgeführt. 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 15

16 MIPS, ein RISC-Rechner 3-Adressmaschine MIPS wird vorwiegend in eingebetteten Systemen (Router, Fritz!Box usw.) eingesetzt. Taktfrequenz bis 1 GHz, Leistungsaufnahme max. 30 Watt Abbildung: Link zur Quelle 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 16

17 Motorola 68xxx, ein CISC-Rechner 2-Adressmaschine Während der MIPS relativ einfache Befehle hat (die hauptsächlich auf Registern arbeiten), wurde bei Motorola ein Prozessor entwickelt der eine andere Philosophie verfolgt. Motorola ist ein 1979 eingeführter CISC-Prozessor Er zeichnet sich durch eine große Anzahl von Register und einem weitgehend homogenen Befehlssatz aus Homogen heißt: fast alle Maschinenbefehle lassen sich mit allen Adressierungsarten verwenden Adressierungsarten Datenregister direkt: Dn Adressregister direkt: An Adressregister indirekt: (An) Adressregister indirekt mit Postinkrement: (An)+ Adressregister indirekt mit Predekrement: -(An) Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 17

18 Motorola 68xxx, ein CISC-Rechner 2-Adressmaschine Warum wurden so unterschiedliche Architekuren (MIPS vs. 68xxx) entwickelt? Grundlegende Überlegung: Programmierung erfolgt üblicherweise in Hochsprache a = b c; Die Multiplikation ist zurückzuführen auf die Operation: Addition und Shift Nachteil: Ausführungszeit (hängt auch von der Breite der Datentypen ab (Byte, Integer) Eigener Befehl zur Multiplikation, kann optimiert werden und braucht dann weniger Zeit, als die Kombination von Addition und Shift Selbiges gilt für den Zugriff auf den Hauptspeicher Hauptspeicher ist langsamer als Registerspeicher Befehle (z. B. auch ein add) die als Operanden den Hauptspeicher benutzen brauchen deutlich mehr Zeit in der Ausführung Die tatsächliche Anzahl der Befehle ist für die Klassifizierung nicht relevant. 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 18

19 Und nochmal: CISC vs. RISC CISC RISC Hohe Anzahl möglicher Befehle und Adressierungsarten Unterschiedliche Befehlslängen Vorteil: Programme belegen weniger Speicher (als bei RISC) Nachteil: Fließbandverarbeitung (Pipelining) aufwändig umzusetzen Weniger Befehle und wenige Adressierungsarten Vorteil: Fließbandverarbeitung (Pipelining) effizient umzusetzen Nachteil: Programme belegen mehr Speicher (als bei CISC) Achtung: In der Literatur/Vorlesungen zahlreiche Theorien zur Klassifikation Warum werden Prozessoren überhaupt danach klassifiziert? Versuch der Einordnung der Leistungsfähigkeit Heute bessere Methoden (vgl. Vorlesung 11) 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 19

20 Motorola 68xxx, ein CISC-Rechner 2-Adressmaschine Architektur: intern 32-Bit-Register, 32 Bit Adressraum, davon 24 Bit extern verfügbar, acht 32-Bit-Datenregister, acht 32-Bit-Adressregister, ein 16-Bit-Statusregister sowie einen 16-Bit-Datenbus hatte ursprünglich 8 MHz Taktfrequenz. Gehäuse: 64-poliges DIL 8 Abbildung: Link zur Quelle 8 Dual Inline Package 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 20

21 Einführung in die Intel-Architekturen Historische Entwicklung I, vgl. [BO10, S. 192 f.] 8086: (1978, 29 K Transistoren) Einer der ersten Single-Chip 16 Bit Mikroprozessoren wurde von Intel der 8087 eingeführt. Dabei handelt es sich um einen Koprozessor (Gleitkommaeinheit), der Berechnungen mit Gleitkommazahlen unterstützt : (1982, 134 K Transistoren) Grundlage des PC-AT i386: (1985, 275 K Transistoren) Erweiterung der Architektur auf 32 Bit. i486: (1989, 1.2 M Transistoren) Gleitkommaeinheit wurde jetzt direkt auf dem Prozessor realisiert Pentium: (1993, 3.1 M Transistoren) weiterer Performanzgewinn PentiumPro: (1995, 5.5 M Transistoren) Einführung einer neuen Mikroarchitektur (P6) 9 Der 8088 ist eine Variante des 8086 und hat einen externen 8 Bit-Bus. Dieser Prozessor wurde in den ersten IBM Personal-Computern eingesetzt. 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 21

22 Einführung in die Intel-Architekturen Historische Entwicklung II, vgl. [BO10, S. 192 f.] Pentium II: (1997, 7 M Transistoren) Weiterentwicklung der Mikroarchitektur (P6) Pentium III: (1999, 8.2 M Transistoren) Einführung der SSE 10 Einheiten Pentium IV: (2000, 42 M Transistoren) Erweiterung von SSE auf SSE2 und 144 neue Maschinenbefehle (Instruktionen) Pentium 4E: (2004, 125 M Transistoren) Hyperthreading, Möglichkeit, zwei Programme simultan auf einem einzelnen Prozessor laufen zu lassen Core 2: (2006, 291 M Transistoren) Zwei Prozessoren auf einem Chip (Die) Core i7: (2008, 781 M Transistoren) Hyperthreading, vier Kerne auf einem Chip (Die) Manipulation von Vektoren mit Integer- oder Gleitkommadaten 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 22

23 Moore s Gesetz - Exponentielles Wachstum Alle 18 Monate verdoppelt sich die Anzahl der Transistoren auf einem Chip. Dies ist allerdings eine abgewandelte Auslegung. Der Originalbeitrag von Gordon Moore ist im SVN zu finden. 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 23

24 Taktfrequenz - Entwicklung 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 24

25 Taktfrequenz - Bedeutung und Grenzen Leistungssteigerung wurde lange Zeit durch erhöhen der Taktfrequenz erreicht. Aktuell liegt der Prozessortakt vieler Mikroprozessoren bei 3.x GHz. Intel Pentium 4 EE, 3,8 GHz Takt, 11,5 SPECint2006 (vgl. Vorlesung 11) Intel Montecito 9050, 1,6 GHz Takt, 14,5 SPECint2006 (vgl. Vorlesung 11) Bedingt durch die Technologie (CMOS-Technologie) steigt der Leistungsumsatz der Prozessoren mit dem Takt (P U 2 f C L ). Die entstehende Wärme ist nur mit großem Aufwand abzutransportieren. Parallelrechner: Integration mehrerer CPUs auf einem Chip (aktuell: 2-12 CPU-Kerne von Intel und AMD verfügbar), Cell B. E. Prozessor von IBM Massiv parallele Systeme mit mehreren tausend Prozessoren, Spezialarchitekturen z. B. Vektorrechner 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 25

26 Bedeutung der Taktfrequenz - eine andere Sicht 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 26

27 Übersicht über den Intel 8086 Die wichtigsten Kenngrößen dieses Prozessors Kenngrößen Intel 8086 Adressbus Datenbus Adressraum Operandenlänge Registersatz (ohne IR) Befehlswortlänge Zahl der Operanden 0, 1 oder 2 (explizit) je Befehl Zahl der Maschinenbefehle 135 Adressierungsmodi für 24 Speicheroperanden 20 Bit 16 Bit 1 MByte 8 und 16 Bit 8 8 Bit (Operanden) 8 16 Bit (Adressen) 9 1 Bit (Merker) 1 bis 8 Byte (8 bis 64 Bit) 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 27

28 Übersicht über den Intel I Für die Programmierung ist eine Übersicht der Register wichtig Allgemeine Register: AX, BX, CX, DX (16 Bit breit) AH AX AL Akkumulator BH BX BL Basis-Register CH CX CL Count-Register DH DX DL Daten-Register 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 28

29 Übersicht über den Intel II Zeigerregister: SP, BP Indexregister: SI, DI Segmentregister: CS, DS, SS, ES SP BP SI DI CS DS SS ES Stack-Pointer Base-Pointer Source-Index Destination-Index Code-Segment Daten-Segment Stack-Segment Extra-Segment 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 29

30 Übersicht über den Intel III Befehlszähler (program counter) oder auch IP Bedeutung der Statusflags (Statusbits) CF Übertragsflag (Carryflag) PF Paritätsflag (Parityflag) ZF Nullflag (Zeroflag) SF Vorzeichenflag (Signflag) OF Überlaufflag (Overflowflag) Nutzen der Statusflags: Steuerung bedingter Sprünge IP Instruction-Pointer O F D IF T SF Z F F F A F PF C F Flags 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 30

31 Ein Rechnersystem mit 8086 Prozessor Übersicht 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 31

32 Ein Rechnersystem mit 8086 Prozessor Komponenten Zentraler Bestandteil ist der Prozessor (im Bild 8086/8088). Zusätzlich kann ein sogenannter mathematischer Coprozessor 8087 eingebaut sein. Für den Systemtakt sorgt ein sogenannter Taktgenerator (im Bild 8284). Dieser Taktgenerator generiert ein Rechtecksignal. In dieser Architektur besitzt der Taktgenerator eine Frequenz von Hz (14, MHz). Dieser Takt wurde beim PC/XT durch drei geteilt, sodass der Prozessor mit rund 4.77 MHz getaktet wird. 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 32

33 Ein Rechnersystem mit 8086 Prozessor Speicher und Busse Wesentliche Komponente des System ist der Hauptspeicher (RAM). Der Prozessor ist mit dem Speicher über einen Daten-, einen Adress- und einen Steuerbus verbunden. Die CPU adressiert den Speicher durch den Adressbus, steuert die Datenübertragung durch den Steuerbus und überträgt die Daten über den Datenbus. Die notwendigen Steuersignale werden dabei nach Anweisung vom Prozessor (8086/88) durch den Buscontroller 8288 erzeugt. Um den Datenaustausch möglichst störungsfrei und geordnet zu gestalten, werden die Signale in verschiedenen Adress- und Datenpuffern zwischengespeichert und verstärkt. 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 33

34 Ein Rechnersystem mit 8086 Prozessor Speicher und Busse Im PC/XT Rechnersystem werden im Wesentlichen drei Busse unterschieden. Lokaler Bus: Der lokale Adressbus umfasst 20 Bit Adressignale. Der lokale Datenbus umfaßt 16 bzw. 8 Bit Datensignale. Systembus: Besitzt im wesentlichen die Funktionen des lokalen Busses. Kann aber vom lokalen Bus abgekoppelt werden. Speicherbus: 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 34

35 Ein Rechnersystem mit 8086 Prozessor ROM Der PC/XT besitzt ein ROM 11. In diesem ROM sind Code und Daten für den Boot-Vorgang und die BIOS-Routinen des PC abgespeichert. BIOS steht für Basic Input Output System. Aufgabe des BIOS: Grundsätzliche Initialisierungen Power in Self Test Detektion der Festplatten Typen, Kontrolle der Betriebsspannungen etc. 11 Read Only Memory 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 35

36 Ein Rechnersystem mit 8086 Prozessor Interrupt-Controller 8259A Zur Unterstützung der CPU und Peripheriegeräten befindet sich im PC/XT ein programmierbarer Interrupt-Controller 8259A. Er verwaltet externe Hardware-Interrupts von Peripherieeinheiten wie z. B. dem Festplattencontroller. 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 36

37 Ein Rechnersystem mit 8086 Prozessor Programmierung in Assembler Wie wird dieser Prozessor programmiert? Analyse des Befehlsformats (z. B. add Register, Register) zeigt: 2-Adressmaschine Was sind nun typische Assembler- bzw. Maschinenbefehle? Addition: ADD Ziel, Quelle als Ziel und Quelle hat man die freie Auswahl zwischen Registern (AX, BX, CX, DX) und dem Speicher Die benötigte Zeit zur Ausführung ist allerdings unterschiedlich: ADD Register, Register: 3 Takte (Beispiel: ADD AX, BX) ADD Register, Wert: 4 Takte (Beispiel: ADD AX, 42) ADD Register, Speicher: 9 Takte (Beispiel: ADD AX, n) ADD Speicher, Register: 16 Takte (Beispiel: ADD n, AX) 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 37

38 Ein Rechnersystem mit 8086 Prozessor Programmierung in Assembler Transportbefehle: MOV Ziel, Quelle als Ziel und Quelle hat man Register und den Speicher zur Verfügung Die benötigte Zeit zur Ausführung ist allerdings unterschiedlich: MOV Register, Register: 2 Takte (Beispiel: MOV AX, BX) MOV Register, Wert: 4 Takte (Beispiel: MOV AX, 42) MOV Register, Speicher: 8 Takte (Beispiel: MOV AX, n) MOV Speicher, Register: 9 Takte (Beispiel: MOV n, AX) MOV Speicher, Wert: 10 Takte (Beispiel: MOV n, 42) 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 38

39 Assemblerprogramm zur Addition von zwei Zahlen Programmausschnitt des Assemblerprogramms zur Addition von zwei Zahlen 1. data ; t e l l MASM where the data s t a r t s 2 3 a DW 5 4 b DW code ; t e l l MASm where the code s t a r t s 7 8 s t a r t : 9 ; ««««««««««««««««««««««««««««««««««««««««««««««««««««««««««10 mov ax, a (8 Takte ) 11 mov cx, b (8 Takte ) 12 add ax, cx (3 Takte ) 13 p r i n t s t r $ ( ax ) 14 e x i t 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 39

40 Assemblerprogramm zur Addition von zwei Zahlen Programmausschnitt des Assemblerprogramms zur Addition von zwei Zahlen 1. data ; t e l l MASM where the data s t a r t s 2 3 a DW 5 4 b DW code ; t e l l MASm where the code s t a r t s 7 8 s t a r t : 9 ; ««««««««««««««««««««««««««««««««««««««««««««««««««««««««««10 mov ax, a (8 Takte ) 11 add ax, b (9 Takte ) 12 p r i n t s t r $ ( ax ) 13 e x i t 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 40

41 Ein Rechnersystem mit 8086 Prozessor Programmierung in Assembler Vergleich der beiden Implementierungen bzgl. der benötigten Takte 1. Implementierung: 8 Takte + 8 Takte + 3 Takte = 19 Takte 2. Implementierung: 8 Takte + 9 Takte = 17 Takte Durch geschickte Auswahl der Befehle ist die Berechnung offenbar zu beschleunigen 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 41

42 Zusammenfassung und Ausblick Einführung zu Prozessoren MIPS, ein RISC-Rechner Motorola Einführung in die Intel-Architekturen Nächste Vorlesung behandelt Programmiermodel und Befehlssatz moderner Intel-Architekturen 26. Oktober 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 42