4 Assembler für die 8051-Controller-Familie

Größe: px
Ab Seite anzeigen:

Download "4 Assembler für die 8051-Controller-Familie"

Transkript

1 4 Assembler für die 8051-Controller-Familie Tabelle 4.1 Wichtige Schreibweisen und Bedeutungen für die Befehle Abkürzung #data data addr code addr Bedeutung Daten sind in der Instruktion codiert - # = Zahl Speichere innerhalb des Chips 0 r 7 Allgemein verwendbares der bänke 0 r 1 indirekt ierbares der bänke 16-Bit-Adresse decodiert als: volle 16-Bit-Adresse 11-Bit-Seitene 8-Bit relativer Offset Akkumulator Carry Flag Bit-Adresse auf dem Chip A C bit addr / bit addr Komplementierter Inhalt der Bit-Adresse DPTR Datenzeiger ( Data Pointer ) PC Programmzähler ( Program Counter ) AB Paar

2 62 Transfer Instructions Internal RAM mov A,Rr r= rrr E8+r P 1 1 Move register Rr contents to Lade Akkumulator mit Inhalt von Rr mov Rr,A r= rrr F8+r Move contents to Lade Rr mit Inhalt des Akkumulators register Rr mov A,@Ri i= i E6+i P 1 1 Move contents of data memory Lade Akkumulator mit dem Inhalt der addressed by Ri to internen Datenspeicherzelle, die durch den Inhalt von Ri i= i F6+i Move to data memory addressed by Ri Lade interne Datenspeicherzelle, die durch den Inhalt von Ri, mit dem Inhalt des Akkumulators mov A,dadr* E5 P 2 1 Move contents of to (mov A,ACC is not a valid instruction) Lade Akkumulator mit Inhalt von dadr (mov A,ACC ist kein gültiger Befehl) mov dadr,a F5-2 1 Move contents to Lade dadr mit Inhalt des Akkumulators mov A,#const P 2 1 Move immediate data to Lade Akkumulator mit 8 Bit Konstante mov Rr,#const8 r= rrr 78+r Move immediate data to register Lade Rr mit 8 Bit Konstante i= i 76+i Move immediate data to data memory addressed by Ri Lade interne Datenspeicherzelle, die durch den Inhalt von Ri, mit 8 Bit Konstante Lade dadr mit 8 Bit Konstante mov dadr,#const Move immediate data to data memory mov Rr,dadr r= rrr A8+r Load register Rr with contents Lade Rr mit Inhalt von dadr of mov dadr,rr r= rrr 88+r Load with contents Lade dadr mit Inhalt von Rr of register mov dadr,@ri i= i 86+i Move contents of data memory Lade dadr mit Inhalt der Datenspeicherzelle, die durch Ri addressed by Ri to i= i A6+i Move data memory to contents Lade interne Datenspeicherzelle, die of data memory addressed by durch Ri, mit Inhalt von Ri dadr mov dadr1,dadr Move data memory to data Lade dadr1 mit Inhalt von dadr2 memory mov Move immediate data to data Lade Daten-Pointer DPTR mit 16 Bit DPTR,#const16 pointer Konstante Transfer Instructions External RAM movx A,@Ri i= i E2+r P 1 2 Move contents of external data Lade Akkumulator mit dem Inhalt der memory addressed by Ri to externen Datenspeicherzelle, die durch Ri i= i F2+i Move contents to Lade externe Datenspeicherzelle, die external data memory, addressed durch den Inhalt von Ri, by Ri mit dem Inhalt des Akkumulators movx A,@DPTR E0 P 1 2 Move contents of external data Lade Akkumulator mit dem Inhalt der memory addressed by DPTR to externen Datenspeicherzelle, die durch DPTR F0-1 2 Move contents to Lade externe Datenspeicherzelle, die external data memory, addressed durch den Inhalt von DPTR iert by DPTR ist, mit dem Inhalt des Akkumulators Transfer Instructions Internal RAM xch A,Rr r= rrr C8+r P 1 1 Exchange and register Vertausche die Inhalte von Akkumula- contents tor und Rr xch A,dadr C5 P 2 1 Exchange and data Vertausche die Inhalte von Akkumula- memory contents tor und dadr xch A,@Ri i= i C6+i P 1 1 Exchange and data Vertausche die Inhalte von Akkumulale, memory addressed by Ri tor und der internen Datenspeicherzel- die durch den Inhalt von Ri iert ist xchd A,@Ri i= i D6+i P 1 1 Exchange low order nibble of Vertausche die Inhalte der niederwertigen Halbbytes von Akkumulator und and data memory der internen Datenspeicherzelle, die durch den Inhalt von Ri swap A C4-1 1 Exchange nibbles of s Vertausche die Bytehälften des Akkumulators push dadr C0-2 2 Increment stack pointer. Push data memory onto stack pop dadr D0-2 2 Pop data memory form stack Decrement stack pointer Der Stack-Pointer wird um 1 erhöht Der Inhalt von dadr wird im Stack abgelegt Übertrage den Inhalt der durch den Stack-Pointer ierten Datenspeicherzelle nach dadr; der Stack- Pointer wird um 1 erniedrigt

3 4 Assembler für die 8051-Controller-Familie 63 movc Transfer Instructions ROM P 1 2 Move program memory addressed Lade Akkumulator mit dem Inhalt der by plus DPTR Programmspeicherzelle, die durch die to Summe von DPTR und Akkumulator movc A,@A+PC P 1 2 Move program memory addressed Lade Akkumulator mit dem Inhalt der by plus prog- ram counter to Programmspeicherzelle, die durch die Summe von Programmzähler und Akkumulator Bytes Cycl es Function Boolean Instructions AND anl A,Rr r= rrr 58+r P 1 1 Logical AND with register contents to durch das Ergebnis der UNDdem Inhalt von Rr anl A,@Ri i= i 56+1 P 1 1 Logical AND with data memory contents addres-durcsed das Ergebnis der UNDdem by Ri to Inhalt der internen Datenspeicherzelle, die durch den Inhalt von Ri anl A,dadr P 2 1 Logical AND with contents of direct to anl A,#const P 2 1 Logical AND with immediate data to der 8 Bit Konstanten anl dadr,a Logical AND with Der Inhalt von dadr wird überschrieben contents of direct to direct anl dadr,#const Logical AND contents of direct Der Inhalt von dadr wird überschrie- address and immediate data toben Verknüpfung der 8 Bit Konstanten mit Boolean Instructions OR orl A,Rr r= rrr 48+r P 1 1 Logical OR with register contents to durch das Ergebnis der ODERdem Inhalt von Rr orl A,@Ri i= i 46+1 P 1 1 Logical OR with data memory contents addressed by Ri to durch das Ergebnis der ODER- dem Inhalt der internen Datenspeicherzelle, die durch den Inhalt von Ri orl A,dadr P 2 1 Logical OR with contents of direct to durch das Ergebnis der ODERdem Inhalt von dadr orl A,#const P 2 1 Logical OR with immediate data to durch das Ergebnis der ODER- der 8 Bit Konstanten orl dadr,a Logical OR with Der Inhalt von dadr wird überschrieben durch das Ergebnis der ODER- contents of direct to direct orl dadr,#const Logical OR contents of direct Der Inhalt von dadr wird überschrieben durch das Ergebnis der ODER- address and immediate data to Verknüpfung der 8 Bit Konstanten und Boolean Instructions EXCLUSIVE OR xrl A,Rr r= rrr 68+r P 1 1 Logical XOR with register contents to durch das Ergebnis der EXODERdem Inhalt von Rr xrl A,@Ri i= i 66+1 P 1 1 Logical XOR with data memory contents addressed durch das Ergebnis der EXODERdem by Ri to Inhalt der internen Datenspeicherzelle, die durch den Inhalt von Ri

4 64 xrl A,#const P 2 1 Logical XOR with immediate data to durch das Ergebnis der EXODER- der 8 Bit Konstanten xrl dadr,a Logical XOR with Der Inhalt von dadr wird überschrieben durch das Ergebnis der EXODER- contents of direct to direct xrl dadr,#const Logical XOR contents of direct Der Inhalt von dadr wird überschrieben durch das Ergebnis der EXODER- address and immediate data to Verknüpfung der 8 Bit Konstanten und Boolean Instructions COMPLEMENT / CLEAR ACC. cpl A F4 P 1 1 Complement Komplementiere Akkumulator (Einer Komplement) clr A E4 P 1 1 Clear Lösche den Akkumulator Instructions for Bit Manipulation TRANSFER / AND / OR / CLEAR / COMPLEMENT / SET Byt- Cyc Function es les mov C,badr A2 CY 2 1 Move contents of bit to Lade Carry mit Inhalt von badr carry mov badr,c Move contents of carry to bit Lade badr mit Inhalt des Carry anl C,badr CY 2 2 Logical AND carry with contents of bit das Ergebnis der UND-Verknüpfung von Carry und Inhalt von badr anl C,/badr B0 CY 2 2 Logical AND carry with complement of contents of bit orl C,badr CY 2 2 Logical OR carry with contents of bit das Ergebnis der UND-Verknüpfung von Carry und dem invertierten Inhalt von badr das Ergebnis der ODER-Verknüpfung von Carry und Inhalt von badr orl c,/badr A0 CY 2 2 Logical OR carry with complement of contents of bit address das Ergebnis der ODER-Verknüpfung von Carry und dem invertierten Inhalt von badr clr C C3 CY 1 1 Clear carry Carry löschen clr badr C2-2 1 Clear contents of bit Lösche Inhalt von badr cpl C B3 CY 1 1 Complement carry Carry invertieren cpl badr B2-2 1 Complement contents of bit Invertiere Inhalt von badr address setb C D3 CY 1 1 Set carry Carry setzen setb badr D2-2 1 Set contents of bit address Setze Inhalt von badr add A,Rr r= rrr 28+r CY,AC, add A,@Ri i= i 26+1 CY,AC, add A,dadr CY,AC, add A,#const CY,AC, addc A,Rr r= rrr 38+r CY,AC, addc A,@Ri i= i 36+1 CY,AC, addc A,dadr CY,AC, 1 1 Add register contents to Arithmetic Instructions ADD Akkumulator und dem Inhalt von Rr 1 1 Add contents of data memory addressed by Ri to Akkumulator und dem Inhalt der internen Datenspeicherzelle, die durch den Inhalt von Ri 2 1 Add contents of direct to 2 1 Add immediate data to 1 1 Add carry and register contents to 1 1 Add carry and contents of data memory addressed by Ri to 2 1 Add carry and contents of direct to Akkumulator und Akkumulator und der 8 Bit Konstanten Akkumulator und dem Inhalt von Rr und dem Inhalt des Carry- Akkumulator, dem Inhalt der internen Datenspeicherzelle, die durch den Inhalt von Ri, und dem Inhalt des Carry- Akkumulator und dem Inhalt des Carry-

5 4 Assembler für die 8051-Controller-Familie 65 inc A P 1 1 Increment Zum Inhalt des Akkumulators wird 1 addiert inc Rr r= rrr 08+r Increment register Zum Inhalt des s Rr wird 1 addiert i= i Increment data memory contents addressed by Ri Zum Inhalt der internen Datenspeicherzelle, die durch Ri, wird 1 addiert Zum Inhalt von dadr wird 1 addiert inc dadr Increment contents of direct address inc DPTR A3-1 2 Increment data pointer Zum Inhalt des s DPTR wird 1 addiert da A D4 CY,P 1 1 Decimal adjust for addition subb A,Rr r= rrr 98+r CY,AC, subb A,@Ri i= i 96+i CY,AC, Arithmetic Instructions DECIMAL ADJUSTING Das Ergebnis einer vorangegangenen Addition zweier BCD-Zahlen wird unter Berücksichtigung von Carry und Hilfscarry wieder zu 2 BCD-Ziffern korrigiert Arithmetic Instructions SUBTRACT 1 1 Subtract sum of register Die Summe der Inhalte von Carry und and carry from Rr wird vom Akkumulator subtrahiert. Das Ergebnis überschreibt den Akkumulator 1 1 Subtract sum of contents of Die Summe der Inhalte von Carry und data memory addressed by Ri to der internen Datenspeicherzelle, die durch Ri, wird vom Akkumulator subtrahiert. Das Ergebnis überschreibt den Akkumulator subb A,dadr CY,AC, 2 1 Subtract sum of contents of Die Summe der Inhalte von Carry und direct and carry fromder Adresse dadr wird vom Akkumulator subtrahiert. Das Ergebnis überschreibt den Akkumulator subb A,#const CY,AC, 2 1 Subtract sum of immediate Die Summe der Inhalte von Carry und data der 8 BitKonstanten wird vom Akkumulator subtrahiert. Das Ergebnis über- and carry form schreibt den Akkumulator dec A P 1 1 Decrement Vom Inhalt des Akkumulators wird 1 subtrahiert dec Rr r= rrr 18+r Decrement register Vom Inhalt des s Rr wird 1 subtrahiert i= i Decrement data memory contents addressed by Ri dec dadr Decrement contents of direct address mul AB A4 CY,OV, 1 4 Multiply with P B-register div AB A4 CY,OV, 1 4 Divide by B- P register Vom Inhalt der internen Datenspeicherzelle, die durch Ri, wird 1 subtrahiert Vom Inhalt von dadr wird 1 subtrahiert Arithmetic Instructions MULTIPLY / DIVIDE Die Inhalte von Akkumulator und B- werden multipliziert. Das niederwertige Byte des Produktes überschreibt den Akkumulator, das höherwertige Byte das B-. Das Carry wird gelöscht, das OV-Bit wird gesetzt, wenn das Ergebnis im B- 0 ist Der Inhalt des Akkumulators wird durch den Inhalt des B-s dividiert. Der Quotient überschreibt den Akkumulator, der Rest das B-. Das Carry wird gelöscht. Bei Division durch 0 wird das OV-Bit gesetzt Shift Instructions rl A Rotate left without carry Verschiebe den Inhalt des Akkumulators um 1 Stelle nach links. Die Stelle 2 7 wird zur Stelle 2 0 verschoben rlc A CY,P 1 1 Rotate left through carry Verschiebe den Inhalt des Akkumulators um 1 Stelle nach links über das Carry. Das Carry wird an die Stelle 2 0 verschoben rr A Rotate right without carry Verschiebe den Inhalt des Akkumulators um 1 Stelle nach rechts. Die Stelle 2 0 wird zur Stelle 2 7 verschoben rrc A CY,P 1 1 Rotate left through carry Verschiebe den Inhalt des Akkumulators um 1 Stelle nach rechts. Das Carry wird an die Stelle 2 7 verschoben

6 66 By Cyc Function tesles Branch Instructions Unconditional Jumps ljmp adr Jump to absolute address Setze das Programm bei der 16 Bit Adresse adr 16 fort sjmp rel Jump to relative address Setze das Programm relativ zum Programmzähler fort ajmp adr11 - See Table Branch ins Jump to absolute address Setze das Programm bei der 11 Bit Adresse adr 11 innerhalb der 2K, auf die der Programmzähler zeigt, fort jmp adr Generic Jump ASM 51 generiert einen sjmp, ajmp, ljmp Befehl in Abhängigkeit der Entfernung des Sprungzieles. (Bei Vorwärts-Referenz wird grundsätzlich LJMP eingesetzt) Jump to sum of and data pointer Setze das Programm an der Adresse fort, die sich aus der Summe von Akkumulator und DPTR ergibt Branch Instructions Conditional Jumps jc rel Jump if carry is set Springe relativ zum Programmzähler, wenn Carry = 1 ist jnc rel Jump if carry is not set Springe relativ zum Programmzähler, wenn Carry = 0 ist jb badr,rel Jump if bit is set Springe relativ zum Programmzähler, wenn der Inhalt von badr = 1 ist jnb badr,rel Jump if bit is not set Springe relativ zum Programmzähler, wenn der Inhalt von badr = 0 ist jnb rel Jump if bit is not set Springe relativ zum Programmzähler, wenn der Inhalt von badr = 0 ist jbc badr,rel Jump and clear if bit is set Springe relativ zum Programmzähler, wenn der Inhalt von badr = 1 ist und lösche den Inhalt von badr jz rel Jump relative if Springe relativ zum Programmzähler, wenn der is set Akkumulator =0 ist jnz rel Jump relative if Springe relativ zum Programmzähler, wenn der is not zero Akkumulator 0 ist cjne A,dadr,rel B5 CY 3 2 Compare memory to. Springe relativ zum Programmzähler, wenn die Jump if not equal Inhalte von Akkumulator und dadr ungleich sind. Das Carry wird gesetzt, wenn dadr größer ist, sonst wird es rückgesetzt cjne A,#const8,rel cjne Rr,#const8,rel B4 CY 3 2 Compare immediate data to. Jump if not equal rrr B8+r CY 3 2 Compare immediate data to register. Jump if not equal i= i B6+i CY 3 2 Compare constants of indirect address to immediate data, Jump if not equal Springe relativ zum Programmzähler, wenn der Inhalte des Akkumulators ungleich konst8 ist. Das Carry wird gesetzt, wenn konst8 größer ist, sonst wird es rückgesetzt Springe relativ zum Programmzähler, wenn der Inhalte von Rr ungleich konst8 ist. Das Carry wird gesetzt, wenn konst8 größer ist, sonst wird es rückgesetzt Springe relativ zum Programmzähler, wenn der Inhalte der Datenspeicherzelle die durch Ri iert ist, ungleich konst8 ist. Das Carry wird gesetzt, wenn konst8 größer ist, sonst wird es rückgesetzt djnz Rr,rel r= rrr D8+r Decrement register and jump Der Inhalt von Rr wird um 1 erniedrigt. if not zero Ist dann der Inhalt 0, springe relativ zum Programmzähler djnz dadr,rel D5-3 2 Decrement memory and jumpder Inhalt von dadr wird um 1 erniedrigt. Ist if not zero dann der Inhalt 0, springe relativ zum Programmzähler Subroutine Instructions lcall adr Long call to adr 16 Der Stack-Pointer wird erhöht. Der Inhalt des Programmzählers wird im Stack abgelegt. Das Programm wird bei der Adresse adr 16 fortgesetzt acall adr11 - See Table Branch instruction Absolute call within current 2K Der Stack-Pointer wird erhöht. Der Inhalt des Programmzählers wird im Stack abgelegt. Das Programm wird bei der Adresse adr 11 innerhalb der 2K fortgesetzt, auf die der Programmzähler zeigt call adr Generic Call ASM51 generiert einen acall, lcall Befehl in Abhängigkeit der Entfernung des Sprungziels. (Bei Vorwärtsreferenz wird grundsätzlich lcall eingesetzt. ret Return from subroutine Die oberen zwei Byte des Stack werden in den Programmzähler geladen. Der Stack-Pointer wird dabei erniedrigt reti Return from interrupt subroutine nop No operation Leerbefehl Die oberen zwei Byte des Stack werden in den Programmzähler geladen. Der Stack-Pointer wird dabei erniedrigt. Die aktuelle Interrupt-Ebene wird freigegeben

Befehlssatz der Mikrocontroller der 51er -Familie

Befehlssatz der Mikrocontroller der 51er -Familie Befehlssatz der Mikrocontroller der 51er -Familie Abkürzungen: Mikrocontrollerfamilie 8051 Befehlssatz A : Akkumulator Rn : Register R0..R7 Ri : R0 oder R1 dadr : direkte Byte-Adresse im int. Speicher

Mehr

Befehlssatz der Mikrocontroller der 51er -Familie

Befehlssatz der Mikrocontroller der 51er -Familie Befehlssatz der Mikrocontroller der 51er -Familie Abkürzungen: Mikrocontrollerfamilie 8051 Befehlssatz A : Akkumulator Rn : Register R0..R7 Ri : R0 oder R1 dadr : direkte Byte-Adresse im int. Speicher

Mehr

Zusammenfassung der Assemblerbefehle des 8051

Zusammenfassung der Assemblerbefehle des 8051 Zusammenfassung der Assemblerbefehle des 8051 Seite 1 von 5 Befehl Bezeichnung Syntax Wirkung / Beispiel Befehle zum Datentransfer MOV Move MOV [Ziel],[Quelle] MOV P1,P3 Kopiert den Inhalt von P3 nach

Mehr

MOP: Befehlsliste für den Mikrocontroller 8051

MOP: Befehlsliste für den Mikrocontroller 8051 Beuth Hochschule Berlin FB VI, Labor für Digitaltechnik MOP: Befehlsliste für den Mikrocontroller 8051 Erläuterung der Operanden Operand A addr11 addr16 bit /bit C #data #data16 direct DPTR PC Ri Rn rel

Mehr

Die 8051-Mikrocontrollerfamilie. 3. Die 8051-Mikrocontrollerfamilie

Die 8051-Mikrocontrollerfamilie. 3. Die 8051-Mikrocontrollerfamilie 3. Anfang der 80-er Jahre brachte Intel den 8051-Mikrocontroller als Nachfolger der ersten Mikrocontrollergeneration 8048 auf den Markt. Der Befehlssatz ist stark auf die Lösung von Steuerungsaufgaben

Mehr

1. Inhaltsverzeichnis

1. Inhaltsverzeichnis Mikrocomputer Simulator Inhaltsverzeichnis _ 2 _ 1. Inhaltsverzeichnis 1. INHALTSVERZEICHNIS...2 2. AUFBAU UND BEDIENUNG...3 2.1. EINFÜHRUNG...3 2.1.1. TECHNISCHE DATEN... 3 2.1.2. VERWENDUNGSZWECK...

Mehr

Übungen für die Einführung in die Assemblerprogrammierung mit dem Prozessor c515c

Übungen für die Einführung in die Assemblerprogrammierung mit dem Prozessor c515c Übungen für die Einführung in die Assemblerprogrammierung mit dem Prozessor c515c 1 Transportbefehle 1.1 Verwendung nur Akku und Register (R0, R1,... R7) 1.1.1 Kopieren Sie den Wert aus Register1 nach

Mehr

Praktikum Mikrorechner 4 (Bitmanipulation und Spezialregister)

Praktikum Mikrorechner 4 (Bitmanipulation und Spezialregister) Prof. Kemnitz Institut für Informatik, Technische Universität Clausthal November 5, 2014 1/18 Praktikum Mikrorechner 4 (Bitmanipulation und Spezialregister) Prof. Kemnitz Institut für Informatik, Technische

Mehr

Praktikum Mikrorechner 8 (Pulsweitenmodulation und Automaten)

Praktikum Mikrorechner 8 (Pulsweitenmodulation und Automaten) G. Kemnitz Institut für Informatik, Technische Universität Clausthal 5. November 24 /6 Praktikum Mikrorechner 8 (Pulsweitenmodulation und Automaten) G. Kemnitz Institut für Informatik, Technische Universität

Mehr

Assembler (NASM) Crashkurs von Sönke Schmidt

Assembler (NASM) Crashkurs von Sönke Schmidt Sönke Schmidt (NASM) Crashkurs von Sönke Schmidt Berlin, 4.11.2015 Meine Webseite: http://www.soenke-berlin.de NASM Was ist das? nach Wikipedia: Ein ist ein Programmierwerkzeug, das ein in maschinennaher

Mehr

RISC-Prozessoren (1)

RISC-Prozessoren (1) RISC-Prozessoren (1) 1) 8 Befehlsklassen und ihre mittlere Ausführungshäufigkeit (Fairclough): Zuweisung bzw. Datenbewegung 45,28% Programmablauf 28,73% Arithmetik 10,75% Vergleich 5,92% Logik 3,91% Shift

Mehr

Instruktionssatz-Architektur

Instruktionssatz-Architektur Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile

Mehr

EDT-REFERAT Adressierungsarten

EDT-REFERAT Adressierungsarten EDT-Referat BÜLBÜL Erkan 2ANB 95 /96 Seite 1 EDT-REFERAT Adressierungsarten INHALTSVERZEICHNIS 1.Theoretische Grundlagen 1.0 Einführung 1.1 Programm- & Datenspeicheradressierbereiche 2.Adressierungsarten

Mehr

Neues vom STRIP Forth-Prozessor

Neues vom STRIP Forth-Prozessor Neues vom STRIP Forth-Prozessor Tagung der Forth-Gesellschaft März 2014 Bad Vöslau/Österreich Willi Stricker -Prozessor Inhalt 1. STRIP-Befehlssatz Bisher: minimaler Befehlssatz neu: erweiterter Befehlssatz

Mehr

HC680 PROGRAMMER'S REFERENCE MANUAL

HC680 PROGRAMMER'S REFERENCE MANUAL HC680 PROGRAMMER'S REFERENCE MANUAL Programmieranleitung Mnemonic Assembler Maschinenbefehl Wirkung /Bedeutung Register (0 bis 3 allg. Reg.) Ope- Opcode/Binärcode - Adressierungsart - Nr Bez. xx Bin Art

Mehr

0 C (Carry) Überlauf des 8ten Bits. 1 DC (Digit Carry) Überlauf des 4ten Bits. Mnemonic Parameter Beschreibung Status-Flags.

0 C (Carry) Überlauf des 8ten Bits. 1 DC (Digit Carry) Überlauf des 4ten Bits. Mnemonic Parameter Beschreibung Status-Flags. 3. Assembler-Programmierung Der PIC 16F84A Microcontroller kennt 35 verschiedene Befehle. Für eine ausführliche Beschreibung aller Befehle siehe PIC16F84A-Datenblatt Kapitel 7.1. 3.1 Wichtige Flaggen im

Mehr

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)

Mehr

Komponenten eines Mikrocontrollers

Komponenten eines Mikrocontrollers MC 27.04.2017 Komponenten eines Mikrocontrollers - Zentraleinheit: CPU (Central Processing Unit): 4, 8, 16 oder 32 Bit Datenwortbreite - Arbeitsspeicher: RAM (Random Access Memory = Speicher mit wahlfreiem

Mehr

05. Assembler-Programmierung. Datenstrukturen des ATMega32. Literatur

05. Assembler-Programmierung. Datenstrukturen des ATMega32. Literatur 0. Assembler-Programmierung Datenstrukturen des ATMega32 Literatur mikrocontroller.net avr-asm-tutorial.net asm Alles über AVR AVR-Assembler-Einführung Assembler AVR-Aufbau, Register, Befehle 2008: ouravr.com/attachment/microschematic/index.swf

Mehr

Befehle zur Verarbeitung von Daten ( data processing ):

Befehle zur Verarbeitung von Daten ( data processing ): ARM: Befehlssatz Befehle zur Verarbeitung von Daten ( data processing ): Register/Register-Befehle: ,, (Achtung! Andere Interpretation: ) Transport-Befehl: MOV ,

Mehr

MikroController der 8051-Familie

MikroController der 8051-Familie i Dipl.-Ing. Roland Dilsch MikroController der 8051-Familie Aufbau, Funktion, Einsatz Vogel Buchverlag Inhaltsverzeichnis Vorwort 5 1 Was ist ein MikrocontroUer? 13 1.1 Aufbau eines Computers 13 1.2 Entstehung

Mehr

TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Grundbegriffe der Informatik Tutorium 5

Grundbegriffe der Informatik Tutorium 5 Grundbegriffe der Informatik Tutorium 5 Tutorium Nr. 16 Philipp Oppermann 2. Dezember 2014 KARLSRUHER INSTITUT FÜR TECHNOLOGIE KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum

Mehr

LCD-Display am MVUS 80535 (nur einfachste Betriebsweise im Text Display Modus - ausführliche Beschreibung )

LCD-Display am MVUS 80535 (nur einfachste Betriebsweise im Text Display Modus - ausführliche Beschreibung ) Prof. Komar - 1 - LCD-Display LCD-Display am MVUS 80535 (nur einfachste Betriebsweise im Text Display Modus - ausführliche Beschreibung ) Das LCD-Modul TLX-1021 besteht aus einem - LCD-Panel mit 120 x

Mehr

Architektur der Intel 8051 Familie und Grundlegende Programmierung Reto Gurtner 2005

Architektur der Intel 8051 Familie und Grundlegende Programmierung Reto Gurtner 2005 Architektur der Intel 8051 Familie und Grundlegende Programmierung Reto Gurtner 2005 1 1. DIE GESCHICHTE DER 8051-MIKROCONTROLLERFAMILE 4 2. GRUNDLEGENDE HARDWARESTRUKTUR UND FUNKTIONSMODELL 5 2.1 HARDWARESTRUKTUR

Mehr

Use of the LPM (Load Program Memory)

Use of the LPM (Load Program Memory) Use of the LPM (Load Program Memory) Use of the LPM (Load Program Memory) Instruction with the AVR Assembler Load Constants from Program Memory Use of Lookup Tables The LPM instruction is included in the

Mehr

U23 Assembler Workshop

U23 Assembler Workshop Ike e.v. http://koeln.ccc.de 2016-11-05 Überblick 1 CPU, Assembler Überblick x86 x86 Assembler 2 RAM, Stack, Calling Conventions Stack Calling Conventions Stackframes 3 Branches Jumps 4 Speicher, C-Interface

Mehr

Der Anschluss eines seriellen 16kb EEProms an die I²C Schnittstelle ist denkbar einfach: Hier als Beispiel mit einem ST24C16:

Der Anschluss eines seriellen 16kb EEProms an die I²C Schnittstelle ist denkbar einfach: Hier als Beispiel mit einem ST24C16: 12.0 Ein serielles EEProm an der I²C Schnittstelle Eine serielles EEProm wird häufig zur Speicherung von Systemkonfigurationen verwendet und könnte z.b. die optimalen Betriebsfrequenzen des Elliptecmotors

Mehr

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

Praktikum Mikrorechner 3 (Adressierungsarten)

Praktikum Mikrorechner 3 (Adressierungsarten) G. Kemnitz Institut für Informatik, Technische Universität Clausthal November 5, 2014 1/15 Praktikum Mikrorechner 3 (Adressierungsarten) G. Kemnitz Institut für Informatik, Technische Universität Clausthal

Mehr

TIn 1: Feedback Laboratories. Lecture 4 Data transfer. Question: What is the IP? Institut für Embedded Systems. Institut für Embedded Systems

TIn 1: Feedback Laboratories. Lecture 4 Data transfer. Question: What is the IP? Institut für Embedded Systems. Institut für Embedded Systems Mitglied der Zürcher Fachhochschule TIn 1: Lecture 4 Data transfer Feedback Laboratories Question: What is the IP? Why do we NEED an IP? Lecture 3: Lernziele Moving data, the why s and wherefores Moving

Mehr

Daniel Betz Wintersemester 2011/12

Daniel Betz Wintersemester 2011/12 Daniel Betz Wintersemester 2011/12 Digitally signed by daniel.betz@daniel-betz.com Date: 2011.12.04 17:24:40 +01'00' Insgesamt 16 Register von je 16 Bit (=WORD) Breite Untere 8 Register auch als 2 Register

Mehr

Einführung in AVR Assembler

Einführung in AVR Assembler Einführung in AVR Assembler Dennis Fassbender Institut für Technik Autonomer Systeme (LRT8) Universität der Bundeswehr München 09042014 Was ist Assembler? Low-level-Programmiersprache Erlaubt direkten

Mehr

Grundlagen Mikroprozessortechnik

Grundlagen Mikroprozessortechnik Grundlagen Mikroprozessortechnik Assemblerprogrammierung Übungsaufgaben Dipl.-Ing. Peter Weinmann 26.10.2016 Inhaltsverzeichnis 1. Einleitung... 5 1.1 Anlegen eines Entwicklungsprojektes in µvision für

Mehr

Mikroprozessor als universeller digitaler Baustein

Mikroprozessor als universeller digitaler Baustein 2. Mikroprozessor 2.1 Allgemeines Mikroprozessor als universeller digitaler Baustein Die zunehmende Integrationsdichte von elektronischen Schaltkreisen führt zwangsläufige zur Entwicklung eines universellen

Mehr

Bekannte Druckfehler im Buch Embedded Controller Eine Einführung in Hard- und Software

Bekannte Druckfehler im Buch Embedded Controller Eine Einführung in Hard- und Software Bekannte Druckfehler im Buch Embedded Controller Eine Einführung in Hard- und Software Stand. September Seite 9 Bild. Am Ausgang des Multiplexers fehlt ein D, um ihn als Datenausgang zu kennzeichnen. Seite

Mehr

MIX-Befehle - Aufbau

MIX-Befehle - Aufbau MIX-Befehle - Aufbau 0 1 2 3 4 5 +/- A A I F C +AA ist der Adressteil des Befehls. Diese Zahl oder Adresse nennen wir M. I ist die Indexspezifikation. I=0 bedeutet unveränderter Adressteil, sonst wird

Mehr

Kurzbeschreibung der Hardware, das Schreiben von Software, Testen und Simulation mittels ASM51 und C51 sowie dscope (tscope)-51 und µprofi 51

Kurzbeschreibung der Hardware, das Schreiben von Software, Testen und Simulation mittels ASM51 und C51 sowie dscope (tscope)-51 und µprofi 51 µc 8051 Lernhilfe (Riemer) Seite 1 Mikrocontroller 8051, Kurzbeschreibung der Hardware, das Schreiben von Software, Testen und Simulation mittels ASM51 und C51 sowie dscope (tscope)-51 und µprofi 51 Eine

Mehr

Assembler - Adressierungsarten

Assembler - Adressierungsarten Assembler - Adressierungsarten Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Assembler - Adressierungsarten 1/31 2008-04-01

Mehr

Rechnergrundlagen SS Vorlesung

Rechnergrundlagen SS Vorlesung Rechnergrundlagen SS 27 4. Vorlesung Inhalt Binäre Darstellung von Integer-Zahlen Vorzeichen-Betrag 2er-Komplement BCD Addition und Subtraktion binär dargestellter Zahlen Carry und Overflow Little Endian

Mehr

Name: ES2 Klausur Thema: ARM Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 75 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

Steffen Weißer Juni 2003 TG 12/3

Steffen Weißer Juni 2003 TG 12/3 Steffen Weißer Juni 2003 TG 12/3 I Inhaltsverzeichnis I Inhaltsverzeichnis...1 II Aufgabenbeschreibung...3 III Inbetriebnahme...3 IV Technologieschema...4 V Schaltplan...5 VI Funktionsbeschreibungen...6

Mehr

Der Toy Rechner Ein einfacher Mikrorechner

Der Toy Rechner Ein einfacher Mikrorechner Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte

Mehr

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen

Mehr

Rechnernetze und -Organisation. Teil B (30. März 2011) 2011 Michael Hutter Karl C. Posch

Rechnernetze und -Organisation. Teil B (30. März 2011) 2011 Michael Hutter Karl C. Posch Rechnernetz R Teil B (30. März 2011) 2011 Michael Hutter Karl C. Posch www.iaik.tugraz.at/content/teaching/bachelor_courses/rechnernetze_und_organisation/ 1 Zeitplan für Teil B Mittwoch 23. März 2011 Mittwoch

Mehr

U23 Assembler Workshop

U23 Assembler Workshop Ike e.v. http://koeln.ccc.de 2016-11-05 Überblick 1 CPU, Assembler Überblick x86 x86 Assembler 2 RAM, Stack, Calling Conventions Stack Calling Conventions Stackframes 3 Branches Jumps 4 Speicher, C-Interface

Mehr

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011 Technische Universität Graz Institut tfür Angewandte Informationsverarbeitung und Kommunikationstechnologie Rechnerorganisation 2 TOY Karl C. Posch Karl.Posch@iaik.tugraz.at co1.ro_2003. 1 Ausblick. Erste

Mehr

Kap 4. 4 Die Mikroprogrammebene eines Rechners

Kap 4. 4 Die Mikroprogrammebene eines Rechners 4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).

Mehr

Einführung in die Informatik

Einführung in die Informatik Einführung in die Informatik Dipl.-Inf., Dipl.-Ing. (FH) Michael Wilhelm Hochschule Harz FB Automatisierung und Informatik mwilhelm@hs-harz.de http://www.miwilhelm.de Raum 2.202 Tel. 03943 / 659 338 FB

Mehr

Mikrocontroller-Programmierung

Mikrocontroller-Programmierung Mikrocontroller-Programmierung Anhand des HC12 Fabian Wiesel Überblick Überblick Mikrocontroller Überblick HC12 CPU Peripherie des DG128 Assemblerprogrammierung Mikrocontroller Leistungsfähigkeit: zwischen

Mehr

Weitere Arithmetik. Grundlagen der Rechnerarchitektur Assembler 33

Weitere Arithmetik. Grundlagen der Rechnerarchitektur Assembler 33 Weitere Arithmetik Grundlagen der Rechnerarchitektur Assembler 33 Die speziellen Register lo und hi Erinnerung: ganzzahliges Produkt von zwei n Bit Zahlen benötigt bis zu 2n Bits Eine MIPS Instruktion

Mehr

Assembler Integer-Arithmetik

Assembler Integer-Arithmetik Assembler Integer-Arithmetik Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Assembler Integer-Arithmetik 1/23 2008-04-01 Arithmetik

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:

Mehr

Rechnerstrukturen 1: Der Sehr Einfache Computer

Rechnerstrukturen 1: Der Sehr Einfache Computer Inhaltsverzeichnis 1: Der Sehr Einfache Computer 1 Komponenten.................................... 1 Arbeitsweise..................................... 1 Instruktionen....................................

Mehr

10. Der Befehlssatz des MSP 430

10. Der Befehlssatz des MSP 430 1. Der Befehlssatz des MSP 43 1.1 Befehlsformate 1.2 Zweiadressbefehle 1.3 Einadressbefehle 1.4 Sprungbefehle 1.5 Emulierte Befehle Programmierkurs II Wolfgang Effelsberg 1. Befehlssatz des MSP 43 1 1

Mehr

Rechnerorganisation. Überblick über den Teil 13

Rechnerorganisation. Überblick über den Teil 13 Rechnerorganisation Teil 3 9. Juni 2 KC Posch Überblick über den Teil 3 Arbiter: Wie können sich 2 aktive Partner vertragen? Direkter Speicherzugriff: Ein Ko Prozessor zum Daten Schaufeln Die Verbesserung

Mehr

Gegenüberstellung von Assembler- und C-Programmierung

Gegenüberstellung von Assembler- und C-Programmierung Gegenüberstellung von Assembler- und C-Programmierung Assembler-Version C-Version org 8000h #pragma code=0x8000 #pragma xdata=0x2000 INPUT equ 0e081h OUTPUT equ 0e082h neu: mov dptr,#input movx a,@dptr

Mehr

1. Grundlagen der Informatik Organisation und Architektur von Rechnern

1. Grundlagen der Informatik Organisation und Architektur von Rechnern 1. Grundlagen der Informatik Organisation und Architektur von Rechnern Inhalt Grundlagen digitaler Systeme Boolesche Algebra / Aussagenlogik Organisation und Architektur von Rechnern Algorithmen, Darstellung

Mehr

Speicheraufbau des AT89C5131

Speicheraufbau des AT89C5131 Speicheraufbau des AT89C5131 Prinzip: - getrennter Programmspeicher (ROM) und Datenspeicher (RAM) - interner Speicher (auf dem Chip) und externer Speicher (Zusatzbausteine) Das Experimentalsystem hat keinen

Mehr

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)

Mehr

Die Befehle mit dem Ziel IP sind nichts anderes als Sprungbefehle, sie sind unten noch mal aufgeführt.

Die Befehle mit dem Ziel IP sind nichts anderes als Sprungbefehle, sie sind unten noch mal aufgeführt. Die Befehle des Modellrechners in übersichtlichen Tabellen: Alle Opcodes sind Hexadezimal angegeben (s.u.). 1.) Die Ladebefehle zwischen den einzelnen Registern. In der oberen Zeile steht jeweils die Quelle

Mehr

Zähler- und Zeitgeber-Baugruppen

Zähler- und Zeitgeber-Baugruppen Zähler- und Zeitgeber-Baugruppen Sinn: häufig müssen Zeitbedingungen eingehalten werden z.b.: einige ms warten, Häufigkeit von Ereignissen zählen etc... Lösung: 1.) Zeitschleifen = Programm abarbeiten,

Mehr

ALU ALU. ALU-Aufbau. Eine ALU (arithmetisch-logische Einheit) besteht in der Regel aus. Addierer. Logischer Einheit. Shifter

ALU ALU. ALU-Aufbau. Eine ALU (arithmetisch-logische Einheit) besteht in der Regel aus. Addierer. Logischer Einheit. Shifter ALU ALU-Aufbau Eine ALU (arithmetisch-logische Einheit) besteht in der Regel aus Addierer Logischer Einheit Shifter Eingänge in eine ALU: zwei Operanden, Instruktionscode OP1 OP0 Ausgänge einer ALU: Ergebnis,

Mehr

B1 Stapelspeicher (stack)

B1 Stapelspeicher (stack) B1 Stapelspeicher (stack) Arbeitsweise des LIFO-Stapelspeichers Im Kapitel "Unterprogramme" wurde schon erwähnt, dass Unterprogramme einen so genannten Stapelspeicher (Kellerspeicher, Stapel, stack) benötigen

Mehr

Praktikum Mikrorechner 1 (Einführung)

Praktikum Mikrorechner 1 (Einführung) G. Kemnitz Institut für Informatik, Technische Universität Clausthal November 5, 2014 1/16 Praktikum Mikrorechner 1 (Einführung) G. Kemnitz Institut für Informatik, Technische Universität Clausthal November

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur ARM, x86 und ISA Prinzipien Übersicht Rudimente des ARM Assemblers Rudimente des Intel Assemblers ISA Prinzipien Grundlagen der Rechnerarchitektur Assembler 2 Rudimente

Mehr

ProcessorsTechnik Labor LCD-Uhr

ProcessorsTechnik Labor LCD-Uhr ProcessorsTechnik Labor LCD-Uhr Xu,Zhen 20465719 Aufgabe Beschreibung:LCD-Uhr HardWare :LCD161A. (4B.8B Dataverarbeiten ). Clock Chip:KS0066U Programmieren Sprache :Assemble LCD1602 PIN definieren : Pin

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:

Mehr

10. Die Adressierungsarten des MSP 430

10. Die Adressierungsarten des MSP 430 10. Die Adressierungsarten 10.1 Übersicht über die Adressierungsarten 10.2 -Operanden 10.3 Indexregister mit Distanz 10.4 Symbolische (relativ zum ) 10.5 Absolute 10.6 Indirekte 10.7 Indirekte Adressierung

Mehr

Das Projekt Pathfinder

Das Projekt Pathfinder Das Projekt Pathfinder Das Entwicksteam und die französischen Kommilitonen Eine Studie der HS-Karlsruhe im Rahmen der Vorlesungen Konstruktion IV & Mikrocomputertechnik Rahmenbedingungen Problemstel An

Mehr

TI-Übung Assembler. Andreas I. Schmied AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005

TI-Übung Assembler. Andreas I. Schmied AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 TI-Übung 2 6809-Assembler Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 6809 Wiederholung (1) 8/16-Bit Prozessor Register: A/B/D, S, U,X,

Mehr

3 Rechnen und Schaltnetze

3 Rechnen und Schaltnetze 3 Rechnen und Schaltnetze Arithmetik, Logik, Register Taschenrechner rste Prozessoren (z.b. Intel 4004) waren für reine Rechenaufgaben ausgelegt 4 4-Bit Register 4-Bit Datenbus 4 Kbyte Speicher 60000 Befehle/s

Mehr

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control

Mehr

Teil 2: Rechnerorganisation

Teil 2: Rechnerorganisation Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung

Mehr

Rechnergrundlagen SS Vorlesung

Rechnergrundlagen SS Vorlesung Rechnergrundlagen SS 2007 3. Vorlesung Inhalt Zahlensysteme Binäre Darstellung von Integer-Zahlen Vorzeichen-Betrag Binary Offset 1er-Komplement 2er-Komplement Addition und Subtraktion binär dargestellter

Mehr

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit)

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit) Der Demo-Computer besitzt einen 4Bit-Mikroprozessor. Er kann entsprechend Wörter mit einer Breite von 4 Bits in einem Schritt verarbeiten. Die einzelnen Schritte der Abarbeitung werden durch Lampen visualisiert.

Mehr

Forth im FPGA. Andrew Read's N.I.G.E.-Machine. Ulrich Hoffmann

Forth im FPGA. Andrew Read's N.I.G.E.-Machine. Ulrich Hoffmann Forth im FPGA Andrew Read's N.I.G.E.-Machine Ulrich Hoffmann Forth im FPGA Andrew Read's N.I.G.E.-Machine Offene Systeme N.I.G.E.-Machine Nexys4-Board (Digilent) Demo Projekt Fazit Offene

Mehr

Shangrila. One Instruction Set Computer

Shangrila. One Instruction Set Computer Shangrila One Instruction Set Computer Outline One Instruction Set Computer Die Idee Funktion Die Machine Shangrila VM Interfaces Tools Implementation Status & Zukunft OISC >> Die Idee CPU mit nur einer

Mehr

8.0 Erweiterung mit dem 8 Bit D/A Maxim MAX5382

8.0 Erweiterung mit dem 8 Bit D/A Maxim MAX5382 8.0 Erweiterung mit dem 8 Bit D/A Maxim MAX5382 Der MAX5382 ist ein 8 Bit DA Wandler im SOT23 Gehäuse. Der MAX5380 besitzt eine interne Referenzspannung von 2 V, der MAX5381 von 4 Volt und der verwendete

Mehr

Beispiel: A[300] = h + A[300]

Beispiel: A[300] = h + A[300] Beispiel: A[300] = h + A[300] $t1 sei Basisadresse von A und h in $s2 gespeichert. Assembler Code? Maschinen Code (der Einfachheit halber mit Dezimalzahlen)? op rs rt rd adr/shamt funct Instruktion Format

Mehr

Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2012 / 2013. Vorlesung 9, Dienstag 18.

Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2012 / 2013. Vorlesung 9, Dienstag 18. Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2012 / 2013 Vorlesung 9, Dienstag 18. Dezember 2012 (Performance Tuning, Profiling, Maschinencode) Prof. Dr.

Mehr

1 Eigenes zu Interrupts und...

1 Eigenes zu Interrupts und... 1 Eigenes zu Interrupts und... Abfragebetrieb = polling Unterbrechungsbetrieb 1. Interrupt = Unterbrechung 2. IRQ = Interrupt-Request = Interrupt-Anforderung = Unterbrechungsanforderung 3. ISR = Interrupt-Service-Routine

Mehr

7.0 PWM - Pulsbreitenmodulation

7.0 PWM - Pulsbreitenmodulation 7.0 PWM - Pulsbreitenmodulation PWM ist eine Abkürzung für Pulse Width Modulation (Pulsbreitenmodulation). Zwei unabhängige PWM-Ausgänge erlauben die Erzeugung von Rechtecksignalen mit einstellbarer Frequenz

Mehr

"Organisation und Technologie von Rechensystemen 4"

Organisation und Technologie von Rechensystemen 4 Klausur OTRS-4, 29.09.2004 Seite 1 (12) INSTITUT FÜR INFORMATIK Lehrstuhl für Rechnerarchitektur (Informatik 3) Universität Erlangen-Nürnberg Martensstr. 3, 91058 Erlangen 29.09.2004 Klausur zu "Organisation

Mehr

Teil III: Wat macht ene Mikrokontroller?

Teil III: Wat macht ene Mikrokontroller? Programmierung von ATMEL AVR Mikroprozessoren am Beispiel des ATtiny13 Eine Einführung in Aufbau, Funktionsweise, Programmierung und Nutzen von Mikroprozessoren Teil III: Wat macht ene Mikrokontroller?

Mehr

Skriptum Mikrocontroller-Systeme. Kapitel 6: Kapitel 7:

Skriptum Mikrocontroller-Systeme. Kapitel 6: Kapitel 7: Hochschule Karlsruhe Fakultät Elektro- und Informationstechnik Studiengang Energie- und Automatisierungstechnik Skriptum Mikrocontroller-Systeme Kapitel 6: Befehlssatz des Mikrocontrollers C517 Kapitel

Mehr

Rechnerarchitektur und Betriebssysteme (CS201): AVR-CPU und -Assembler

Rechnerarchitektur und Betriebssysteme (CS201): AVR-CPU und -Assembler Rechnerarchitektur und Betriebssysteme (CS201): AVR-CPU und -Assembler 1. Oktober 2013 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel Wiederholung / Diskussion 1.

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Assembler Aufgaben: Übersetzt mnemotechnische Abkürzungen (z.b. move, add...) in die Maschinenbefehle des Prozessors Ermöglicht die Vergabe von Namen für Speicheradressen (Label) Berechnet relative Adressedistanz

Mehr

Informatikgrundlagen I Grundlagen der Informatik I

Informatikgrundlagen I Grundlagen der Informatik I Informatikgrundlagen I Grundlagen der Informatik I Dipl.-Inf. Michael Wilhelm Hochschule Harz FB Automatisierung und Informatik mwilhelm@hs-harz.de Raum 2.202 Tel. 03943 / 659 338 1 Inhalt 1. Einführung,

Mehr

Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9

Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9 Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9 Dominik Schoenwetter Erlangen, 30. Juni 2014 Lehrstuhl für Informatik 3 (Rechnerarchitektur)

Mehr

x86 Assembler Praktische Einführung Sebastian Lackner Michael Müller 3. Juni 2013

x86 Assembler Praktische Einführung Sebastian Lackner Michael Müller 3. Juni 2013 x86 Assembler Praktische Einführung Sebastian Lackner Michael Müller 3. Juni 2013 1 / 53 Inhaltsverzeichnis 1 Einführung 2 Assembler Syntax, Register und Flags 3 Hauptspeicher 4 Stack 5 Assemblerbefehle

Mehr

DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE

DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE D - CA - IV - AA - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 4 DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE Sommersemester 2003 Leitung:

Mehr

Frei programmierbare 4-8 Digit / Bargraph LED-Anzeige für µcontrolleranwendungen

Frei programmierbare 4-8 Digit / Bargraph LED-Anzeige für µcontrolleranwendungen Frei programmierbare 4-8 Digit / Bargraph LED-Anzeige für µcontrolleranwendungen Rainer Rick Tholeyer Straße 28 66606 St. Wendel Deutschland Email: IB_Rick@yahoo.de Inhalt Einleitung 2 Datenformat 2 Erklärung

Mehr

Rechnern netze und Organisatio on

Rechnern netze und Organisatio on Rechnernetze und Organisation Assignment A2 1 Motivation Übersicht Pentium Instruction-Set Simulator Mit Floating-Point Unit Aufgabenstellung 2 Motivation Instruction-Set Simulation Funktionales Modell

Mehr

LCD board EB

LCD board EB LCD board EB005-00-3 Inhalt 1. Über dieses Dokument...2 2. Allgemeine Information...3 3. Board-Layout...6 4. Schaltungsbeschreibung...7 Anhang 1 Schaltplan Copyright Matrix Multimedia Limited 2005 seite

Mehr

Formelsammlung für das Informationstechnische Gymnasium in Baden-Württemberg 1/20

Formelsammlung für das Informationstechnische Gymnasium in Baden-Württemberg 1/20 ISP (In System Programmable)... 1 DesignExpert V8.1 - Schematic Blockschaltbilder... 2 Schaltnetze... 2 Schaltwerke... 2 Ausgangs-Makrozelle... 5 Pinbelegung des 1016-Exp.Board... 6 8051 - Controller...

Mehr

8. Intel IA-32 Prozessoren: Befehlsübersicht

8. Intel IA-32 Prozessoren: Befehlsübersicht 8. Intel IA-32 Prozessoren: Befehlsübersicht Ganzzahlarithmetik Kontrollstrukturen Bitmanipulation Schieben und Rotieren 20.10.2007 Meisel 1 8.1 Ganzzahl-Arithmetik 8.1.1 Übersicht add adc sub sbb imul

Mehr

Die ARM-Mikroarchitektur. Acorn RISC Machine ARM. Asm Prak SS03 p.1/13

Die ARM-Mikroarchitektur. Acorn RISC Machine ARM. Asm Prak SS03 p.1/13 Die -Mikroarchitektur Acorn RISC Machine Asm Prak SS03 p.1/13 Die -Mikroarchitektur Acorn RISC Machine Advanced RISC Machine Asm Prak SS03 p.1/13 Designziele Kostengünstig Asm Prak SS03 p.2/13 Designziele

Mehr