1. räumliche Lokalität - Nach dem Zugriff auf eine bestimmte Adresse erfolgt in naher Zukunft ein erneuter Zugriff auf ein dazu benachbartes Datum.

Transkript

1 Aufgabe 1 a) Warum besitzen nahezu alle modernen Prozessoren einen Cache? Zur Überbrückung der Prozessor-Speicher-Lücke. Geschwindigkeit des Arbeitsspeichers ist nicht in gleichem Maße gestiegen wie die des Prozessors. Der Cache befindet sich als transparenter Speicher zwischen RAM und Prozessor und beschleunigt den Zugriff auf häufig benötigte Daten. b) Welche Eigenschaften typischer Programme ermöglichen erst die Beschleunigung durch einen Cache? Wodurch werden sie ausgenutzt? Zwei Eigenschaften: 1. räumliche Lokalität - Nach dem Zugriff auf eine bestimmte Adresse erfolgt in naher Zukunft ein erneuter Zugriff auf ein dazu benachbartes Datum. 2. zeitliche Lokalität - Nach dem Zugriff auf eine bestimmte Adresse erfolgt in naher Zukunft ein erneuter Zugriff auf das gleiche Datum. Räumliche Lokalität spiegelt sich in der Cache-Blockgröße wieder, zeitliche im Caching des Datums selbst. c) Welche Organisationsformen von Caches wurden in der Vorlesung behandelt? Wie wird dabei die Adresse in die Cache-relevanten Bereiche aufgeteilt? Gehen Sie auch auf die Realisierungskosten der verschiedenen Organisationsformen ein. Es gibt drei Organisationsformen: Vollassoziativ, N-fach Assoziativ und Direct Mapped. Jedes dieser Organisationsformen hat eine Byteadresse, die die Position des Bytes innerhalb eines Cache-Blocks angibt und einen Tag, der eine Identifizierung darstellt. Jedoch haben nur direct mapped und n-fach assoziativ einen Index, welcher den Block in einer Menge identifiziert. Die Realisierungskosten für eine vollassoziative Organisationsform ist sehr hoch, da man für jeden Block einen Vergleicher braucht. Das macht den Cache größ und teuer. d) Warum gibt es oft eine Hierarchie von Caches? Kleine Caches sind schnell, aber teuer. Größe Caches sind langsam, aber billig. Durch eine Hierarchie mit Inklusion der kleineren Caches in größere Caches schafft man einen Kompromiss zwischen Schnelligkeit und Kosten. e) Was passiert, wenn der Cache voll ist? Was passiert, wenn auf ein bereits verdrängtes Datum erneut zugegriffen wird? Was sind die 3-Cs? Ist der Cache voll wird, abhängig von der Strategie, ein Block ersetzt durch einen anderen Cache- Block. Greift man erneut auf ein bereits verdrängtes Datum zu, erfolgt ein Miss und das Datum wird wieder geladen. Die 3-Cs sind Capacity (Der Cache ist schon voll), Compulsory (Bei leeren Cache) und Conflict (Cache nicht voll, aber Verdrängung eines Datums). Seite: 1 Gesamt: 7

2 Aufgabe 2 Eine 32-Bit CPU verwende einen direktabbildenden Daten-Cache mit insgesamt 512 Blöcken. Jeder Block umfasse 8 Bytes. Der Cache sei zu Beginn leer. Folgende Funktion soll ausgeführt werden: 1 #define SIZE //sizeof(int) = void vadd(int *a, int *b, int *c) { 5 int i; 6 for(i = 0; i < SIZE; i++) { 7 c[i] = a[i] + b[i]; 8 } 9 return; 10 } Die Arrays a,b und c umfassen jeweils 1024 Elemente vom Typ Integer und liegen ab Adresse 0x nacheinander im Speicher. Die Laufvariable i befindet sich in einem Register. Variablen vom Typ int sind 4 Byte breit. a) Geben Sie zu jedem der drei Arrays den ADressbereich im Speicher an! a: 0x x100fff b: 0x x101fff c: 0x x102fff. b) Berechnen Sie den Index der Cache-Blöcke, an denen die Werte a[0],b[0] und c[0] abgelegt werden! Blocksize = 8 Byte Blockadresse BA = ld8 = Blöcke Index I = ld512 = 9. Tag = 32 Bit = 20 Bit. Tag Index BA Insgesamt Aufteilung: Nach Konvertierung der Adresse von hexadezimal auf Binär sieht man, dass der Index und die Byteadresse jedes der drei Array-Elemente a[0], b[0] und c[0] 0 ist. c) Pro Block können zwei Integer-Werte gespeichert werden. Warum wird die Hit-Rate des Daten- Caches bei den obigen Array-Zugriffen trotzdem deutlich unter 50% liegen? Da alle drei Elemente den gleichen Index haben, verdrängen sich diese gegenseitig. Damit wird die Hitrate wahrscheinlich bei etwa 33% liegen. Aufgabe 3 Tag Index BA Ein Cache besitzt folgende Adressaufteilung: KiB Nutzdaten. Der Speicher ist byteweise adressierbar. Der Cache bietet Platz für a) Bestimmen Sie die Größe eines Cache-Blocks! 2 6 = 64 Byte ist ein Cache-Block groß. b) Wieviele Blöcke umfasst der Cache? 256 KiB / 64 B = 2 1 8/2 6 = = 4096 Blöcke umfasst der Cache. c) Welche Organisationsform verwendet der Cache? Begründen Sie Ihre Antwort! Der Cache verwendet eine 4-fach assoziative Organisationsform. Es gibt 4 Blöcke pro Index: #Blöcke in Cache / 2 #Index = 2 12 /2 10 = 2 2 = 4. Seite: 2 Gesamt: 7

3 Aufgabe 4 a) Ordnen Sie die folgenden Aussgane den einzelnen Unterbrechungsarten Interrupt, Exception und System-Call zu: 1. tritt reproduzierbar bei einer bestimmten Instruktion im Programm auf 2. erlaubt es einem Programm, priviligierte Ressourcen wie Bildschirmausgabe zu nutzen 3. führt zur Ausführung von Befehlen des Betriebssystems 4. die Ausführung der Behandlungsroutine kann nach erfolgreicher Beendigung der aktuellen Instruktion erfolgen - die aktuelle Instruktion muss also nicht abgebrochen werden Eine Begründung ist nicht notwendig! 1. Exception, Sys-Call 2. System-Call 3. Alle 3 4. Interrupt Warum ist es nicht möglich, dass der Interrupt-Handler beim Betreten den Befehlszähler selbst sichert? Wer muss es stattdessen tun? Wer: CPU (Processor) Warum: Der Interrupthandler überschreibt den Befehlszähler, deshalb müssen vor der Durchführung der Behandlungsroutine der Befehlszähler und weitere wichtige Register gesichert werden. Aufgabe 5 Das folgende Programmfragment soll ausgeführt werden. 1 1: Lade R1, #0x4e38 2 2: Lade R2, (0x4e34) 3 3: Lade R2, 0(R1)[R2] 4 4: Lade R1, #0x4e30 5 5: Lade R1, 4(R1)[R2] Der relevante Speicherbereich enthält folgende Werte: 1 4e30: 40 4e e40: fe aa ce Alle Register sollen 32-Bit Wortbreite besitzen, der Scale-Faktor d soll 4 betragen. Die CPU soll Daten in Big-Endian-Darstellung verarbeiten. Geben Sie nach jedem Befehl die aktuellen Werte der Register R1 und R2 an. 1: Lade R1, #0x4e38 R1: e 38 R2:???????? Seite: 3 Gesamt: 7

4 2: Lade R2, (0x4e34) R1: e 38 R2: : Lade R2, 0(R1)[R2] R1: e 38 R2: Der Befehl Lade R2, 0(R1)[R2] entspricht R2 Mem[0+R1+R2*4]. Den obigen Befehl kann man nach der arithmetischen Auswertung auch als Lade R2, (0x4e3C) sehen. 4: Lade R1, #0x4e30 R1: e 30 R2: : Lade R1, 4(R1)[R2] R1: R2: Der Befehl Lade R1, 4(R1)[R2] entspricht R1 Mem[4+R1+R2*4]. Den obigen Befehl kann man nach der arithmetischen Auswertung auch als Lade R1, (0x4e48) sehen. Aufgabe 6 Folgende Datenstruktur soll in einem byteweise adressierbaren Speicher ab Adresse 0xbee0 abgelegt werden: 1 struct data { 2 char c1; //1 Byte 3 short int x; //2 Byte 4 int y; //4 Byte 5 char c2; 6 float z; //4 Byte 7 char c3; } a) Wie viele Bytes werden zur Ablage der Struktur im Speicher benötigt, wenn kein Alignment erfolgt? Geben Sie auch die jeweiligen Speicheradressen der einzelnen Daten an. c1 0xbee0 x 0xbee1 0xbee2 y 0xbee3 0xbee4 0xbee5 0xbee6 13 Bytes c2 0xbee7 z 0xbee8 0xbee9 0xbeea 0xbeeb c3 0xbeec Seite: 4 Gesamt: 7

5 b) Eine SPARC CPU kann auf Daten in Speicher nur dann zugreifen, wenn diese korrekt ausgerichtet sind. Wie viel Platz wird nun zur Ablage der Daten benötigt, wenn korrektes Alignment durch das Einfügen von Füllbytes erreicht werden soll? An welchen Adressen im Speicher befinden sich die jeweiligen Daten? Die Reihenfolge der Daten soll beibehalten werden! c1 0xbee0 Füllbytes 0xbee1 x 0xbee2 0xbee3 y 0xbee4 0xbee5 0xbee6 0xbee7 c2 0xbee8 17 Bytes = 13 Bytes + 4 Füllbytes Füllbytes 0xbee9 0xbeea 0xbeeb z 0xbeec 0xbeed 0xbeee 0xbeef c3 0xbef0 c) Wie kann der Programmierer den Verschnitt minimieren? Erklären Sie kurz die Vorgehensweise. Der Programmierer kann den Verschnitt minimieren, indem er die Daten nach Größe sortiert programmiert. Also z.b. von groß nach klein wie im folgenden Beispiel: struct data { int y; float z; short int x; char c1; char c2; char c3; }; //4 Byte //4 Byte //2 Byte //1 Byte Dies hat nun folgende Auswirkung auf die Platzierung der Speicheradressen: y 0xbee0 0xbee1 0xbee2 0xbee3 z 0xbee4 0xbee5 0xbee6 13 Bytes 0xbee7 x 0xbee8 0xbee9 c1 0xbeea c2 0xbeeb c3 0xbeec Seite: 5 Gesamt: 7

6 Aufgabe 7 a) Gegeben sei die Adressbreite a Bit, die Größe der Nutzdaten eines Caches in Byte s, die Größe eines Eintrags (=Cache-Block) in Byte b und der Assoziativitätsgrad n. Füllen Sie folgende Tabelle aus, die angibt, wie viele Bits bei jeder Organisationsform für doe einzelnen Cache-relevanten Teile der Adresse verwendet werden. Organisationsform Tag Index Byteadresse Direktabbildend Vollassoziativ n-fach assoziativ Gegeben: Adressbreite a Bit Nutzdatengröße des Caches s Byte Cache-Blockgröße b Byte Assoziativitätsgrad n Organisationsform Tag Index Byteadresse Direktabbildend a-ld(b)-ld(s/b) ld(s/b) ld(b) Vollassoziativ a-ld(b) 0 ld(b) n-fach assoziativ a-ld(b)-ld( s n b ) ld( s n b ) b) Ein Programm greift auf beliebig verstreuten Speicher lesend zu. Warum erfolgen normalerweise aus Sicht des Arbeitsspeichers dennoch sehr viele sequentielle Zugriffe, wenn ein Cache verwendet wird? Befehle sollen nicht betrachtet werden! Da das Programm auf beliebig verstreuten Speicher lesend zugreift, muss der Cache sehr oft einen neuen Block laden. Das hat zur Folge, dass aus Sicht der Arbeitsspeichers sequentiell alle Bytes dieses Blockes nacheinander angesprochen werden. Aufgabe 8 8.a Anfang: 0x ; Ende: 0x10013fff ld(b) 8.b Zunächst liest das Program jedes Byte in fortlaufende 4-Byte große Wörter und füllt die ersten drei mit demselben Wert für die Grayscale conversion. Nun folgt die FILTER H Routine, welche das Bild startend bei 0x mit einem 1x3 Median Filter filtert. Anschliessend wird mit der FILTER V Routine das Bild noch vertikal mit einem 3x1 Median Filter Pixel für Pixel gefiltert. Jedes dieser Filter zieht immer 3 Pixel in Betracht, entweder horizontal oder vertikal. Jedes der Routinen lädt drei Pixel in jeweils verschiedene Register, betrachtet die letzten 2 Ziffern der jeweiligen Pixelwerte, teilt diese durch 3, addiert jedes dieser Werte und shiftet diese auf einen neuen Wert. Dadurch entsteht ein neues Bild, dessen Pixel durch dessen Nachbarn beeinflusst wurde. Jedoch wird das erste und letzte Pixel, also die Pixel am Rand geskippt. Im horizontalen Filter: // falls counter 0 oder 64 (63+1) sind, skippe 46: andi $t4, $t2, 63 Seite: 6 Gesamt: 7

7 47: beqz $t4, SKIP FILTER H //skippe 48: addi $t4, $t2, 1 49: addi $t4, $t4, 63 50: beqz $t4, SKIP FILTER H //skippe... 68: SKIP FILTER H: 69: lw $t4, ($t0) //in t0 steht die Anfangsadresse Im vertikalen Filter: 129: CMP FILTER V: 130: blt $t2, $t1, LOOP FILTER V //springe, falls der counter t2 am rand t1 angelangt ist 131: jr $ra //return adress, fuehrt zu folgendem:... 26: END: 27: li $v0, 10 28: syscall //ENDE 8.c Alle arithmetischen Befehle wie z.b. div oder add grenzt eine reale MIPS-CPU ein. 8.d Die Hitraten sind: Cacheart Hitrate direktabbildend 45% 2-fach assoziativ 63% 4-fach assoziativ 85% Der Hauptgrund für die miserable Hitrate des direktabbildenden sind die Befehle lw und sw der Filter Funktionen. Der Hauptgrund für die schlechte Hitrate des direktabbildenden sind die Befehle lw und sw der FILTER V Funktion. Seite: 7 Gesamt: 7