METASTABILITÄT VON TAKTFLANKENGESTEUERTEN FLIP-FLOPS AN DER PERIPHERIE VON SYNCHRONEN SCHALTWERKEN

Transkript

1 TAGUNGSBAN MIKROELEKTRONIK 997 METASTABILITÄT VON TAKTFLANKENGESTEUERTEN FLIP-FLOPS AN ER PERIPHERIE VON SYNCHRONEN SCHALTWERKEN P. Balog HTL und FhE am Technologischen Gewerbemuseum, Wien ZUSAMMENFASSUNG: An der Peripherie von synchronen Sysemen sind die Eingangssignale normalerweise asynchron zum Sysemak, und dami ergib sich das Problem, daß die Flip-Flop Ausgänge measabil werden können, da die zeilichen Randbedingungen für einen korreken Flip-Flop Berieb nich erfüll sind. Schalungsechnische Maßnahmen helfen die Measabiliäsgefahr zu reduzieren. Immer dann, wenn ein akflankengeseueres Flip-Flop (edge-riggered flip-flop) einen asynchronen Eingang mi dem Sysemak synchronisieren soll, kann nich garanier werden, daß die Seup- und die Hold-Zei des Flip-Flops eingehalen werden. Bei einer Seup- bzw. Hold-Zei Verlezung beseh eine Wahrscheinlichkei, daß das Flip-Flop in den measabilen Zusand // übergeh,- d.h. der Flip-Flop Ausgang nimm nich nach der definieren maximalen Clock-o-Oupu-Zei einen definieren (digialen) Spannungswer (U O > U OH oder U O < U OL ) an, sondern bleib für undefinierbare Zei dazwischen hängen. ie nächse Abbildung /2/ zeig einige Möglichkeien. In der Praxis wird durch die äußere Beschalung (Belasung) der Ausgang nach einer mehr oder weniger langen Zei wieder einen sabilen, güligen (digialen) Spannungspegel annehmen (siehe Oszillogramme (a) bis (e)). ie definiere, maximale Clock-o-Oupu-Zei wird jedoch sicher nich eingehalen.

2 TAGUNGSBAN MIKROELEKTRONIK 997 as Problem is für den Konsrukeur primär nich der illegale Spannungswer am Ausgang (der könne ohne größere Probleme enweder zu 0 oder zu definier werden), sondern das unvorhersehbare zeiliche Verhalen bis sich ein sabiler Logikpegel am Ausgang einsell. Wird dieser Effek in der Konsrukion nich beache, so kann wegen eines measabilen Flip- Flops an irgend einem (asynchronen) Eingang das Gesamsysem absürzen, da die zu lange Clock-o-Oupu-Zei in der Berechnung der maximalen Sysemakfrequenz naürlich nich berücksichigbar is. Innerhalb eines synchronen geakeen Sysems kann keine Measibiliä aufreen, wenn gil Clock-o-Oupu-Zei des Flip-Flops is größer als die Seup-Zei Akuelle Sysemakfrequenz kleiner als die maximale Sysemakfrequenz Measabiliäsgefährde sind die Schnisellen zwischen zwei synchronen Sysemen mi unerschiedlicher Takfrequenz und naürlich die bereis angesprochene Synchronisaion von asynchronen Eingängen. as Phänomen der Measabiliä is prinzipiell unvermeidbar,- die Wahrscheinlichkei für eine fehlerhafe Operaion kann jedoch besimm werden. Mi einer geeigneen Meßschalung

3 TAGUNGSBAN MIKROELEKTRONIK 997 /2/ und der anschließenden Auswerung der Meßergebnisse kann die folgende Kennlinie approximier werden. Failure Rae (couns / sec) T 0 f C f MAX=K f C f τ x h ie Kennlinie zeig, daß die Wahrscheinlichkei für einen measabilen Ausgang umso geringer is, je späer der Flip-Flop-Ausgang abgease (berache) wird. Näher man sich dem Punk h ( normale Verzögerungszei CO ), so seig die Fehlerrae exponeniell an. Ab einer gewissen Zei seig die Fehlerrae nich mehr an,- ein Maximum is erreich. ieses Maximum is direk proporional zum Produk aus Tak- und aenfrequenz (f C f ). Bei dem mi x gekennzeichneen Zeipunk sind wir bereis so nahe an der Flip-Flop-Takflanke, daß noch keine Änderung am Ausgang sichbar is,- die Fehlerrae spring auf 0. Aus der so aufgenommenen Kennlinie läß sich nun eine Gleichung /3/ ableien: F ()= T f f e τ > h 0 C T 0 ergib sich, wenn die Gerade bis zur Ordinae verlänger wird,- dieser Parameer is abhängig von der Neigung des Flip-Flops measabil zu werden. τ is eine Zeikonsane die

4 TAGUNGSBAN MIKROELEKTRONIK 997 angib, wie schnell sich das Flip-Flop aus der Measabiliä lösen kann (measable recovery ime consan). er MTBF (mean ime beween failures) ergib sich als Kehrwer der Funkion für die Fehlerrae /3//4/: MTBF()= T f f e 0 C τ = eτ T f f 0 C > h Aus dem geforderen MTBF kann dann die einzuhalende Verzögerungszei berechne werden; sie is um ein Exra-elay = - h länger als die im aenbuch spezifiziere normale Verzögerungszei CO = h. Asynchrone Eingänge sollen nich direk in eine FSM eingespeis werden, sondern über ein Synchronizer-Flip-Flop (SFF) /4/ geführ werden. FSM Async.-In SFF Q I x Combinaional Logic O z I y P,FSM CO,SFF SFF O Regiser O := CO,FSM SU,FSM Ein SFF, wie z.b. das 74F5074, ha sehr kleine Seup- und Hold-Zeien, eine kurze Clock-o- Oupu Verzögerungszei und ein sehr gues Measabiliäsverhalen. ie Verzögerungszei des SFF SFF wird so gewähl, daß der MTBF hinreichend groß is ( SFF = CO,SFF + ). ie maximale Sysemakfrequenz errrechne sich zu:

5 TAGUNGSBAN MIKROELEKTRONIK 997 f = Min, SFF P, FSM SU, FSM CO, FSM P, FSM SU, FSM Obwohl das SFF normalerweise schneller is als die Flip-Flops des FSM-Regisers sind, kann es durch hinzufügen der Exrazei zu einer Verringerung der Sysemakfrequenz kommen. ies kann i.a. vermieden werden, wenn zwei SFFs kaskadier werden: Async.-In SFF SU,SFF,2 SFF2 Q Q FSM P,FSM CO,SFF, CO,SFF,2 SFF, CO,FSM SU,FSM ie Sysemakfrequenz wird nun ausschließlich von der FSM besimm und ergib sich zu: f = + + CO, FSM P, FSM SU, FSM ie Verzögerungszei, die dem SFF zur Verfügung seh errechne sich zu: = f SFF, SU, SFF2 iese Zei is i.a. sehr groß,- dami ergib sich auch ein exrem großer MTBF-Wer. Am Beispiel einer 50 MHz FSM (T = 20ns), bei der die asynchronen Eingänge über zwei kaskadiere SFFs vom Typ 74F5074 /4/ (T 0 = s, τ = 35ps, CO,SFF = 7ns, SU,SFF =.5ns) eingespeis werden, ergib sich mi der maximal sinnvollen aenfrequenz von 25 MHz ein MTBF-Wer von:

6 TAGUNGSBAN MIKROELEKTRONIK 997 MTBF = sec = Jahre ieser Wer bedeue für die Praxis, daß die Schalung als measabiliäsfrei zu beweren is. ie selbe Anordnung für verdoppele Verarbeiungsgeschwindigkei mi einer 00 MHz FSM und 50 MHz aenfrequenz führ auf einen MTBF-Wer von: MTBF =2. 53 Sunden An diesem Beispiel sieh man rech deulich, daß es unbeding nowendig is, die Measabiliäseigenschafen eines Sysems genau zu unersuchen. ie 00 MHz FSM is in dieser Implemenierung sicher unbrauchbar. Lieraur: // T. J. Chaney, C. E. Molnar, Anomalous Behavior of Synchronizer and Arbier Circuis, IEEE Transacion on Compuers, April 973, p42-p422 /2/ Monolihic Memories (MMI), Programmable Logic Handbook, Fourh Ediion, 984, p9-3 - p9-6 /3/ Neil H. E. Wese, Kamran Eshraghian, Principles of CMOS VLSI esign, Second Ediion, Addison Wesley, 993, ISBN , p337-p340 /4/ Philips Semiconducers, FAST TTL Logic Series aa Handbook, Book IC5, 992, p955-p962