Selbstrekonfiguration des Funkprototypingsystems HaLo. Marcel Köhler.

Transkript

1 Slbstrkonfiguration ds Funkprototypingsystms HaLo chnisch Univrsität rsdn chnisch Univrsität rsdn

2 Glidrung Motivation Aufgabnstllung Vorstllung dr HaLo Plattform Rkonfigurationsflow ds Gsamtsystms Lösungsansatz atnformat für Rkonfigurationsstrom Modifikation dr Rkonfigurationsbfhl Möglichkitn zur Umstzung in HW mplmntirung Finit Stat Machin Prozssorkrn Validation Prototypnumgbung Vorstllung stsznarin Effizinzbtrachtung Zusammnfassung und Ausblick chnisch Univrsität rsdn Foli 2/2

3 Motivation Erwrb nur Hardwar-/ Softwarprodukt Kund rwartt möglichst gutn Support hir spzill Updatfähigkit Bsitigung von Programmirmängln (Bugs) Stigrung dr Funktionalität schnll auf Kundnwünsch ragirn Kundnzufridnhit als wichtigs Kritrium für Untrnhmn chnisch Univrsität rsdn Foli 3/2

4 Schwrpunkt dr Aufgabnstllung Einarbitung/ Litraturstudium zu: Funkprototypingsystm HaLo JAG-basirt Rkonfiguration von HW-Baustinn Untrsuchung und Evaluirung von Möglichkitn für: Sturung zur Rkonfiguration ds auf dr HaLo Plattform bfindlichn FPGAs mplmntation von Lösungsansätzn für das HaLo-Systm Bispil zur Validation dr ntwickltn Ansätz Effizinzbtrachtungn dr mplmntationsvariantn chnisch Univrsität rsdn Foli 4/2

5 HaLo Prototypingsystm HaLo: Hardwar in th Loop st nur rahtlosgrät Kanalmodll durch raln Funkkanal rstzt Anbindung an Matlab übr USB-ntrfac Zil: möglichst kin zusätzlichr HW-Aufwand, da brits bim Kundn ingstzt! chnisch Univrsität rsdn Foli 5/2

6 Rkonfigurationsflow (S) SP übr USB2. rkonfigurirt für FPGA drzit noch kin Updatfähigkit via USB2. signflow (jtzt) für stzwck B-Fil für daurhaft Spichrung MS- Fil für PROM ownload rfolgt mit Xilinx impa odrjag Programmr wünschnswrt ohn spzill Softwar Rkonfiguration durchzuführn Wgfall Vor-Ort-Srvic bim Kundn *.B *.MS P / JAG Programmr JAG ntrfac Virtx FPGA Xilinx PROM chnisch Univrsität rsdn Foli 6/2

7 SVF Format binhaltt atn und Boundary Scan Bfhl XSVF Format kompakt binär Form ds SVF nhalts Rkonfigurationflow (SOLL) Map B-Fil to MS PROM-Fil Entkopplung von Softwar onvrt MS to SVF onvrt SVF to XSVF Einsatz ds FPGAs zur PROM Programmirung Program Xilinx PROM with XSVF PROM rconfigurs FPGA chnisch Univrsität rsdn Foli 7/2

8 Lösungsansätz atnformat Gignts Format das Entkopplung von HW-/SW- ools rmöglicht SVF als ndustri-standard von nur bdingt instzbar, da hoh Spichrgröß Xilinx spzifischs Format vrspricht Einsatz auf ingbtttn Systmn XSVF Format als Grundlag zur Rkonfiguration nthält Rkonfigurationsdatn + JAG-Bfhl Xilinx PROMs nur übr JAG srill programmirbar XSVF rfordrt atnspichr, dr kompltt ati nthält da kin xtrnr Spichr, Modifikation notwndig chnisch Univrsität rsdn Foli 8/2

9 Lösungsansätz Zusammnhang AP controllr - XSVF AP ontrollr st-logic-rst Run-st/dl Slct-R-Scan Slct-R-Scan aptur-r aptur-r Shift-R Shift-R Exit-R Exit-R Paus-R Paus-R Exit2-R Exit2-R Updat-R Updat-R XSVF Bfhl XREPEA x2 XSAE x XSAE x XRUNES x XSR xe x3ffe XSRSZE x2 XOMASK xfffffff XSRO x xf54593 aus Zusammnhang konnt in algorithmischr Ablauf spzifizirt wrdn chnisch Univrsität rsdn Foli 9/2

10 Lösungsansätz Modifikation dr XSVF-Bfhl Aufwandsgünstig Umstzung im FPGA Wgfall ins xtrnn atnspichrs für XSVF-ati Bytwiss Einlsn und sofortig Abarbitung in Rkonfigurationsinhit OMASK mask XSRO Valu OExpctd XSR xsir_lngth Valu F FF XSVF 2 E 3F 8 xsvf_mod 9 FF 93 F 5 mod.xsvf 2 E 8 3F chnisch Univrsität rsdn Foli /2

11 Lösungsansätz Möglichkitn zur Umstzung in HW Abbildung ins spzifizirtn Algorithmus in HW Variant : FSM Variant 2: Mikrocontrollr + Vrwndung von P-ors + VHL mplmntirung nicht aufwändig + Schnllr Anpassungn im Algorithmus möglich + Rssourcnauslastung gut abschätzbar, da fst intgrirt Komponntn - Einarbitung in Mikrocontrollr-spzifischn Assmblr - vtl. gringr aktrat als FSM-Variant, da mist mhr mist mhrr aktzykln für Ausführung ins Bfhls chnisch Univrsität rsdn Foli /2

12 mplmntirung FSM-Sturung Ralisirung inr Finit Stat Machin FPGA ntrfac zur P UAR srial_in cts 3 2 xsvf_top 8 uart datapath N xsvf_fsm O MS K FPGA ntrfac zum JAG AP clk rst chnisch Univrsität rsdn Foli 2/2

13 mplmntirung µ-ontrollr-sturung Microprozssor-or als Rkonfigurationsinhit Einsatz ds Xilinx Picoblaz Mikrocontrollrs FPGA ntrfac zur P UAR srial_in cts pblaz_top uart 8 rad_strob uart_status_port data_out KPSM3 writ_strob 8 -FF O MS K FPGA ntrfac zum JAG AP clk rst chnisch Univrsität rsdn Foli 3/2

14 Validation Prototypingumgbung Spartan3 Board P (impa) Rückkopplung AP MS K O tdo tck tms tdi tdi tdo X3s2 FPGA XF2 PROM tdi tdo XSVF atnstrom (UAR) JAG standardisirts ntrfac Anstrbung inr Stand-Alon -Lösung univrsll ntgration in andr Systm adaptirbar auf HaLo-Systmkomponntn chnisch Univrsität rsdn Foli 4/2

15 Validation Ablauf inr Rkonfiguration für Xilinx PROMs Rkonfiguration in 3 Phasn: Eras PROM Eras PROM Program all Adrsss Program all Adrsss Vrify all Adrsss Vrify all Adrsss PROM PROM 2 All notwndign Oprationn in dr XSVF-ati wahlwis könnn auch nur inzln Oprationn in dr XSVF-ati nthaltn sin chnisch Univrsität rsdn Foli 5/2

16 Validation Bispil: Löschn ds Konfigurations-PROMs Vrsuch mit Spartan3 Board 2 infach stntwürf rstllt. Schritt: Programmirung PROM mit Konfiguration 2 (impa). Schritt: µ/fsm-sturung auf FPGA ladn (impa). Schritt: XSVF-atnstrom übr UAR V. Schritt: st, ob PROM glöscht wurd Rst/Nustart odr Option Blank hck in impa chnisch Univrsität rsdn Foli 6/2

17 Validation Bispil2: Rkonfiguration ds Konfigurations-PROMs. Schritt: Programmirung PROM mit Konfiguration (impa). Schritt: µ/fsm-sturung auf FPGA ladn (impa). Schritt: XSVF-atnstrom, dr atn mit Konfiguration 2 nthält, übr UAR sndn V. Schritt: st, ob Konfiguration 2 korrkt in PROM gschribn wurd Rst/Nustart lädt nu Konfiguration in FPGA odr Option Radback in impa und Vrglich mit ursprünglichn MS-ati chnisch Univrsität rsdn Foli 7/2

18 Effiizinzbtrachtung Rssourcnvrbrauch auf Spartan3 FPGA FSM µ Slics 34 (6%) 35 (7%) Slic FFs nput LUs Max.aktfrqunz 75,6 MHz 39,6 MHz gringr Flächnbdarf für µ-sturung bi µ höhr brchnt aktfrqunz, abr: Picoblaz bnötigt immr 2aktzykln für Bfhl Aufwand an auszuführndn Oprationn mit 8-Bit Architktur insgsamt höhr Fazit: Abwägung zw. Gschwindigkit und Fläch chnisch Univrsität rsdn Foli 8/2

19 rldigt Aufgabn: Zusammnfassung und Ausblick Btrachtungn zu dn atnaustauschformatn Spzifikation ins Algorithmus zur XSVF-Vrarbitung Aufbau ins Prototypingsystms mplmntation dr Lösungsansätz Bispil zur Validation Effizinzbtrachtungn okumntation ntgration ds AP-Ansturungsmoduls auf HaLo rfolgt durch Signalion GmbH Britstllung ds Faturs für Sommr gplant chnisch Univrsität rsdn Foli 9/2

20 Viln ank für hr Aufmrksamkit! chnisch Univrsität rsdn Foli 2/2