Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 6 und Präsenzaufgaben Übung 7

Transkript

1 Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 6 und Präsenzaufgaben Übung 7 Dominik Schoenwetter Erlangen, 16. Juni 2014 Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg

2 Inhalt 1. Präsenzaufgaben Übung 7 2. Bonusaufgaben Übung 6

3 Inhalt 1. Präsenzaufgaben Übung 7 2. Bonusaufgaben Übung 6

4 Aufgabe 1: Bus Ein einfacher Bus enthalte 32 Adressleitungen, 64 Datenleitungen, sowie die Steuerleitungen MR, MW, IOR, IOW, INT. An diesen Bus können Speicherbausteine und/oder I/O-Komponenten angeschlossen werden. a) Was ist die maximale Größe an Speicher in Byte, der hierbei genutzt werden kann? Unterscheiden Sie dabei byteweise und wortweise Adressierung. Byteweise: 32 Adressleitungen 2 32 Byte = 4 GiB Wortweise: 32 Adressleitungen und 64 Datenleitungen ( 64 Bit ) Bit 8 Bit/Byte = Byte = Byte = 2 35 Byte = 32 GiB Folie 1 / 27

5 Aufgabe 1: Bus b) An den Bus seien CPU, RAM, ROM und ein Tastaturcontroller angeschlossen. Überlegen Sie sich, ob die Busleitungen jeweils Eingang und/oder Ausgang aus Sicht der betreffenden Komponente sind, oder ob eine Komponente eine Leitung gar nicht benötigt. Skizzieren Sie den Aufbau. Folie 2 / 27

6 Aufgabe 5: Pipelining Führen Sie folgendes Programm auf der fünfstufigen Pipeline aus der Vorlesung aus. Es sollen keine optimierenden Mechanismen wie spekulative Ausführung, Forwarding o.ä. verwendet werden. Spünge sollen so früh wie möglich ausgeführt werden. 1 movl $0,%eax 2 movl $1,%ecx 3 jmp Lcond 4 Lbdy: 5 incl %eax 6 Lcond: 7 cmpl %ecx,%eax 8 jlt Lbdy 9 xorl 0xFF,%eax Folie 12 / 27

7 1 movl $0,%eax 2 movl $1,%ecx 3 jmp Lcond 4 Lbdy: 5 incl %eax 6 Lcond: 7 cmpl %ecx,%eax 8 jlt Lbdy //eax<ecx 9 xorl 0xFF,%eax Takt BH BD OH BA RS %eax %ecx 0 movl 1 movl movl 2 jmp movl movl 3 incl jmp movl movl 4 cmpl jmp movl movl 5 jlt cmpl jmp movl 0 6 xorl jlt cmpl jmp xorl jlt cmpl xorl jlt cmpl xorl jlt incl jlt cmpl incl jlt jlt cmpl incl jlt cmpl incl jlt cmpl incl xorl jlt cmpl xorl jlt cmpl xorl jlt cmpl xorl jlt xorl jlt xorl jlt xorl xorl xorl xFE 1 Folie 13 / 27

8 Inhalt 1. Präsenzaufgaben Übung 7 2. Bonusaufgaben Übung 6

9 Aufgabe 4: MARS Laden Sie die Datei lena.asm aus StudOn. Sie enthält ein Graustufenbild (Label lena) 2 und die Routinen START, INIT, FILTER_H und FILTER_V. a) In welchem Adressbereich (Anfang, Ende) im Hauptspeicher befindet sich das Eingabebild? 0x x10013FFF 4096 Worte 4 Byte Wort = Byte = 0x4000 Byte 2 Folie 14 / 27

10 Aufgabe 4: MARS b) Mittels Tools Bitmap Display kann Speicherinhalt grafisch angezeigt werden. Die einzelnen Bytes eines 4-Byte Datenwortes im Speicher werden als Farbinformation für Rot, Grün und Blau interpretiert. Die Routine INIT kopiert die Farbinformation zu Beginn auf alle Kanäle, um das Graustufenbild richtig darzustellen. Stellen sie die Pixelgröße jeweils auf 4, und die Display-Größe auf Vergessen Sie nicht, auf Connect to MIPS zu drücken. Nachdem das Programm durchgelaufen ist, sollten Sie folgendes Bild sehen (siehe Simulator) Das obere Bild zeigt die Eingabe, das Mittlere das Zwischenergebnis nach Durchlauf von FILTER_H und das Untere das Endergebnis nach FILTER_V. Erklären Sie das Zustandekommen der Ergebnisbilder anhand des Programms! Gehen Sie dabei darauf ein, was in den Routinen FILTER_H und FILTER_V passiert, und beschreiben Sie die Auswirkungen auf das Bild. Was geschieht an den Rändern? Warum? Folie 15 / 27

11 Aufgabe 4: MARS Bild wird bei beiden Filtern punktuell eingelesen Aus jeweils drei Pixeln wird der Mittelwert gebildet (horizontal oder vertikal) und das Ergebnis ins Zielbild gespeichert Rauschen wird gemildert Ränder bleiben unverändert (kein linker/rechter Nachbar für Mittelwertbildung) Folie 16 / 27

12 Aufgabe 4: MARS c) Mittels Tools Data Cache Simulator kann die Effizienz eines parametrierbaren Caches simuliert werden. Ermitteln Sie für einen direktabbildenden Cache, einen 2-fach und einen 4-fach assoziativen, jeder mit 8 Blöcken und 8 Datenworten pro Block, die Hit-Rate, jeweils einzeln für jede aufgerufene Funktion (INIT, FILTER_H, FILTER_V)! Nutzen Sie dazu entweder Breakpoints, die Sie durch Setzen des Hakens im Execute-Fenster gezielt aktivieren können oder kommentieren Sie die anderen Funktionsaufrufe aus. Folie 17 / 27

13 Aufgabe 4: MARS Organisationsform Routine Hit-Rate in % DA 2-fach assoziativ 4-fach assoziativ INIT 94 FILTER_H 46 FILTER_V 0 INIT 94 FILTER_H 94 FILTER_V 1 INIT 94 FILTER_H 94 FILTER_V 88 Folie 18 / 27

14 Aufgabe 4: MARS d) Erklären Sie die Ursache der einzelnen Hit-Raten konkret anhand des Caches und der Speicherzugriffsmuster der Funktionen. Hinweis: Überlegen Sie sich dazu, wie eine bzw. benachbarte Bildzeilen auf die Cache-Blöcke verteilt werden. Tools Memory Reference Visualization kann außerdem bei der Analyse hilfreich sein. Folie 19 / 27

15 Aufgabe 4: MARS Vorüberlegung Bild ist Pixel 1 Pixel hat 4 Byte 64 4 = 256 Byte pro Zeile Cache hat 8 Blöcke zu je 8 Datenwörtern Cachegröße = = 256 Byte In den Cache passt eine Zeile des Bildes DA: 8 Mengen Eine achtel Zeile pro Menge möglich (32 Byte) 2-fach: 4 Mengen a 2 Blöcke Eine viertel Zeile pro Menge möglich (64 Byte) 4-fach: 2 Mengen a 4 Blöcke Eine halbe Zeile pro Menge möglich (128 Byte) Folie 20 / 27

16 Aufgabe 4: MARS Byte Wort Block 8 Blöcke 64 Zeilen Folie 21 / 27

17 Zugriffsmuster INIT Zeilenweise Iteration über alle Pixel des Bildes Jedes Datenwort wird dabei einmal gelesen und einmal geschrieben Erster Zugriff auf einen neuen Block: Cache-Miss Alle anderen Zugriffe auf diesen Block: Cache-Hit 1 Read 2 Write 3 Read 4 Write 5 Read 6 Write 7 Read 8 Write 9 Read 10 Write 11 Read 12 Write 13 Read 14Write 15 Read 16 Write Ergibt eine Hit-Rate von = 93.75% Unabhängig von Organisationsform, da nur Compulsory-Misses! Folie 22 / 27

18 Zugriffsmuster FILTER_H lena result 4 Folie 23 / 27

19 Zugriffsmuster FILTER_H lena result 4 Für jeden Pixel wird auf min. zwei verschiedene Blöcke zugegriffen Für Pixel am Rand eines Blockes sogar auf drei Pixel 3 und 4 haben gleiche Koordinaten in ihrem jeweiligen Bild Blöcke haben gleichen Index, verdrängen sich u.u. gegenseitig Abhängig von Organisationsform! Folie 24 / 27

20 FILTER_H, Direktabbildender Cache lena Direktabbildender Cache result result lena result Zugriff 1: Miss Zugriff 2: Hit Zugriff 3: Hit Zugriff 4: Miss, Verdrängung! Außerdem: Misses für Blockübergange 46% Hit-Rate Folie 25 / 27

21 FILTER_H, 2-fach assoziativer Cache lena 2-fach assoziativer Cache result result lena result Die benötigten Blöcke können beide gleichzeitig im Cache stehen keine gegens. Verdrängung mehr Misses für Blockübergange 94% Hit-Rate Folie 26 / 27

22 Weitere Betrachtungen FILTER_H, 4-fach assoziativ Auch 94% Hit-Rate FILTER_V, Direct Mapped 0% Hit-Rate da gegenseitige Verdrängung FILTER_V, 2-fach assoziativ Erste und letzte Zeile liefern Hits (hier werden nur die Ränder kopiert) 1% Hit-Rate FILTER_V, 4-fach assoziativ Erste und letzte Zeile liefern Hits (hier werden nur die Ränder kopiert) 88% Hit-Rate da alle vier Blöcke nun im Cache stehen können Folie 27 / 27

23 Präsenzaufgaben Übung 7 Bonusaufgaben Übung 6 Kontakt Dominik Schoenwetter M.Eng. / Dipl.-Ing. (FH) Lehrstuhl für Informatik 3 (Rechnerarchitektur) Tel.: Fax: Mail: dominik.schoenwetter@cs.fau.de FAU Erlangen-Nürnberg Martensstr. 3 - Raum Erlangen visit: www3.informatik.uni-erlangen.de