Grundlagen der IBM Mainframe Architektur

Transkript

1 Grundlagen der IBM Mainframe Architektur Juni 2007 Markus Ertl FTSS System z markus.ertl@de.ibm.com

2 Trademarks IBM Systems and Technology Group The following are trademarks of the International Business Machines Corporation in the United States and/or other countries. APPN* CICS* DB2* DB2 Connect e-business on demand e-business logo* Enterprise Storage Server ESCON* FICON FICON Express GDPS* Geographically Dispersed Parallel Sysplex HiperSockets IBM* IBM eserver IBM logo IMS iseries Multiprise* NetView* OS/2* OS/390* Parallel Sysplex* PR/SM Processor Resource/Systems Manager pseries The following are trademarks or registered trademarks of other companies. Resource Link S/390* S/390 Parallel Enterprise Server Sysplex Timer* TotalStorage VM/ESA* VSE/ESA WebSphere* z/architecture z/os* z/vm* zseries* * Registered trademarks of IBM Corporation Java and all Java-related trademarks and logos are trademarks of Sun Microsystems, Inc., in the United States and other countries. UNIX is a registered trademark of The Open Group in the United States and other countries. Microsoft, Windows and Windows NT are registered trademarks of Microsoft Corporation. SET and Secure Electronic Transaction are trademarks owned by SET Secure Electronic Transaction LLC. * All other products may be trademarks or registered trademarks of their respective companies. Notes: Performance is in Internal Throughput Rate (ITR) ratio based on measurements and projections using standard IBM benchmarks in a controlled environment. The actual throughput that any user will experience will vary depending upon considerations such as the amount of multiprogramming in the user's job stream, the I/O configuration, the storage configuration, and the workload processed. Therefore, no assurance can be given that an individual user will achieve throughput improvements equivalent to the performance ratios stated here. IBM hardware products are manufactured from new parts, or new and serviceable used parts. Regardless, our warranty terms apply. All customer examples cited or described in this presentation are presented as illustrations of the manner in which some customers have used IBM products and the results they may have achieved. Actual environmental costs and performance characteristics will vary depending on individual customer configurations and conditions. This publication was produced in the United States. IBM may not offer the products, services or features discussed in this document in other countries, and the information may be subject to change without notice. Consult your local IBM business contact for information on the product or services available in your area. All statements regarding IBM's future direction and intent are subject to change or withdrawal without notice, and represent goals and objectives only. Information about non-ibm products is obtained from the manufacturers of those products or their published announcements. IBM has not tested those products and cannot confirm the performance, compatibility, or any other claims related to non-ibm products. Questions on the capabilities of non-ibm products should be addressed to the suppliers of those products. Prices subject to change without notice. Contact your IBM representative or Business Partner for the most current pricing in your geography.

3 Agenda Einführung Entwicklung in der IBM Die IBM Server Familien Vom System/360 zur z-architektur Überblick System z Architektur Die aktuellen Mainframes Strukturen - Funktionalität T

4 IBM Forschungs- und Entwicklungszentren Yorktown Heights Toronto Rochester Hursley Boulder Dublin Greenock Boeblingen Krakow Moscow Beijing San Jose Almaden Santa Teresa Tucson Austin Paris Zurich Rom Burlington Endicott East Fishkill Poughkeepsie Raleigh Haifa Bangalore Pune Delhi Fujisawa Tokio Yasu Yamato Shanghai Taipei Gold Coast Forschung Hardware Entwicklung Software Entwicklung Hardware und Software Entwicklung Perth Sydney

5 IBM Systems and Technology Group IBM Deutschland Entwicklung Mit mehr als Mitarbeitern ist Böblingen eines der größten IBM Entwicklungszentren außerhalb der USA.

6 System Hardware System Platform Techn. & Strategy Server / OEM Microprocessor Server System HW Embedded Service Controllers Simulation of Systems ASIC Design Center Cell & Power Blades System z Firmware Host Firmware IO Firmware System Control & Support IBM Systems and Technology Group IBM Deutschland Entwicklung Portfolio On Demand Computing Support Center System Software System z Linux & Virtualization Linux Technology Center Linux Systems Management Linux on Cell z/vse Storage Software Technical Marketing Competence Center Engineering & Technology Services HPC Bluegene Cell Telematics EMEA Executive Briefing Center On Demand Operating Environment VE / Systems Provisioning IBM Dynamic Infrastructure Systems Mgmt for z/os SAP on all IBM Systems Tivoli System Automation Suite Tivoli Storage Mgr. Components Information Management DB2 Tools - System z - distributed DB2 for SAP Information Integration - Search Technology Content Mgmt. Business Intelligence ISV & SI Support Linux Center of Competence SWG Services WebSphere Solutions & Services Portal Server Business Process Solutions BI for Financial Networks Lab based Services Pervasive Computing Voice Technology Sensors & Actuators (RFID) Grid Customer Support Center

7 Universitätsbeziehungen Partner Universitäten Universität Stuttgart Humboldt-Universität zu Berlin U N I V E R S I T Ä T H A M B U R G

8 Ausbildung M.S. 41,1% PhD 9,7% B.S. 34,7% Junior High School 10,8% General Engineering 3,7%

9 Profession Mathematics 7% Physics 6% Misc 18% Computer Science 40% Engineering 29%

10 Jobs Software- Developer 57,0 % Manager 8,5 % Personal, Finance + Controlling 3,1 % Technician 2,3 % Hardware-& Firmware- Developer 29,1 %

11 IBM Lab Böblingen Frauen Männer

12 Die IBM ServerFamilien System z S/390 (Zero-Downtime) System p RS/6000 (Performance) System i AS/400 (Integration) System x Intel-Server (Enterprise X-Architecture) IBM Blades ƒintel-basierend (HS21) ƒamd-basierend (LS21) ƒppc970 basierend (JS21) ƒcell basierend (QS20)

13 Von 'System/360' (S/360) zu ESA/390 und z/-architektur 1964 S/360 CISC, 24bit Adressierung, 'Real Storage', Uniprozessoren Amdahl, G.M., Blaauw, G.A., and Brooks, F.P.: Architecture of the IBM System/ S/370 'Virtual Storage', Multiprozessor-Unterstützung, S/370 XA (Extended Architecture) 31bit Adressierung (2GB), 'Expanded Storage' (>2GB), 'Channel Subsystem' 'Interpretive Execution': Basis für Logische Partitionierung ('LPAR') 1988 ESA/370 ESA = Enterprise Systems Architecture, Logische Partitionierung Ausbau der Speicher-Zugriffsmethoden: Mehr als ein 'address space 1990 ESA/390 'ESCON' (Enterprise Systems Connection Architecture) Glasfasertechnologie... Datenkompression, Kryptographie, LPAR Erweiterungen 1994 Parallel Sysplex, Übergang von Bipolar zu CMOS Technologie 'Coupling Facility', Cluster von bis zu 32 x 16-way MultiProzessoren 'FICON' (Fiber Channel Connectivity), Ausbau der Glasfasertechnologie 2000 z/-architektur (64-bit), z900, z800, z990(2003), z890(2004),z9 EC(2005), z9 BC(2006)

14 Warum System z? 'Klassische' S/390 (System z) Funktionalitäten RAS (Reliability, Availability, Serviceability): HW & SW, % Robustheit gegenüber unterschiedlichsten Lasten ƒviele verschiedene Anwendungen ( Mixed workloads ) bei sehr hoher Auslastung (90+% ) ƒohne 'Einbrüche' der Antwortzeit Flexibilität ƒlogische Partitionierung mit sehr weitreichender dynamischer Rekonfigurierbarkeit (Prozessoren, Eingabe/Ausgabe, Speicher...) ƒ'capacity on Demand',..., 'Intelligent Resource Director'... Skalierbarkeit: Symmetrische MultiProzessoren & Cluster (Parallel Sysplex) ƒsehr effiziente 1 54 way HW-SMP-Strukturen Sehr effiziente System-SW ƒparallel Sys(tem) (Com)plex: bis zu 32 Systeme Verbunden durch Coupling Technology: ƒcoupling Facility, Coupling Links, Sysplex Timer, S(erver) T(ime) P(rotocol) Last not least: Nachhaltigkeit

15 Mainframe / System z Server Characteristika Prozessoren, Speicher und Geräte werden von vielen virtuellen Servern gemeinsam benutzt ( shared ) Auf System z Servern laufen typischerweise vielfältige, unterschiedliche Anwendungen gleichzeitig oder zu verschiedenen Zeiten: on demand Prozessor-Taktfrequenz ist oft geringer als die von Stand-Alone Prozessoren 1,4 GHz 1,7 GHz im Vergleich zu GHz Durchschnittliche Prozessor Auslastung kann sehr hoch sein:...80% % Ausgezeichnete Möglichkeit, Anwendungen zu konsolidieren, die auf schwach genutzten Stand-Alone Servern laufen

16 Mainframe / System z Server Characteristika Zur Durchsatzoptimierung nutzt der Instruktions-Prozessor andere Prozessoren zur Abarbeitung spezieller Aufgaben System Assist Prozessoren (SAP) für I/O Operationen Kryptographische Hardware (PU-Funktionen, Adapterkarten) für Daten-Ver-(Ent-)schlüsselung Programme und Daten können gemeinsam von virtuellen Servern genutzt werden ( sharing ) Kommunikation zwischen virtuellen Servern mit internen Methoden HiperSockets, VM Guest LAN, Virtual Channel to Channel,... Ressourcen (Prozessoren, Speicher, I/O) können im laufenden Betrieb dem tatsächlichen Bedarf angepasst werden Kapazität kann im laufenden Betrieb durch den Kunden hinzugefügt werden: On Demand Infrastruktur

17 Dedizierte Prozessoren für spezielle Aufgaben: Technische Lösungen für ökonomische Herausforderungen System Assist Prozessor (SAP) Exklusiv für I/O: Standard auf allen CMOS-Prozessoren Internal Coupling Facility (ICF ) Exklusiv für Parallel Sysplex (CFCC) Integrated Facility for Linux (IFL ) Exklusiv für Linux zseries Application Assist Processor (zaap ) Exklusiv für Java Workloads auf z/os 1.6+ z9 Integrated Information Procesor (ziip ) Exklusiv für ausgewählte DB2 Workloads auf z/os 1.6+ / DB2 V8 Identische Hardware wie Standard-Prozessor Niedrigerer Preis als für Standard Prozessor Gehen nicht in die Berechnung traditioneller zseries Software-Gebühren ein

18 Geschwindigkeit? Je nach Anwendung: Wenn es vor allem auf ausgewogene Systemleistung aller Komponenten und nicht nur eine hohe CPU- Drehzahl ankommt, kann der Mainframe Server durchaus die Nase vorn haben CPU Busy I/O Busy CPU-Zeit Speicher-Zeit I/O-Zeit CPU Busy I/O Busy Stand Alone CPU-Zeit Speicher- Zeit I/O-Zeit Mainframe

19 z/-architektur-elemente Hauptspeicher Byte-weise adressierbar 64bit Adressierbarkeit 'shared' von allen CPU'S I/O Anschlüsse 'alt': parallel (Kupferkabel),4.5MB/sec 1990': seriell (Glasfaser), 17MB/sec 1999: FiCON (Glasfaser),100+MB/sec 2006: FiCON Express 4, 500MB/sec ESCON & FiCON 'Directoren' 'Schalter', 'switches' Control Units (CU) Steuereinheiten Endgeräte, 'Devices' Festplatten(HD), Bandeinheiten (Tapes), Drucker (Printer),... Netzwerk (GbE,...) HD Main Storage Hauptspeicher CU Switch Channel Subsystem 'E/A Kanäle' Switch CPU CU CU CU CU HD HD HD HD HD HD HD HD HD 1 54 CPU GbE GbE Sys

20 Scalability: System-Structures optimized for data The key problem of current microprocessor-systems: Memory access does not scale with CPU-frequency! x Memory (... GB) Memory Memory Memory x Level 2 Cache (.. MB) Level 2 Cache Level 2 Cache Level 2 Cache 1x Daten Cache (... KB) CPU Instr. Cache (... KB)... CPU... CPU CPU Communication between multiple processors???...

21 Multiprocessor Structures Hierarchy of distributed switches with NUMA (Non-Uniform-Memory-Access) characteristics : x Can be realized with off-the shelf standardcomponents Typically CPU-centric Limited Single Image Scalability x 1x CPU CPU CPU CPU CPU CPU CPU CPU CPU CPU CPU CPU Or a single central switch with concurrent access by all CPUs Highly optimized special L2-design Shared Level 2 Cache Requires extremely dense packaging Data centric Highly scalable CPU CPU CPU CPU CPU CPU CPU CPU CPU CPU CPU CPU zseries /System z: the system for data Extremely flexible Self-optimizing Extremely high availability

22 z9-ec Systemstruktur: z9-ec Single Book Speicher (bis zu 128 GB) MBA STI STI 2 x 2.7 GB/s MBA STI STI 2 x 2.7 GB/s MBA STI STI 2 x 2.7 GB/s Level 2 Cache (40 MB) MBA MBA STI STI STI STI 2 x 2.7 GB/s 2 x 2.7 GB/s MBA STI STI 2 x 2.7 GB/s PU PU PU PU PU PU PU PU PU PU PU PU MBA STI STI 2 x 2.7 GB/s MBA STI STI 2 x 2.7 GB/s 43.2 GB/s

23 z9-ec Prozessor Book Layout Bis zu 8 hot pluggable MBA/STI Anschluss-Karten MCM "F1" "D1" "D2" "D3" "D4" "D5" MSC SD Hitachi CP SD Hitachi CP SC SD SD CP 2 MSC CP CP "D6" "D7" "D8" Front View Note: 4 oder 8 steckbare Speicher Karten Jede MBA Anschlusskarte ist hot-pluggable und hat 2 STIs Speicher Karten Bis zu 128 GB Seitenansicht

24 Z9 EC Model S38 Communication Ring Structure CEC Board backplane Book 0 Book 2 P r o c e s s o r C a r d MCM Memory MBA Fanout Slot 1 Book 3 P r o c e s s o r C a r d MCM Memory MBA Fanout Slot 2 Book 0 P r o c e s s o r C a r d MCM Memory MBA Fanout Slot 3 Book 1 P r o c e s s o r C a r d MCM Slot 4 Book 2 Memory MBA Fanout Book 3 Book 1 The ring structure consists of two rings (one running clockwise, the other counterclockwise) In a two or three Book configuration, Jumper Book(s) (installed in the CEC cage) complete the ring Jumper Books are not needed for a single-book configuration Books may be able to be inserted into or removed from the ring nondisruptively* May allow Concurrent book add for model upgrade Enhanced book availability to return a book after removal for upgrade or repair * Customer pre-planning required, may require acquisition of additional hardware resources

25 z9 EC Multi-Chip Module (MCM) 95mm x 95mm MCM 102 Lagen Glas-Keramik 16 Chip Plätze, 217 Kondensatoren km interne Verdrahtung MSC PU PU CLK PU SD SD PU PU SD SD SC MSC PU PU PU CMOS 10K Chip Technologie PU, SC, SD und MSC Chips 10 Lagen Kupfer Verdrahtung 8 PU Chips/MCM mm x mm 121 Million Transistoren/Chip L1 Cache/PU 256 KB I-cache 256 KB D-cache 0.58 ns Cycle Time (1.7 Ghz) 4 System Data (SD) Cache Chips/MCM mm x 15.40mm L2 cache pro Book 660 Millionen Transistoren/Chip 40 MB 1 Storage Control (SC) chip 16.41mm x 16.41mm 162 Millionen Transistoren L2 Cache Crosspoint Switch L2 Ring-Zugriff auf / von anderen MCMs 2 Memory Storage Control (MSC) Chips mm x mm 24 Millionen Transistoren/Chip Speicherkarten (L3) Interface zum L2 L2 Zugriff auf / von MBAs (off MCM) 1 Clock (CLK) chip - CMOS 8S Clock und ETR Receiver

26 z9 EC Multi-Chip Module (MCM) 95mm x 95mm MCM 102 Lagen Glas-Keramik Höchstverfügbarkeit in Hardware: Instruction 16 Chip Plätze, retry 217 Kondensatoren Exklusiv km interne für IBM Verdrahtung zseries & System z9 MSC PU PU MSC PU SD SD PU PU SD SD PU CLK PU SC PU CMOS 10K Chip Technologie PU, SC, SD und MSC Chips 10 Lagen Kupfer Verdrahtung 8 PU Chips/MCM mm x mm 121 Million Transistoren/Chip L1 Cache/PU 256 KB I-cache 256 KB D-cache 0.58 ns Cycle Time (1.7 Ghz) 4 System Data (SD) Cache Chips/MCM mm x 15.40mm L2 cache pro Book 660 Millionen Transistoren/Chip 40 MB 1 Storage Control (SC) chip 16.41mm x 16.41mm 162 Millionen Transistoren L2 Cache Crosspoint Switch L2 Ring-Zugriff auf / von anderen MCMs 2 Memory Storage Control (MSC) Chips mm x mm 24 Millionen Transistoren/Chip Speicherkarten (L3) Interface zum L2 L2 Zugriff auf / von MBAs (off MCM) 1 Clock (CLK) chip - CMOS 8S Clock und ETR Receiver

27 Mainframe / System z Server Umgebungen ERP transaction action transaction Appl.+DB business appl. IMS CICS DL/I DB2 Siebel WebSphere e-commerce Java & EJB Appl* Linux Appl Consolidate Cluster/Parallel File/Disk/Print JVM L L L L L L L z/os Linux z/vm PR/SM LPAR System z Plattform

28 IBM Systems and Technology Group IBM System z: Der Inbegriff klassischer Mainframe Stärken Reliability, Availability, Serviceability Sicherheit (kryptographische HW und mehr...) Skalierbarkeit Scale up on demand Scale out on demand Die Fundamente: ƒarchitektur 64bit, QDIO,... ƒtechnologie, Packaging MultiChipModule,... ƒimplementierung Interne und externe Bandbreite 'Storage Hierarchy': L1, L1.5, L2,... ƒvirtualisierung: 'sharing physical resources' CPU, Speicher,... I/O, Netzwerk, (LAN) Die Konsolidierungs-Plattform ƒon Demand Technologien Redundante Ressourcen, hot-pluggable IO,, OOCoD FW1

29 Weit fortgeschrittene On Demand Technologien: Concurrent Upgrade - CBU, CIU, OOCoD CBU Capacity Backup - Vorübergehendes 'Notfall'-Upgrade ƒ Unterbrechungsfreies vorübergehendes Hinzufügen von CPs in einer Notfall-Situation (erfordert entsprechenden Vertrag) ƒ Kunde (oder IBM) aktiviert Upgrade im Notfall oder zu Testzwecken ƒ Anschließend (nach Test oder Behebung des Notfalls): Unterbrechungsfreies Downgrade CIU Customer-Initiated Upgrade - Dauerhaftes Upgrade ƒ Möglichkeit der Bestellung und Installation eines dauerhaften Upgrades durch den Kunden via Resource Link (Web) and IBM Remote Support Facility (RSF) ƒoocod - On/Off Capacity on Demand - Temporary capacity upgrade ƒ Unterbrechungsfreies vorübergehendes Hinzufügen von CP s oder IFL s oder ICF s oder zaap s nach Belieben (in jeder Situation) ƒ Erfordert OOCoD "right to use" Feature (0!) für OOCoD Vertrag und administrative Vorbereitung ƒ Bestellung und Installation durch den Kunden via Resource Link und IBM RSF (CIU) ƒ Bestellungen auf Vorrat möglich ƒ Unterbrechungsfreie Entfernung der Zusatzkapazität wenn nicht mehr erforderlich/gewünscht

30 IBM Systems and Technology Group Single System System z Continuous Availability Parallel Sysplex GDPS 1 to 32 Systems Site 1 Site 2 Built In Redundancy Capacity Upgrade on Demand Capacity Backup Hot Pluggable I/O Concurrent LIC updates Addresses Planned/Unplanned HW/SW Outages Flexible, Nondisruptive Growth Capacity beyond largest CEC Scales better than SMPs Dynamic Workload/Resource Management Addresses Site Failure/Maintenance Sync/Async Data Mirroring Eliminates Tape/Disk SPOF No/Some Data Loss Application Independent

31 IBM System z9 EC Überblick Maschinen-Typ Modelle: S08, S18, S28, S38 und S54 Processor Units (PUs) 12 (16 für Model S54) PUs pro Book 2 SAPs pro Book, standard 2 Spares pro Server 8, 18, 28, 38 oder 54 PUs verfügbar Central Processors (CPs), Integrated Facility for Linux (IFLs), Internal Coupling Facility (ICFs), System z9 Application Assist Processors (zaaps), optional zusätzliche System Assist Processors (SAPs) Speicher Minimum 16 GB Bis zu 512 GB pro System, In 16 GB Schritten I/O Bis zu 16 STIs pro Book, 2.7 GB/s Bis zu 4 Logical Channel Subsystems (LCSSs) Bis zu 4 x 256 = 1024 Kanäle Gesamt-System I/O Bandbreite GB/s Virtualisierung Bis zu 60 LPARs

32 Interne Batterien (optional) Strom Versorgung z9-ec Unter der Haube Hybrid Kühlung Prozessor Books und Speicher CEC Cage 3x I/O Cages STI Kabel Frontansicht Support Elemente

33 z9-ec Central Electronic Complex : PUs, Speicher, IO-Anschlüsse... Nimmt bis zu vier Prozessor Books auf Enhanced Book Availability

34 z9 BC Ein moderner Mainframe für mittlere Unternehmen Basiert auf System z9 Enterprise Class (z9 EC) Technologie Gebaut für große Flexibilität mit 2 Modellen Mehr Engines für spezielle Arbeitslast System z Application Assist Prozessor (zaap), Integrated Facility for Linux (IFL), Internal Coupling Facility (ICF), Integrated Information Processor (ziip) On demand Erweiterungsmöglichkeiten Aussergewöhnlich viele Erweiterungsstufen On/Off Capacity on Demand (On/Off CoD) Möglichkeiten Starke Netzwerk- und Verbindungsoptionen FICON Express4 Niedrigere Einstiegskosten für FICON mit neuer 2-port FICON Karte Mit allen System z9 krytographischen Funktionen Operating System Unterstützung wie bei z9 EC Niedrige Einstiegsinvestition mit vielen Optionen

35 z9 BC Model R07 Machine Type 2096 Model R07 Processor Units (PUs) 8 PUs pro System 1 SAP pro Book, Standard Keine dedizierten Spares 7 PUs sind verfügbar 1 bis 3 Central Processors (CPs) Integrated Facility for Linux (IFLs), Internal Coupling Facility (ICFs), System z Application Assist Processors (zaaps), System z9 Integrated Information Processors (ziips), optional System Assist Processors (SAPs) Bis zu 15 LPARs Speicher Minimum 8 GB Bis zu 64 GB pro System In 8 GB Schritten I/O Bis zu 16 STIs pro System 2.7 GB/s System I/O Bandbreite 43.2 GB/s Bis zu 2 Logical Channel Subsystem (LCSS) Bis zu 4 I/O Domains Bis zu 240 Kanälen abhängig von Channel types

36 z9 BC Model S07 Machine Type 2096 Model S07 Processor Units (PUs) 8 PUs pro System 1 SAP pro Book, Standard Keine dedizierten Spares 7 PUs sind verfügbar 0 bis 4 Central Processors (CPs) Integrated Facility for Linux (IFLs), Internal Coupling Facility (ICFs), System z Application Assist Processors (zaaps), System z9 Integrated Information Processor (ziip), optional System Assist Processors (SAPs) Reines IFL System ist möglich Up to 30 LPARs Speicher Minimum 8 GB Bis zu 64 GB pro System In 8 GB Schritten I/O Bis zu 16 STIs pro 2.7 GB/s System I/O Bandbreite 43.2 GB Bis zu 2 Logical Channel Subsystems (LCSSs) Bis zu 7 I/O Domains Bis zu 420 Kanälen abhängig von Channel types

37 z9 BC Ein Blick unter die Haube A Frame Interne Batterien (optional) Strom Versorgung Ein Book: Prozessoren und Speicher CEC Cage STI Kabel I/O Cage Support Elemente (Gate mit Laptops weggeklappt) Fiber Quick Connect Feature (optional) Frontansicht

38 Sicherheit Common Criteria Security Certification - ISO Standard - Evaluation Assurance Level (EAL) 1..7, höher = besser - Evaluierung z.b. vom Bundesamt für Sicherheit in der Informationstechnik USA: NSA für EAL >5 EAL5 Logical Partitioning Zertifizierung z900, z800, z990 EAL3+ Zertifizierung für z/os 1.6 mit RACF Feature - beinhaltet Controlled Access Protection Profile (CAPP) EAL3+ und Labeled Security Protection Profile (LSPP) EAL 3+

39 System z9 and zseries Cryptographic Technology Continue to provide flexible Secure Sockets Layer (SSL) acceleration Continue to provide competitive symmetric performance in a security-rich environment Provides integration of Crypto features via ICSF Focus on required certifications and open standards Continue to improve performance Each Crypto Express2 feature on a System z9, with both adapters configured as accelerators is designed to provide up to 6000* SSL handshakes per second z900/z800 Dec. 2000/ May Chips on CEC Board - CMOS7s+ PCICC/PCICA (10/01) G6 June Chips on Processor MCM - CMOS5x + PCICC (6/99) G5 Sept Chips on Processor MCM - CMOS5x + PCICC (6/99) G4 Sept SCMs on Planar Board - CMOS5x G3 June 1997 SCMs on Planar Board - CMOS5x *These measurements are examples of the maximum handshakes per second achieved in a laboratory environment with no other processing occurring and do not represent actual field measurements. Details are available upon request. z9 BC May 2006 Crypto Express2 z9 EC September 2005 Crypto Express2 z990/z890 January 2005 Crypto Express2 z890 May 2004 PCIXCC/PCICA z990 - September 2003 PCIXCC z990 - June 2003 CPACF/PCICA z900/z800 Dec. 2000/ May Chips on CEC Board - CMOS7s+ PCICC/PCICA (10/01)

40