Übertragungskennlinien

Größe: px

Ab Seite anzeigen:

Download "Übertragungskennlinien"

Barbara Kuntz
vor 6 Jahren
Abrufe

1 Übertragungskennlinien für H- und L-Pegel für H- und L-Pegel NOT Funktion = /X Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 25 Übertragungskennlinien für H- und L-Pegel für H- und L-Pegel Funktion = X Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 26

2 Übertragungskennlinien Einfluß der Last F L = F L = Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 27 Übertragungskennlinien Einfluß der Versorgungsspannung 5,5 V 5, V 4,5 V Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 28 2

3 Statischer Störabstand garantierter statischer Störabstand bei L-Pegel garantierter statischer Störabstand bei H-Pegel VIL V OL VOH V IH Der größere statische Störabstand besteht bei H-Pegel. Fehlfunktion Zerstörung 2 V,8 V Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 29 t Dynamischer Störabstand Als dynamischen Störabstand bezeichnet man die Amplitude eines eingekoppelten Störimpulses bestimmter Breite, die den logischen Zustand der Schaltung gerade noch nicht verändert. Je kurzer die Schaltzeit eines Logikgatters, desto niedriger wird der dynamische Störabstand. Störimpulsamplitude in V Störimpulsbreite in ns 74ALS 74LS Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 3 3

4 Signallaufzeit und Flankenzeiten V I V O Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 3 Signallaufzeit und Flankenzeiten t r rise-time Anstiegszeit für LH- oder positive Flanke t f fall-time Abfallszeit für HL- oder negative Flanke t phl propagation delay Signalverzögerung HL t phl + t plh t p = t plh propagation delay Signalverzögerung LH 2 t THL output transition time Abfallszeit für HL- oder negative Flanke t TLH output transition time Anstiegszeit für LH- oder positive Flanke 8% Endwert Flankensteilheit = t oder t in Volt s r f µ Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 32 4

5 Ströme und Spannungen VCC (+5V) I IL I OH Volt L NOT H 5 Volt 5 Volt H L Volt I IH I OL GND (V) Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 33 Logikausgang - Grundschaltungen VCC (+5V) Logikeingang NOT Logikausgang Gegentaktausgang Gegentaktausgang mit Tristate Open Collector Komplementärausgang GND (V) Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 34 5

6 Ausgangsschaltungen Gegentaktausgang I OH I OL Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 35 IC Strom bei Pegelwechsel I IC in ma 2 74LS Speisespitzenstrom beim Logikpegelwechsel am IC. In der Gegentaktschaltung sind kurzzeitig beide Transistoren leitend. 2 in V Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 36 6

7 Ausgangsschaltungen Pegelverschiebungsdiode im Gegentaktausgang,9 V,9 V,2 V, V A B T T 2 C D xx V,7 V,2 V Die Diode verhindert das T leitend wird wenn T 2. U BE von T bei leitendem T 2 ist kleiner,7v. T3 =. T3 =.,7 V Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 37 Ausgangsschaltungen pull up / pull down - Ausgangspegelbeeinflussung VCC pull up pull down GND Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 38 7

8 Ausgangsschaltungen pull up / pull down Statischer Störabstand VCC L H pull up Vergrößerung des statischen Störabstandes t L H t pull down Verringerung des statischen Störabstandes GND Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 39 Ausgangsschaltungen Gegentakt als Tristate am Beispiel NAND X X2 CS CS X X2 x x Z x beliebig z - hochohmig Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 4 8

9 Ausgangsschaltungen Open Collector Nur mit einem externen pull up Widerstand kann ein Logikpegel erzeugt werden. Genutzt werden OC-Ausgänge: OR-Verknüpfung von Ausgängen Treiben von externen Lasten (LED,Motoren,Relais..) Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 4 Parallelschaltung von Ausgängen Gegentaktausgang Gatterausgang Gatterausgang 2 I U Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 42 9

10 Parallelschaltung von Ausgängen Gegentaktausgang Gatterausgang Gatterausgang 2 U I = R I R U 5V Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 43 Parallelschaltung von Ausgängen Gegentaktausgang Gatterausgang Gatterausgang 2 U 5V Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 44

11 Parallelschaltung von Ausgängen Gegentaktausgang Gatterausgang Gatterausgang 2 I U Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 45 Parallelschaltung von Ausgängen Gegentaktausgang mit Tristate - Bussystem Bussystem Ausgänge sind Parallel zu schalten, wenn nur ein Ausgang nicht im Tristatezustand ist. Ansonsten droht die Zerstörung der Ausgänge oder ungültige Signalpegel. Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 46

12 Parallelschaltung von Ausgängen Open Collector (OC) Open Collector Ausgänge lassen sich Parallelschalten. Die Parallelschaltung realisiert eine OR Funktion. Ein pull up Widerstand ist Voraussetzung für die Funktion der Schaltung Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 47 Negator & Ausgangsschaltungen Komplementärausgang durch / Flip-Flop Ausgang D C Q /Q Gatter mit Komplementärausgang / / Q /Q / Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 48 2

Ähnliche Dokumente

Logikausgang Grundschaltungen in CMOS-Technik

Logikausgang Grundschaltungen in CMOS-Technik X Liers - PEG-Vorlesung WS00/0 - Institut für Informatik - FU Berlin 49 Logikausgang Grundschaltungen CS INV in CMOS-Technik (Tristate) Transistor leitet X