SERIELLE DATENÜBERTRAGUNG (DMX)

Transkript

1 SERIELLE DATENÜBERTRAGUNG (DMX) Bühnenbus: 1

2 SERIELLE DATENÜBERTRAGUNG (DMX) Bühnenbus: DMX - Kette 2

3 SERIELLE DATENÜBERTRAGUNG (DMX) Bühnenbus: DMX - Spezifikation DMX basiert auf RS-485, verwendet wird ein symmetrisches Übertragungsverfahren, die differentiellen Pegel liegen zwischen ±1,5 V und ±5 V, die Gleichtaktspannung zwischen -7 V und +12 V müssen toleriert werden. Durch die symmetrische Übertragung besitzt DMX eine hohe Störsicherheit, da sich externe Störungen auf beide Datenleitungen gleichmäßig auswirken und am Empfänger nicht das Pegelniveau, sondern die Pegeldifferenz ausgewertet wird. Zur Verbindung sind fünfpolige XLR-Stecker empfohlen, häufig wird jedoch aufgrund des geringeren Preises die dreipolige Variante verwendet. Das freie Kontaktpaar (Pol 4 und 5) ist für andere Aufgaben vorgesehen, die in der DMX512-A näher spezifiziert werden. Entgegen der in der Audiotechnik üblichen Praxis befindet sich bei DMX am Sender eine Buchse und beim Empfänger ein Stecker. Dadurch ist der Ausgang auch gegen Kurzschluss bei Berührung geschützt. 3

4 SERIELLE DATENÜBERTRAGUNG (DMX) Bühnenbus: DMX Spezifikation (f = 250kBit/s) Pin 5 polig 3 polig (int.) RJ-45 (8 or 16 Bit) 1 Masse Masse Data DMX ( Cold ) -DMX ( Cold ) Data 1-3 +DMX ( Hot ) +DMX ( Hot ) Data 2+ 4 Data - n. a. 5 Data + n. a. 6 Data 2-7 Masse (for Data1) 8 Masse (for Data2) 4

5 SERIELLE DATENÜBERTRAGUNG (DMX) Bühnenbus: DMX - Byteübertragung Aus der Paketzeit ergibt sich eine Bilddatenrate von ~ 50 Bildern / Sekunde 5

6 SERIELLE DATENÜBERTRAGUNG (DMX) Bühnenbus: DMX - Hardware 6

7 SERIELLER DATENBUS (I 2 C ~ TWS) I 2 C: Inter-Integrated Circuit (von Philips heute NXP Semiconuctors bis 2006) TWS: Twi-Wire Serial TWI: Two-Wire-Interface SDA: SCL: Vdd: Serial Data Line Serial Clock Line Ground 7

8 SERIELLER DATENBUS (I 2 C ~ TWS) Bus Timing S P B Start condition Stop condition One Bit tranferred (Clock = 1 green) Data changes allowed when clock low (blue) 8

9 SERIELLER DATENBUS (I 2 C ~ TWS) Clock & Adressierung Eine Standard-I²C-Adresse ist das erste vom Master gesendete Byte, wobei die ersten sieben Bit die eigentliche Adresse darstellen und das achte Bit (R/W-Bit) die Lese- oder Schreibrichtung festlegt (0 für schreiben, 1 für lesen). I²C nutzt daher einen Adressraum von 7 Bit, was bis zu 112 Knoten auf einem Bus erlaubt (16 der 128 möglichen Adressen sind für Sonderzwecke reserviert). Jedes I²C-fähige IC hat eine vom Hersteller festgelegte Adresse, von der bisweilen die untersten drei Bits (Subadresse genannt) über drei Steuerpins festgelegt werden können. In diesem Fall können bis zu acht gleichartige ICs an einem I²C-Bus betrieben werden. Wenn nicht, müssen mehrere gleiche ICs mit getrennten I²C-Bussen angesteuert oder abgetrennt werden können. Wegen Adressknappheit wurde später eine 10-Bit-Adressierung eingeführt. Sie ist abwärtskompatibel zum 7-Bit-Standard durch Nutzung von 4 der 16 reservierten Adressen. Beide Adressierungsarten sind gleichzeitig verwendbar, was bis zu 1136 Knoten auf einem Bus erlaubt. 9

10 SERIELLER DATENBUS (I 2 C ~ TWS) Clock & Adressierung Daten werden mit Hilfe der Leitungen SDA und SCL übertragen. Der I2C-Bus bedient sich der Open-Drain-Technologie, was bedeutet, daß Teilnehmer die Leitungen gegen 0 ziehen oder sich passiv verhalten können. Die Terminierungswiderstände ziehen den Bus in Ruhe auf High. Hierdurch wird ein gleichzeitiges Zugreifen von Teilnehmern elektrisch ermöglicht. Ferner können Slaves die Kommunikation durch festhalten der Clockleitung auf 0 aktiv verlangsamen. 10

11 SERIELLER DATENBUS (I 2 C ~ TWS) Eigenschaften: Die Haupteigenschaften sind: Es werden nur zwei Busleitungen benötigt Keine harten Baud-Raten-Anforderungen wie beispielsweise bei einer RS232-Schnittstelle. Zwischen allen Teilnehmern besteht eine einfache Master-Slave-Beziehung Jede Komponente hat eine eindeutige Adresse I 2 C ist ein echter Multimasterbus mit Kollisionsbehandlung und Zugriffsarbitrierung 11

12 SERIELLER DATENBUS (I 2 C ~ TWS) Eigenschaften: Ralph Timmermann 12

13 SERIELLER DATENBUS (I 2 C ~ TWS) Clock & Adressierung 13

14 SERIELLER DATENBUS (I 2 C ~ TWS) Clock & Adressierung (nur 1 Sender) 14

15 SERIELLER DATENBUS (I 2 C ~ TWS) Clock & Adressierung (2 Sender) 15

16 SERIELLER DATENBUS (I 2 C ~ TWS) Clock & Adressierung 16

17 SERIELLER DATENBUS (I 2 C ~ TWS) Clock & Adressierung 17

18 SERIELLER DATENBUS (I 2 C ~ TWS) Clock & Adressierung 18

19 SERIELLER DATENBUS (I 2 C ~ TWS) Clock & Adressierung 19

20 SERIELLER DATENBUS (I 2 C ~ TWS) Clock & Adressierung 20

21 A/D UMSETZER Features 10-bit Resolution 0.5 LSB Integral Non-linearity ±2 LSB Absolute Accuracy μs Conversion Time Up to 15 ksps at Maximum Resolution 8 Multiplexed Single Ended Input Channels 7 Differential Input Channels 2 Differential Input Channels with Optional Gain of 10x and 200x(1) Optional Left adjustment for ADC Result Readout 0 - VCC ADC Input Voltage Range Selectable 2.56V ADC Reference Voltage Free Running or Single Conversion Mode ADC Start Conversion by Auto Triggering on Interrupt Sources Interrupt on ADC Conversion Complete Sleep Mode Noise Canceler 21

22 A/D - UMSETZER Block Schematic 22

23 A/D - UMSETZER Block ADC Auto Trigger 23

24 A/D - UMSETZER Block Schematic 24

25 A/D - UMSETZER Block Schematic 25

26 A/D - UMSETZER Block Schematic 26

27 A/D - UMSETZER Block Schematic 27

28 A/D - UMSETZER ATMega 32 V REF can be selected as either AVCC, internal 2.56V reference, or external AREF pin. Analog Noise Canceling Techniques ADC Conversion Result ADC Multiplexer Selection Register ADMUX 28

29 A/D UMSETZER (SIMPLE) 29

30 ABSPRUNGGESCHWINDIGKEITSAUFNEHMER Zwei Lichtschranken sind im Abstand von 10cm auf einem Schanzentisch installiert. Ihre Aufgabe ist es, die Zeit, die der Skispringer zur Überwindung der 10cm benötigt, als BCD-kodierte Zahl (z.b.: ms ), über eine serielle Leitung (V24 / RS232) den angeschlossenen Fernsehanstalten zur Verfügung zu stellen. Die Lichtschranken geben an PA0 bzw. PA1 einen positiven Impuls von ca. 0.5ms. 30

31 ABSPRUNGGESCHWINDIGKEITSAUFNEHMER Lösung: 31

32 ABSPRUNGGESCHWINDIGKEITSAUFNEHMER Geforderte Änderungen: Nur Messen wenn ein Sprung erfolgen soll! Zwischengeschwindigkeit ermitteln! Startzeit und Geschwindigkeit genau ermitteln! Beschleunigung am Schanzentisch messen! 32

33 ABSPRUNGGESCHWINDIGKEITSAUFNEHMER Realisierte 1. Lösung: 33

34 ABSPRUNGGESCHWINDIGKEITSAUFNEHMER Ausgabe der Daten im Hauptprogramm (main.c): while(1) { V24_Ausgabe();... } void V24_Ausgabe(void) { if (SKI_VS_ERG!= 0) { V24_puts( Start = ); V24_putif(SKI_VS_ERG,4,2); V24_puts( ms\r ); SKI_VS_ERG = 0; } if (SKI_VM_ERG!= 0) { V24_puts( Mitte = ); V24_putif(SKI_VM_ERG,4,2); V24_puts( ms\r ); SKI_VM_ERG = 0; } if (SKI_VT1_ERG!= 0) { V24_puts( Tisch1 = ); V24_putif(SKI_VT1_ERG,4,2); V24_puts( ms\r ); SKI_VT1_ERG = 0; } if (SKI_VT2_ERG!= 0) { V24_puts( Tisch2 = ); V24_putif(SKI_VT2_ERG,4,2); V24_puts( ms\r ); SKI_VT2_ERG = 0; } } Start = 75,34 ms Mitte = 15,34 ms Tisch1 = 08,23 ms Tisch2 = 08,03 ms 34

35 HSMT -TERMINE FPGA Einführung evtl.: Fr :15 Uhr Raum E 113 Klausurvorbesprechung: Fr :15 Uhr Raum E

36 HSMT HABE FERTIG E n d e 36