Elektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 7

Größe: px

Ab Seite anzeigen:

Download "Elektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 7"

Nikolas Gärtner
vor 6 Jahren
Abrufe

1 lektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 7 b) n die Schaltung werden nacheinander die in der Tabelle eingetragenen ingangssignale angelegt. Tragen Sie die sich einstellenden Pegel für z und y ein und begründen sie das rgebnis. Prof. aitinger / Lammert esprechung: φ x 0 x 1 x 2 z y egründung L L H H H L a T n sperrt und T p leitet, lädt sich p auf ufgabe 1 OMINO-MOS Gegeben ist die OMINO-MOS-Schaltung in bbildung 1-1 mit den ingangssignalen x 0, x 1 und x 2, dem Taktsignal φ sowie dem usgangssignal y. ie ingangskapazität des usgangsinverters wird durch p dargestellt. H L H H L H Über T 1, T 2 und T n entsteht ein leitender Kanal, wodurch sich p entlädt L L L H H L a T n sperrt und T p leitet, lädt sich p auf H L L H H L a T 0 und T 1 sperren, kann sich p nicht entladen c) Welche Schaltfunktion realisiert die Schaltung in positiver Logik? φ x 0 T p T 0 T 1 x 1 z y Logische Schaltfunktion: y = ( x 0 x 1 ) x 2 d) Wie viele Transistoren werden für die Realisierung eines Komplexgatters mit k ingängen in OMINO-MOS-Schaltungstechnik benötigt, wie viele in statischer MOS-Schaltungstechnik? p nzahl der benötigten Transistoren : x 2 T 2 OMINO-MOS: 2 + k + 2 = k + 4 (T p +T n +k NMOS-Transistoren+Inverter) T n Statisches MOS: 2k (k NMOS-Transistoren+k PMOS-Transistoren) e) Nennen Sie drei Vorteile der OMINO-MOS-Schaltungstechnik gegenüber der statischen MOS-Schaltungstechnik. bbildung: 1-1 a) Wie heißen die beiden Schaltphasen der OMINO-MOS-Schaltung? Welchen Spannunspegel (L=Low, H=High) nimmt φ jeweils an und wann leiten bzw. sperren die Transistoren T p und T n? Schaltphase φ Tp Tn Vorladephase L leitet sperrt valuierungsphase H sperrt leitet 1. Geringerer Flächenbedarf: Für größere Komplexgatter werden weniger Transistoren benötigt. 2. Höhere Geschwindigkeit: P-Kanal-Transistoren haben eine geringere Ladungsträgerbeweglichkeit und müssen daher größer dimensioniert werden als N-Kanal-Transistoren. a bei OMINO-MOS-Schaltungen nur zwei P-Kanal-Transistoren verwendet werden, ist die ingangskapazität kleiner und die Schaltung damit schneller. 3. Kleinere dynamische Verlustleistung: Wegen des geringeren Flächenbedarfs sind die Verbindungsleitungen kürzer und damit die parasitären Leitungskapazitäten kleiner. f) Welchen Nachteil ergibt sich bei OMINO-MOS-Schaltungen gegenüber statischen MOS-Schaltungen? Seite 1 von 12 Seite 2 von 12

2 lektrotechnische Grundlagen, WS 00/01 lle usgänge liefern nur während der valuierungsphase einen gültigen Wert. aher ist möglicherweise eine Zwischenspeicherung der usgänge durch Flip- Flops notwendig. ufgabe 2 Statische MOS-Gatter a) Gegeben sei die Schaltung in bb. 2-1 aus statischem NMOS Schaltkreisen. rmitteln Sie die Schaltfunktion Y 1 (,,,, ) in positiver Logik. b) Welche Schaltfunktion Y 2 realisiert das nach bb. 2-2 gegebene komplexe MOS-Gatter in positiver Logik? R Y 1 Y 2 bbildung: 2-1 ei NMOS-Schaltungen gilt allgemein: ie Reihenschaltung von Transistoren ergibt eine UN-Verknüpfung, während die Parallelschaltung eine OR-Verknüpfung darstellt. urch einen Widerstand zur etriebsspannung wird die gesamte Logikschaltung negiert: Y 1 = + ( + ) bbildung: 2-2 ine MOS-Schaltung besteht aus einem NMOS- und einem PMOS-Logikgatter, wobei beide Logikgatter diesselbe Schaltfunktion ergeben müssen. as NMOS-Gatter ist identisch mit dem im ufgabenteil a), nur der Widerstand zur etriebsspannung ist durch ein PMOS-Gatter ersetzt worden: Y 2 = + ( + ) Zur Kontrolle sollte noch das PMOS-Gatter untersucht werden: Hier bedeutet eine Reihenschaltung eine OR-Verknüpfung, während eine Parallelschaltung eine UN-Verknüpfung darstellt. in Widerstand vom usgang des PMOS-Gatters zur Masse ergibt eine Negierung der gesamten Schaltfunktion. ieser Widerstand wird bei MOS-Schaltungen durch ein entsprechendes NMOS-Gatter realisiert: Y 2 = + ( + ) a sowohl NMOS- als auch PMOS-Gatter das gleiche rgebnis liefern, stellt das gesamte MOS-Gatter die oben angegebene Schaltfunktion dar. Seite 3 von 12 Seite 4 von 12

3 lektrotechnische Grundlagen, WS 00/01 c) Realisieren Sie folgende Schaltfunktionen zuerst in NMOS- und dann in MOS-Technologie. ie ingangssignale,,,, und F stehen auch negiert zur Verfügung. Y 3 = + Y 4 = + Y 5 = ( + ) + + F Y 3 = +, daher muß das Logikgatter noch durch einen Inverter negiert werden: Hinweis: UN + OR NIHT Y 4 bb. 2-3 zeigt die Realisierung der Schaltfunktion Y 3 : bbildung: 2-4 Y 3 bb. 2-5 stellt die Schaltfunktion Y 5 dar: bbildung: 2-3 bb. 2-4 stellt die Schaltfunktion Y 4 dar. er linke Teile der Schaltung realisiert Y 5 F bbildung: 2-5 Seite 5 von 12 Seite 6 von 12

4 lektrotechnische Grundlagen, WS 00/01 Für die MOS-Gatter müssen alle Widerstände durch entsprechende PMOS- Gatter ersetzt werden: bb. 2-6 zeigt die Realisierung von Y 3 und Y 4 in MOS-Technologie: bb. 2-7 zeigt Y 5 in MOS-Technologie: Y 3 Y 4 F Y 5 F bbildung: 2-6 bbildung: 2-7 Seite 7 von 12 Seite 8 von 12

5 lektrotechnische Grundlagen, WS 00/01 ufgabe 3 Flipflop-Schaltungen c) Wie kann der ursprüngliche Zustand wieder hergestellt werden? bb. 3-1 zeigt eine einfache Flipflop-Schaltung mit Transistoren. Zu eginn der etrachtung soll T 2 leiten und T 1 sperren; die ingänge R und S liegen auf U = 0V. ie Versorgungsspannung sei U = 5V. U er usgangszustand kann dadurch wieder hergestellt werden, daß der ingang R auf 5V gelegt wird. a die Schaltung symmetrisch ist, kippt die Schaltung wie unter (a) beschrieben wieder in ihren usgangszustand zurück. ieser Zustand ist ebenfalls stabil, die Schaltung wird deshalb oft als bistabile Kippstufe bezeichnet, weil sie 2 stabile Zustände besitzt. Sie wird in statischen Halbleiterspeichern verwendet. R 1 R 2 d) Was geschieht, wenn die ingänge R und S zuerst gleichzeitig auf U = 5V und dann gleichzeitig auf U = 0V gelegt werden? Q T1 R 1 R 2 T 2 Q Werden beide ingänge auf 5V gelegt, leitet sowohl T 1 als auch T 2. Legt man daraufhin beide ingänge auf 0V, kann nicht vorhergesagt werden, welchen der beiden stabilen Zustände die Schaltung einnimmt, es wird durch geringe symmetrien in der Schaltung (auteile-toleranzen) bestimmt. er ingangszustand R = S = 5V wird deshalb verboten. R 1 R 2 ufgabe 4 Grundlagen von PL, PL und ROM a) Was bedeuten die bkürzungen PL, PL und ROM? S bbildung: 3-1 a) eschreiben Sie qualitativ das Verhalten der Schaltung, wenn am ingang S eine Spannung von U = 5V angelegt wird. Wird an den ingang S eine Spannung von 5V gelegt, so beginnt T 1 zu leiten. Sein Kollektorpotential wird kleiner. adurch wird über R 1 die asis-mitter- Spannung von T 2 kleiner, die Kollektor-mitter-Spannung von T 2 wird größer. Über R 1 wird dadurch der ffekt der ingangsspannung verstärkt, es kommt zu einem Umkippvorgang, an dessen nde T 1 leitet und T 2 sperrt. b) Wie verhält sich die Schaltung, wenn der ingang S anschließend wieder auf U = 0V gelegt wird? er Zustand der Schaltung ändert sich nicht, wenn S wieder auf 0V gelegt wird, da T 1 über R 2 seinen asisstrom erhält. a T 1 leitet, erhält T 2 keinen asisstrom und sperrt. er Zustand der Schaltung ist stabil. R PL = Programmable nd-rray Logic PL = Programmable Logic rray ROM = Read Only Memory b) Was versteht man unter der Personalisierung einer Schaltung? Unter der Personalisierung versteht man die kundenspezifische Programmierung einer Schaltung. c) ei welcher Schaltung (PL, PL und ROM) lässt sich die UN-Matrix personalisieren, bei welcher die OR-Matrix? UN-Matrix personalisierbar X PL PL X X ROM X OR-Matrix personalisierbar Seite 9 von 12 Seite 10 von 12

6 lektrotechnische Grundlagen, WS 00/01 ufgabe 5 PL- und PL-Minimerung ine Schaltung sei durch die nachfolgende Wahrheitstabelle spezifiziert, die für die Schaltfunktionen f 1 und f 2 gilt ( Funktionsbündel ). a) Minimieren Sie das Schaltfunktionsbündel (f 1,f 2 ) durch Mehrfachausnutzung von Produkttermen. Füllen Sie dabei die nachfolgenden KV-iagramme aus und geben Sie die Produktterme P 0,..., P 3 an. f 1 x 0 x x 2 Für die Produktterme P 0,...,P 3 gilt: P 0 = x 0 x 1 P 1 = x 0 x 2 P 2 = x 0 x 1 P 3 = x 0 x 2 => f 1 =P 0 +P 1 +P 2, f 2 =P 1 +P 2 +P 3 j x 2 x 1 x 0 f 1 f * bbildung: 5-1KV-iagramme f 2 x x * x 2 b) Zeichnen Sie die Personalisierung des PL in die Matrix nach bb. 5-2 ein. Für die UN-Matrix gilt: weißer Punkt = negierte ingangsvariable angeschlossen; schwarzer Punkt = bejahte ingangsvariable angeschlossen; kein Punkt = keine ingangsvariable angeschlossen. Für die OR-Matrix gilt: schwarzer Punkt = Produktterm angeschlossen; kein Punkt = Produktterm nicht angeschlossen. PL x 2 x 1 x 0 f 1 f 2 & P 0 bbildung: 5-2PL c) Realisieren Sie jetzt das Schaltfunktionsbündel als PL nach bb. 5-3 und geben Sie dabei die Produktterme Q 0 bis Q 5 an. Für die Produktterme gilt: Q 0 = P 0 Q 1 = P 1 Q 2 = P 2 Q 3 = P 3 Q 4 = P 1 Q 5 = P 2 PL x2 x 1 x 0 f 1 f 2 & Q 0 bbildung: 5-3PL Q 1 Q 2 Q 3 Q 4 Q 5 P 1 P 2 P 3 Seite 11 von 12 Seite 12 von 12

Ähnliche Dokumente

Elektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 6

Elektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 6 Prof. aitinger / Lammert esprechung: 29.01.2001 S I ufgabe 1 MOS-Widerstände bb_dummy: 1.0 a) Zeichnen Sie einen Querschnitt durch einen