Ein- / Ausgabe- Ports

Transkript

1 Ein- / Ausgabe- Ports Alle vier parallelen Ports sind bidirektional und bestehen aus einem 8-Bit-Special-Function- Register für die Ausgabedaten, einem Ausgangstreiber und einem Eingabepuffer. Jeder Port- Anschluss ist, unabhängig von den anderen Anschlüssen des gleichen Ports, als Eingang, als Ausgang oder als Ein-/Ausgang verwendbar. Die Ausgangstreiber der Ports 0 und 2 und die Eingangspuffer des Port 0 werden alternativ für die externe Speichererweiterung benötigt. Gegebenenfalls wird über Port 0 im Zeitmultiplex das LOW- Byte der externen Datenspeicheradresse und ein Datenbyte ausgegeben oder eingelesen. Über Port 2 wird das HIGH-Byte der externen 16-Bit-Adresse generiert. Ist kein externer Speicher vorgesehen, können Port 0 und 2 als E/A- Ports verwendet werden. Alternative Funktionen von Port 3 Alle Anschlüsse von Port 3 sind multifunktional und verfügen, abgesehen von den E/A- Funktionen, über die in der Tabelle 1.7 aufgelisteten alternativen Eigenschaften. Vor dem Aktivieren dieser Funktionen sind die entsprechenden Port-Ausgänge per Programm auf HIGH zu legen. Portpin Symbol Alternativfunktionen P RxD Serieller Eingangs-Port P TxD Serieller Ausgangs-Port P /INT0 Externer Interrupt 0 P /INT1 Externer Interrupt 1 P T0 Timer 0 Eingang P T1 Timer 1 Eingang P /WR Write-Signal für externe Speicher P /RD Read-Signal für externe Speicher Tabelle 1.7: Alternativfunktionen von Port 3 Prof. Dr.-Ing. Alfred Rożek MC65-Teil2.doc 1/9

2 Ein-/ Ausgabe-Konfigurationen Die Bilder 1.17a, b, c und d zeigen das Schaltschema der Bit-Latches und E/A-Puffer der vier Ports. Ein Bit-Latch (ein Bit im Port SFR) ist durch ein D-Flip-Flop realisiert, in das ein Wert vom internen Bus des 8051 mit WRITE LATCH getaktet wird. Der Q-Ausgang des Flip-Flops ist mittels READ LATCH auf den internen Bus schalt- und damit lesbar. Der Signalpegel am Port-Anschluss ist über den READ PIN an den internen Bus legbar. Einige Befehle aktivieren das READ LATCH-, andere das READ PIN-Signal. Der Abschnitt»Lesen-Ändern-Schreiben-Befehle«geht darauf ein. Zu beachten ist, dass nur die Ausgangssignale in den Portregistern gespeichert werden. Bild 1.17a: Port 0 Latch und Ein-/Ausgabe-Puffer Bild 1.17b: Port 1 Latch und Ein-/Ausgabe-Puffer Prof. Dr.-Ing. Alfred Rożek MC65-Teil2.doc 2/9

3 Die Bilder 1.17a und c zeigen, dass die Ausgangstreiber der Ports 0 und 2 die internen Signale ADDR und ADDR/DATA für den externen Speicherzugriff benötigen. Während des externen Speicherzugriffs bleibt der Port-2-Inhalt unverändert. Die Umschaltung steuert ein Control-Signal. Bild 1.17c: Port 2 Latch und Ein-/Ausgabe-Puffer Das Bild 1.17d stellt ein Port-3-Bit dar. Ist das Bit auf 1 gesetzt, kann die Ausgangsfunktion vom Signal ALTERNATE-OUTPUT-FUNCTION gesteuert werden. Der aktuelle Signalpegel am Pin ist immer für die alternative Eingangs-Signalfunktion verfügbar. Bild 1.17d: Port 3 Latch und Ein-/Ausgabe-Puffer Prof. Dr.-Ing. Alfred Rożek MC65-Teil2.doc 3/9

4 Die Pins der Ports 1, 2, und 3 liegen über interne Pull-up-Widerstände an VCC. Port 0 verfügt über Open-Drain-Ausgänge. Jeder Portpin ist als Eingang oder Ausgang einsetzbar (Port 0 und 2 nicht bei externem Speicheranschluss). Ein als Eingang verwendeter Pin muss vorher per Programm auf HIGH gesetzt werden. Dadurch sperrt der Ausgangstreiber. Die Ausgänge der Ports 1, 2 und 3 gehen dann über den internen Pull-up-Widerstand nach HIGH und sind durch eine externe Spannungsquelle auf LOW ziehbar. Nach Reset sind alle Ports als Eingänge konfiguriert. Port 0 besitzt keine Pull-up-Widerstände. Der Pull-up-Fet im Port 0 (Bild 1.17a) wird nur bei der Ausgabe von HIGH während eines externen Speicherzugriffs verwendet. Andernfalls ist der Pullup-Fet abgeschaltet. Deshalb ist Port 0 nur als Open-Drain-Ausgang benutzbar. Wird das Bit- Latch auf 1 gesetzt, ist der Ausgangspegel undefiniert (Tristate) und kann als hochohmiger Eingang verwendet werden. Die Ports 1, 2 und 3 werden auch»quasi-bidirektionale Ports«genannt, weil sie durch einen internen Pull-up-Widerstand fixiert sind. D.h., jeder Pin eines Ports ist, unabhängig von den anderen Pins des gleichen Ports, als Eingang, Ausgang oder als Ein- und Ausgang verwendbar. Port 0 ist demgegenüber ein echtes bidirektionales Port. Im Eingangsbetrieb sind die Spannungspegel undefiniert. Prof. Dr.-Ing. Alfred Rożek MC65-Teil2.doc 4/9

5 Schreiben in einen Port Schreibt die CPU in ein Portregister, wird diese Information zum Zeitpunkt S6P2, im letzten Zyklus des Befehls, in das Portregister übernommen. Die Portpuffer werden während der Phase 1 jeder Taktperiode abgetastet (während Phase 2 hält der Ausgangspuffer den Wert). Deshalb erscheint der neue Wert in S1P1 des nächsten Maschinenzyklus am Pin. Werden die Ports 1, 2 und 3 als Ausgänge verwendet und es erfolgt ein Signalwechsel von LOW nach HIGH, ist der zusätzliche Pull-up-Widerstand während S1P1 und S1P2 eingeschaltet. Der kurzfristig höhere Strom beschleunigt die Umschaltgeschwindigkeit. Die externen Schaltkapazitäten sind schneller aufgeladen, d.h. die Flanken werden steiler. Über den zusätzlichen, internen Pull-up-Widerstand fließt ca. hundertmal soviel Strom wie über den residenten Pull-up-Widerstand. Die Pull-up-Widerstände sind durch FET- Transistoren, nicht durch lineare Widerstände realisiert. Bild 1.18 zeigt die Anordnung der Pull-up-Widerstände. Der residente Pull-up-Transistor ist im 8051 durch einen Depletion-Mode-Transistor realisiert (Gate und Source sind miteinander verbunden). Der Transistor kann etwa 0,25 ma treiben, wenn der Pin mit GND verbunden ist. Der dazu parallel schaltbare Transistor ist ein Enhancement- Mode-Transistor. Dieser wird während S1 aktiviert, wenn das Portpin von LOW nach HIGH geht. Ist während dieser Zeit der Portpin mit GND verbunden, leistet er zusätzlich ca. 30 ma. In der Schaltungspraxis sind unmittelbare Verbindungen zwischen den Portpins und VCC bzw. GND zu vermeiden. Bild 1.18: Pull-up-Widerstände der Ports 1, 2 und 3 Bild 1.19: Pull-up-Widerstande der Ports 1 bis 5 und 7 beim C515C Prof. Dr.-Ing. Alfred Rożek MC65-Teil2.doc 5/9

6 Lesen-Ändern-Schreiben-Befehle Einige Portbefehle lesen den Registerinhalt der Ports, andere den Signalpegel am Pin. Befehle, die den Registerinhalt lesen, möglicherweise verändern und in das Register zurückschreiben, heißen»lesen-ändern-schreiben-befehle«. Diese Befehle sind in Tabelle 1.8 aufgelistet. Alle diese Befehle lesen die Portregister, verändern unter Umständen den Inhalt und schreiben die Information wieder zurück. Mit diesem Befehlstyp werden mögliche Fehlinterpretationen durch unbestimmte oder sich ändernde Signalpegel an den Portanschlüssen vermieden. Treibt z.b. ein Portpin die Basis eines Transistors und ist HIGH in das entsprechende Portlatch geschrieben, so ist der Transistor eingeschaltet. Würde die CPU jetzt den Portpin lesen, so würde sie die Basisspannung des Transistors und damit LOW interpretieren. Beim Lesen des Registerinhalts erhält die CPU jedoch den korrekten Wert (HIGH). Tabelle 1.8: Lesen-Ändern-Schreiben-Befehle Prof. Dr.-Ing. Alfred Rożek MC65-Teil2.doc 6/9

7 Schaltungs- und Programmbeispiel für eine Peripherieerweiterung Port des 8155 in BA 0 Prof. Dr.-Ing. Alfred Rożek MC65-Teil2.doc 7/9

8 Rücksetzen (RESET) Ein positives Signal für mindestens zwei Maschinenzyklen an Pin RST setzt das System in einen definierten Grundzustand (PC = 00000H) und startet dadurch das Programm an dieser Stelle. Der interne Rücksetzvorgang wird durch den zweiten Maschinenzyklus ausgeführt und wiederholt sich, bis das RST-Signal wieder nach LOW geht. Die SFR haben nach Reset den aus Tabelle 1.6 ersichtlichen Inhalt. Der interne RAM-Bereich wird durch Reset nicht beeinflusst. Der RAM-Inhalt ist nach dem Einschalten undefiniert. Der Reset-Eingang ist als Schmitt-Trigger ausgelegt. Über eine externe RC-Kombination lässt sich ein automatischer Einschalt-Reset generieren (Bild 1.16). Bedingung dabei ist, dass der Oszillator innerhalb 10 ms angeschwungen ist und VCC innerhalb 1 ms den Sollwert erreicht. Diese Verhältnisse sind bei der Dimensionierung zu berücksichtigen. Tabelle 1.6: Special-Function-Register nach Reset Automatischer Einschalt-Reset Prof. Dr.-Ing. Alfred Rożek MC65-Teil2.doc 8/9

9 Power-Down- und Idle-Mode der CMOS-Version Die CMOS-Variante der Bausteine der 8051-Familie kennen zwei zusätzliche Betriebsarten, in denen die Stromaufnahme gegenüber dem Normalbetrieb wesentlich gesenkt werden kann: den Idle-Mode und den Power-Down-Mode. Diese Betriebsarten können während des Programmablaufs per Befehl im SFR PCON (= Power CONtrol) eingestellt werden Bit SMOD GF1 GF0 PD IDL PCON 87H Abb. 14: Das SFR PCON der CMOS-Varianten SMOD Serial MODe Bit Wird dieses Bit auf 1 gesetzt, wird die Baudrate der seriellen Schnittstelle verdoppelt. -- Reserved Bits 3 reservierte Bits, dürfen nicht benutzt werden GF1 General purpose Flag 1 GF0 General purpose Flag 0 Vom Anwender frei verwendbare Flags. PD Power Down mode Bit Wird dieses Bit auf 1 gesetzt, wird der POWER-DOWN-MODE aktiviert IDL IDLe mode Bit Wird dieses Bit auf 1 gesetzt, wird der IDLE-MODE aktiviert. Der Idle-Mode Wird der Idle-Mode aktiviert, wird die CPU des CMOS-Bausteins nicht mehr mit dem Systemtakt versorgt, sie arbeitet nicht mehr. Die Peripherie (Timer, serielle Schnittstelle, Interrupt-Logik) wird weiter mit dem Systemtakt versorgt und arbeitet weiter, das interne RAM und die Special- Function-Register werden versorgt und behalten ihren Inhalt. Der Idle-Mode kann durch jeden Interrupt (intern oder extern) beendet werden, in die Flags GF0 und/oder GF1 können Kennungen für den weiteren Programmablauf hinterlegt werden. Der Idle-Mode kann auch durch Rücksetzen des Bausteins beendet werden, allerdings werden dadurch - wie vorher beschrieben - die SFR verändert, die Programmabarbeitung beginnt dann bei der Adresse 0000H. Der Power-Down-Mode Wird der Power-Down-Mode aktiviert, wird die Taktversorgung für die CPU und die Peripherie abgeschaltet, d.h. nur das interne RAM wird weiterhin versorgt. Diese Betriebsart kann nur durch rücksetzen des Bausteins aufgehoben werden, die SFR werden entsprechend beeinflusst, die Programmabarbeitung beginnt anschließend wieder bei Adresse 0000H. Tab. 3: Stromaufnahme der verschiedenen Baustein-Varianten Prof. Dr.-Ing. Alfred Rożek MC65-Teil2.doc 9/9