Umsetzung in aktuellen Prozessoren

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Umsetzung in aktuellen Prozessoren"

Transkript

1 Kapitel 8: Umsetzung in aktuellen Prozessoren 4 Realisierung elementarer Funktionen Reihenentwicklung Konvergenzverfahren 5 Unkonventionelle Zahlensysteme redundante Zahlensysteme Restklassen-Zahlensysteme logarithmische Zahlensysteme 6 Intervall-Arithmetik 7 Rechnen mit Zahlen beliebig hoher Stellenzahl 8 Umsetzung in aktuellen Prozessoren x86 Gleitkomma-Einheiten in AMD Athlon und Intel Pentium SIMD-Einheiten: MMX, SSE, 3DNow! und SSE2 1 Umsetzung in aktuellen Prozessoren Fallstudie 1: SIMD-Einheiten moderner Mikroprozessoren Architekturen Befehlssätze Fallstudie 2: IA-32 IA-32 FPU Intel Pentium 4 AMD Athlon XP Fallstudie 3: Itanium 2 Architektur FPU 2

2 Fallstudie 1: SIMD-Einheiten Idee: viele Berechnungen benötigen nicht die volle Wortbreite b eines modernen Prozessors Abbildung von p Subworten der Breite b/p auf ein Datenwort und Implementierung von datenparallelen Operationen, die auf allen p Subworten simultan arbeiten Beispiel: Berechnung der quadrierten Euklidischen Distanz x j n i 1 ( v i c ij ) 2 auf einer SIMD-Einheit für p=4 (SIMD = Single Instruction, Multiple Data) 3 Architektur von SIMD-Einheiten verfügbar seit Parallelitätsgrad p SIMD-Datentypen Anzahl Register Registerbreite b Anzahl Instr. Latenzzeit arithm. Operationen (Takte) MMX Pentium II 2 8 8/16/32 Bit 8 (FP) 64 Bit 57 2 : 8 SSE Pentium III 4 8 (neu) 128 Bit /, : SSE2 Pentium /16/32/64 Bit / double 8 (SSE) 128 Bit /, : DNow! (AMD) K6/Athlon 2 8 (FP) 64 Bit 21/ AltiVec (Motorola) PowerPC G /16/32 Bit 32 (neu) 128 Bit algorithmische Voraussetzungen für eine effiziente Nutzung: eingeschränkte Präzision ausreichend Operationen auf p benachbarten Vektorkomponenten x i, x i+1,..., x i+p 1 erforderlich 4

3 Instruktionssätze von SIMD-Einheiten FP FP FP FP FP FP FP min / max Reduktion mit load / store pack merge / unpack permutation MMX 8[m], 8[sat] 16[m], 16[sat] 32[m] 16[h], 16[l] 32[m] 64 8,16[l,sat] 8,16,32 SSE 8,16, 16,32, ,32 SSE2 8[m], 8[sat] 16[m], 16[sat] 32[m] 64[m] double 16[h], 16[l] 64 double 32[m] 8,16,double 16,32,64,128 8,16[l,sat] 8,16,32,64 16,32,64 3DNow! (AMD) 16[h,r] 8,16, 16, ,32 AltiVec (Motorola) 8[m], 8[sat] 16[m], 16[sat] 32[m], 32[sat] 16[h,r], 32 16[h,r,sat] 32[sat] 8,16,32, 8,16,32 16,32,128 8,16[l,sat] 16, SIMD-Multiplikation Beispiel: Implementierung einer Bit Festkomma-Multiplikation auf SIMD-Einheiten 6

4 Programmierung von SIMD-Einheiten Möglichkeiten der Programmierung: Maschinensprache Inline-Assembling Bibliotheken allgemein, z.b. Small Matrix Library für SSE anwendungsspezifisch, z.b. vdsp für AltiVec Gnu C Compiler ab Version 3.1: SIMD-Datentypen und Makros für MMX, SSE, 3DNow! und AltiVec Intel C++ Compiler ab Version 6.0: SIMD-Datentypen und Makros für MMX, SSE und SSE2 Vektorisierer für einfache Schleifen keine prozessorunabhängige Programmierung möglich! 7 Fallstudie 2: IA-32 FPU in der IA-32 Software-Architektur ist folgende Gleitkomma- Einheit definiert (auch als x87 FPU bezeichnet) : Programmiermodell besteht aus: Stack aus acht 80-Bit Registern Status-Register enthält u.a. Zeiger auf Stack (TOP) arithmetische Operationen verknüpfen Elemente an den Positionen TOP und TOP +i Tag-Register kennzeichnet NaN, Zero, Valid, Empty für heutige High-Performance CPUs nicht mehr adäquat! (zu wenige Register, kein IEEE-Standard, Overhead für Stack-Manipulation) 8

5 Intel Pentium 4 Architektur des Intel Pentium 4: Superskalarität: jeweils 3 -Instruktionen aus Trace-Cache werden auf 6 Funktionseinheiten verteilt Integer-Arithmetik: 2 ALU 1 Slow ALU 128 interne Register FP-Arithmetik: 1 FMUL/FADD 1 FSTORE 128 interne FP-Register 9 Intel Pentium 4 (Forts.) Instruktionspipeline: 20-stufig für Integer- und Gleitkomma-Arithmetik Ausführungszeiten einiger arithmetischer Befehle mit Register- Operanden: Integer-Multiplikation (auf FPU): 14 Takte, Durchsatz: 1 je 3 Takte Integer-Division: Takte, Durchsatz: 1 je 23 Takte sonstige Integer-Befehle: i.a. im Mittel ½ Takt, Durchsatz: 2 je Takt Gleitkomma-Addition: 5 Takte, Durchsatz: 1 je Takt Gleitkomma-Multiplikation: 7 Takte, Durchsatz: 1 je 2 Takte Gleitkomma-Division (32/64 Bit): 23/38 Takte Berechnung von sqrt(x): (32/64 Bit): 23/38 Takte Berechnung von sin(x), cos(x), tan(x): Takte Berechnung von 2 x 1: Takte Berechnung von y ld(x): Takte kein Pipelining 10

6 AMD Athlon XP Architektur des AMD Athlon XP: Superskalarität: 3-fache Befehls- Dekodierung, parallele Ausführung auf 9 Funktionseinheiten Integer-Arithmetik: 3 x ALU FP-Arithmetik: 1 FMUL 1 FADD 1 FSTORE 88 FP-Register 11 AMD Athlon XP (Forts.) Instruktionspipeline: 10-stufig für Integer-Arithmetik 15-stufig für Gleitkomma-Arithmetik Ausführungszeiten einiger arithmetischer Befehle mit Register- Operanden (Latenz-Zeit, Durchsatz i.a. 1 je Takt!) Integer-Multiplikation (16/32 Bit): 6/7 Takte Integer-Division (16/32 Bit): 24/40 Takte, kein Pipelining sonstige Integer-Befehle: i.a. 1 Takt Gleitkomma-Addition (32/64 Bit): 4 Takte Gleitkomma-Multiplikation (32/64 Bit): 4 Takte Gleitkomma-Division (32/64 Bit): 16/24 Takte Berechnung von sqrt(x): (32/64 Bit): 19/27 Takte Berechnung von sin(x), cos(x), tan(x): Takte Berechnung von 2 x 1: 99 Takte Berechnung von y ld(x): Takte kein Pipelining 12

7 Intel Pentium 4 vs. AMD Athlon XP Leistung bei Linpack Benchmark: (für n n-matrix) Leistung der FPU bei kleinem n maßgebend bei großem n ist Speicherleistung von Bedeutung Quelle: 13 Fallstudie 3: Intel Itanium 2 Itanium 2 Architektur: 6 Integer- ALUs 128 Int-Register 2 FPUs 128 FP-Register 14

8 Intel Itanium 2 (Forts.) EPIC-Konzept: 128-Bit Instruktionswort ( Bundle ) drei 41-Bit Instruktionen ein 5-Bit Template, in dem festgelegt wird, 1) welche Instruktionen unabhängig und somit parallel ausführbar sind (durch Einfügen eines Stop Bits S zwischen abhängigen Befehlen) 2) von welchen Funktionseinheiten die drei Instruktionen ausgeführt werden (M=Memory, I=Complex Integer, A=Integer ALU, F=Floating Point, B=Branch) 6-fache Befehlsparallelität: Itanium 2 Prozessor kann bis zu 6 Befehle aus zwei Bundles gleichzeitig beginnen 15 Intel Itanium 2 (Forts.) Instruktionspipeline 8-stufig für Integer-Arithmetik 11-stufik für Gleitkomma-Arithmetik Prädikate: fast alle arithmetischen Instruktionen mittels Prädikate bedingt ausführbar Beispiel: (p1) add r1=r2,r3 erspart Verzweigungen 64 Prädikat-Register (1 Bit) für Ergebnisse von Vergleichsbefehlen Integer-ALU keine Unterstützung von Multiplikation und Division! ( FPU) andere arithmetische Operationen wahlweise auf 1 64 Bit oder SIMD-artig auf in 64 Bit gepackte Daten 16

9 Intel Itanium 2 (Forts.) FPU: zwei FP-Befehle je Takt möglich, da zwei FPUs vorhanden 82 Bit Intern-Darstellung (Vorzeichen, 17 Bit Exponent, 64 Bit Mantisse) 128 FP-Register f0 bis f127 (mit f0 = 0.0, f1 = 1.0 fest verdrahtet) Hardware-Unterstützung für FMA-Befehl (FP Multiply and Accumulate) ohne Rundung des Zwischenergebnisses 4-stufige FP-Pipeline keine direkte Hardwareunterstützung für FP-Division und sqrt(x)-funktion, statt dessen: 1) FRCPA-Befehl (FP Reciprocal Approximation) berechnet näherungsweise 1/b mit Fehler 2 8 2) FRSQRTA-Befehl (FP Reciprocal Square Root Approximation) berechnet näherungsweise 1/ b mit Fehler 2 8 keinerlei Hardware-Unterstützung für weitere elementare Funktionen! 17 Vergleich Intel Itanium 2 / AMD Opteron Superskalarität Pipelinestufen ISA Reorder Buffer Size Funktionseinheiten SIMD-Erweiterungen Register Caches (I, D, L2, L3) Anzahl Transistoren E/A-Bandbreite Taktfrequenz SPECint2000 SPECfp2000 Itanium 2 6-fach 8 (11 für FP-Instr.) IA-64 ( in order ) 6 I-ALUs, 2 FPUs, 4 Load/Store 6 I-SIMD, 2 FP-SIMD 128 Int, 128 FP 16k, 16k, 256k, 1.5M-6M 220M 6,4 GByte/s GHz 1322 (1.5 GHz) 2119 (1.5 GHz) Opteron 3-fach 12 (17 für FP-Instr.) x I-ALUs, 3 FPUs, 2 Load/Store MMX + 3DNow! + SSE +SSE2 16 Int, 8 FP, 16 SIMD 64k, 64k, 1M 100M 6,4 GByte/s Speicher + 3 Hypertransport (3.2 GByte/s je R.) GHz 1405 (2.2 GHz) 1505 (2.2 GHz) 18

moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de

moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de Übersicht FachChinesisch SPARC - UltraSparc III/IV PowerPC - PowerPC 970(G5) X86 - Pentium4(Xeon), Itanium, (Pentium M) X86 - AthlonXP/MP,

Mehr

Einführung in die Programmierung mit C++

Einführung in die Programmierung mit C++ Seite 1 Einführung in die Programmierung mit C Teil IV - Weiterführende Themen 16. SIMD Programmierung Was bedeutet SIMD Seite SIMD Single-Instruction, Multiple-Data, also eine Instruktion, mehrere Daten

Mehr

Grundlagen der Parallelisierung

Grundlagen der Parallelisierung Grundlagen der Parallelisierung Philipp Kegel, Sergei Gorlatch AG Parallele und Verteilte Systeme Institut für Informatik Westfälische Wilhelms-Universität Münster 3. Juli 2009 Inhaltsverzeichnis 1 Einführung

Mehr

Implementierung: Direkt abgebildeter Cache

Implementierung: Direkt abgebildeter Cache Implementierung: Direkt abgebildeter Cache Direkt-abgebildeter Cache von 64 KB mit 16-Byte-Linien (Adress- und Wortlänge 32 Bit, Byteadressierung) Address (showing bit positions) 31 30 29 28..... 19 18

Mehr

Instruktionssatz-Architektur

Instruktionssatz-Architektur Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile

Mehr

11.0 Rechnerarchitekturen

11.0 Rechnerarchitekturen 11.0 Rechnerarchitekturen Die Ziele dieses Kapitels sind: Kennen lernen der Rechnerklassifikation nach Flynn Betrachtung von Prozessorarchitekturen auf verschiedenen Abstraktionsebenen - Befehlsarchitektur

Mehr

Codesigned Virtual Machines

Codesigned Virtual Machines Codesigned Virtual Machines Seminar Virtualisierung Philipp Kirchhofer philipp.kirchhofer@student.kit.edu Institut für Technische Informatik Lehrstuhl für Rechnerarchitektur Universität Karlsruhe (TH)

Mehr

L3. Datenmanipulation

L3. Datenmanipulation L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus

Mehr

Instruktionen pro Takt

Instruktionen pro Takt (c) Peter Sturm, Universität Trier (u.a.) 1 Instruktionen pro Takt 500 MIPS (Dhrystone) Taktfrequenz 450 400 350 300 250 200 150 100 50 0 8086 80286 80386 80486 Pentium Pentium Pro Die-Größen: Intel Vorlesung

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Mikroprozessor als universeller digitaler Baustein

Mikroprozessor als universeller digitaler Baustein 2. Mikroprozessor 2.1 Allgemeines Mikroprozessor als universeller digitaler Baustein Die zunehmende Integrationsdichte von elektronischen Schaltkreisen führt zwangsläufige zur Entwicklung eines universellen

Mehr

Grundlagen der Informatik III Wintersemester 2010/2011 12. Vorlesung Dr.-Ing. Wolfgang Heenes

Grundlagen der Informatik III Wintersemester 2010/2011 12. Vorlesung Dr.-Ing. Wolfgang Heenes Grundlagen der Informatik III Wintersemester 2010/2011 12. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la

Mehr

Kap 4. 4 Die Mikroprogrammebene eines Rechners

Kap 4. 4 Die Mikroprogrammebene eines Rechners 4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur ARM, x86 und ISA Prinzipien Übersicht Rudimente des ARM Assemblers Rudimente des Intel Assemblers ISA Prinzipien Grundlagen der Rechnerarchitektur Assembler 2 Rudimente

Mehr

Arbeitsfolien - Teil 4 CISC und RISC

Arbeitsfolien - Teil 4 CISC und RISC Vorlesung Informationstechnische Systeme zur Signal- und Wissensverarbeitung PD Dr.-Ing. Gerhard Staude Arbeitsfolien - Teil 4 CISC und RISC Institut für Informationstechnik Fakultät für Elektrotechnik

Mehr

Computer-Architektur Ein Überblick

Computer-Architektur Ein Überblick Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27

Mehr

Zahlendarstellungen und Rechnerarithmetik*

Zahlendarstellungen und Rechnerarithmetik* Zahlendarstellungen und Rechnerarithmetik* 1. Darstellung positiver ganzer Zahlen 2. Darstellung negativer ganzer Zahlen 3. Brüche und Festkommazahlen 4. binäre Addition 5. binäre Subtraktion *Die Folien

Mehr

Computeranwendung in der Chemie Informatik für Chemiker(innen)

Computeranwendung in der Chemie Informatik für Chemiker(innen) Computeranwendung in der Chemie Informatik für Chemiker(innen) Dr. Jens Döbler Arbeitsgruppe Quantenchemie jd@chemie.hu-berlin.de Jens Döbler 2003 "Computer in der Chemie", WS 2003-04, Humboldt-Universität

Mehr

Aufbau und Funktionsweise eines Computers

Aufbau und Funktionsweise eines Computers Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Hardware Prozessor (CPU)

Mehr

Binärcodierung elementarer Datentypen: Darstellung negativer Zahlen

Binärcodierung elementarer Datentypen: Darstellung negativer Zahlen Binärcodierung elementarer Datentypen: Darstellung negativer Zahlen Statt positive Zahlen von 0 bis 2 n -1mit einem Bitmuster der Länge n darzustellen und arithmetische Operationen darauf auszuführen,

Mehr

Xeon, Opteron, UltraSPARC höher, schneller, weiter?

Xeon, Opteron, UltraSPARC höher, schneller, weiter? Xeon, Opteron, UltraSPARC höher, schneller, weiter? best OpenSystems Day Spring 2006 Trends im CPU- und Systemdesign Unterföhring Wolfgang Stief stief@best.de Senior Systemingenieur best Systeme GmbH GUUG

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler

Mehr

IA64 vs x86 64. Felix von Leitner felix-ccc@fefe.de. 28. Dezember 2002

IA64 vs x86 64. Felix von Leitner felix-ccc@fefe.de. 28. Dezember 2002 Felix von Leitner felix-ccc@fefe.de 28. Dezember 2002 Zusammenfassung Was sollte man als Assembler-Hacker über IA64 und X86 64 wissen? IA64 vs x86 64 Einführung Prozessoren arbeiten auf Befehlsebene. Bei

Mehr

Programmierung Paralleler Prozesse

Programmierung Paralleler Prozesse Vorlesung Programmierung Paralleler Prozesse Prof. Dr. Klaus Hering Sommersemester 2007 HTWK Leipzig, FB IMN Sortierproblem Gegeben: Menge M mit einer Ordnungsrelation (etwa Menge der reellen Zahlen) Folge

Mehr

Evolution des x86 Befehlssatzes und seiner Erweiterungen

Evolution des x86 Befehlssatzes und seiner Erweiterungen Technische Universität Dresden Evolution des x86 Befehlssatzes und seiner Erweiterungen Peter Ebert Dresden, 15.07.2009 Einführung Überblick & Historie Konkurrierende Befehlssatzarchitekture n Befehlsarten

Mehr

Binäre Division. Binäre Division (Forts.)

Binäre Division. Binäre Division (Forts.) Binäre Division Umkehrung der Multiplikation: Berechnung von q = a/b durch wiederholte bedingte Subtraktionen und Schiebeoperationen in jedem Schritt wird Divisor b testweise vom Dividenden a subtrahiert:

Mehr

Arithmetik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Arithmetik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Arithmetik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Zahlendarstellung Addition und Subtraktion Multiplikation Division Fest- und Gleitkommazahlen

Mehr

Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2012 / 2013. Vorlesung 9, Dienstag 18.

Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2012 / 2013. Vorlesung 9, Dienstag 18. Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2012 / 2013 Vorlesung 9, Dienstag 18. Dezember 2012 (Performance Tuning, Profiling, Maschinencode) Prof. Dr.

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

in vielen technischen und wissenschaftlichen Anwendungen erforderlich: hohe Präzision große Dynamik möglich durch Verwendung von Gleitkommazahlen

in vielen technischen und wissenschaftlichen Anwendungen erforderlich: hohe Präzision große Dynamik möglich durch Verwendung von Gleitkommazahlen Gleitkommazahlen in vielen technischen und wissenschaftlichen Anwendungen erforderlich: hohe Präzision große Dynamik möglich durch Verwendung von Gleitkommazahlen allgemeine Gleitkommazahl zur Basis r

Mehr

Aufbau von modernen Computersystemen

Aufbau von modernen Computersystemen Kapitel 2: Aufbau von modernen Computersystemen Einführung in die Informatik Wintersemester 2007/08 Prof. Bernhard Jung Übersicht Software Anwendersoftware Betriebssystem Hardware von Neumann Architektur

Mehr

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen 2.5 Unterbrechungen

Mehr

Java-Prozessoren. Die Java Virtual Machine spezifiziert... Java Instruktions-Satz. Datentypen. Operanden-Stack. Konstanten-Pool.

Java-Prozessoren. Die Java Virtual Machine spezifiziert... Java Instruktions-Satz. Datentypen. Operanden-Stack. Konstanten-Pool. Die Java Virtual Machine spezifiziert... Java Instruktions-Satz Datentypen Operanden-Stack Konstanten-Pool Methoden-Area Heap für Laufzeit-Daten Class File Format 26 Die Java Virtual Machine Java Instruktions-Satz

Mehr

INFORMATIK Oberstufe. Funktionsweise eines Rechners

INFORMATIK Oberstufe. Funktionsweise eines Rechners INFORMATIK Oberstufe Funktionsweise eines Rechners Lehrplan Inf 12.3 (ca. 17 Std.): Grundlegende Kenntnisse über den Aufbau eines Rechners und seiner prinzipiellen Funktionsweise helfen den Schülern, den

Mehr

Convey, Hybrid-Core Computing

Convey, Hybrid-Core Computing Convey, Hybrid-Core Computing Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 09 Universität Mannheim Markus Müller 1 Inhalt Hybrid-Core Computing? Convey HC-1 Überblick

Mehr

TOTAL DIGITAL - Wie Computer Daten darstellen

TOTAL DIGITAL - Wie Computer Daten darstellen TOTAL DIGITAL - Wie Computer Daten darstellen Computer verarbeiten Daten unter der Steuerung eines Programmes, das aus einzelnen Befehlen besteht. Diese Daten stellen Informationen dar und können sein:

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Das Prinzip an einem alltäglichen Beispiel

Das Prinzip an einem alltäglichen Beispiel 3.2 Pipelining Ziel: Performanzsteigerung é Prinzip der Fließbandverarbeitung é Probleme bei Fließbandverarbeitung BB TI I 3.2/1 Das Prinzip an einem alltäglichen Beispiel é Sie kommen aus dem Urlaub und

Mehr

Architektur paralleler Plattformen

Architektur paralleler Plattformen Architektur paralleler Plattformen Freie Universität Berlin Fachbereich Informatik Wintersemester 2012/2013 Proseminar Parallele Programmierung Mirco Semper, Marco Gester Datum: 31.10.12 Inhalt I. Überblick

Mehr

Computerarithmetik ( )

Computerarithmetik ( ) Anhang A Computerarithmetik ( ) A.1 Zahlendarstellung im Rechner und Computerarithmetik Prinzipiell ist die Menge der im Computer darstellbaren Zahlen endlich. Wie groß diese Menge ist, hängt von der Rechnerarchitektur

Mehr

Fehler in numerischen Rechnungen

Fehler in numerischen Rechnungen Kapitel 1 Fehler in numerischen Rechnungen Analyse numerischer Rechnungen: - Welche möglichen Fehler? - Einfluss auf Endergebnis? - Nicht alles in der Comp.Phys./Numerical Analysis dreht sich um Fehler

Mehr

1 Einleitung zum RISC Prozessor

1 Einleitung zum RISC Prozessor 1 Einleitung zum RISC Prozessor Wesentliche Entwicklungsschritte der Computer-Architekturen [2, 3]: Familienkonzept von IBM mit System/360 (1964) und DEC mit PDP-8 (1965) eingeführt: Gleiche Hardware-Architekturen

Mehr

Leistung und Pipelining. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Leistung und Pipelining. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Leistung und Pipelining Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Leistung Leistungsmessung Leistungssteigerung Pipelining Einführung in die

Mehr

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard

Mehr

Technische Informatik 1

Technische Informatik 1 Technische Informatik 1 2 Instruktionssatz Lothar Thiele Computer Engineering and Networks Laboratory Instruktionsverarbeitung 2 2 Übersetzung Das Kapitel 2 der Vorlesung setzt sich mit der Maschinensprache

Mehr

Einführung in die Systemprogrammierung

Einführung in die Systemprogrammierung Einführung in die Systemprogrammierung Speedup: Grundlagen der Performanz Prof. Dr. Christoph Reichenbach Fachbereich 12 / Institut für Informatik 30. April 2015 Eine Aufgabe aus der Praxis Gegeben ein

Mehr

Grundlagen der Informatik III Wintersemester 2010/2011 11. Vorlesung Dr.-Ing. Wolfgang Heenes

Grundlagen der Informatik III Wintersemester 2010/2011 11. Vorlesung Dr.-Ing. Wolfgang Heenes Grundlagen der Informatik III Wintersemester 2010/2011 11. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la

Mehr

Zahlen und Zeichen (1)

Zahlen und Zeichen (1) Zahlen und Zeichen () Fragen: Wie werden Zahlen repräsentiert und konvertiert? Wie werden negative Zahlen und Brüche repräsentiert? Wie werden die Grundrechenarten ausgeführt? Was ist, wenn das Ergebnis

Mehr

Hardware/Software-Codesign

Hardware/Software-Codesign Klausur zur Lehrveranstaltung Hardware/Software-Codesign Dr. Christian Plessl Paderborn Center for Parallel Computing Universität Paderborn 8.10.2009 Die Bearbeitungsdauer beträgt 75 Minuten. Es sind keine

Mehr

Algorithmen zur Integer-Multiplikation

Algorithmen zur Integer-Multiplikation Algorithmen zur Integer-Multiplikation Multiplikation zweier n-bit Zahlen ist zurückführbar auf wiederholte bedingte Additionen und Schiebeoperationen (in einfachen Prozessoren wird daher oft auf Multiplizierwerke

Mehr

02.11.2001-11-06 Klasse: IA11. Der Prozessor, das Herzstück eines Computers

02.11.2001-11-06 Klasse: IA11. Der Prozessor, das Herzstück eines Computers Sascha Dedenbach Heinrich-Hertz Berufskolleg 02.11.2001-11-06 Klasse: IA11 Der Prozessor, das Herzstück eines Computers Inhaltsübersicht 1. Der Prozessor, das Herzstück eines Computers...Seite 3 2. Wie

Mehr

Rechnerarchitektur und Betriebssysteme (CS201): Multiprogramming und -Tasking Flynn-Klassifikation, ILP, VLIW

Rechnerarchitektur und Betriebssysteme (CS201): Multiprogramming und -Tasking Flynn-Klassifikation, ILP, VLIW Rechnerarchitektur und Betriebssysteme (CS201): Multiprogramming und -Tasking Flynn-Klassifikation, ILP, VLIW 26. Oktober 2012 Prof. Dr. Christian Tschudin Departement Informatik, Universität Basel Uebersicht

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

SuSE Linux für 64-Bit AMD64 und IPF. Andreas Jaeger, SuSE Linux AG

SuSE Linux für 64-Bit AMD64 und IPF. Andreas Jaeger, SuSE Linux AG <aj@suse.de> SuSE Linux für 64-Bit und IPF Andreas Jaeger, SuSE Linux AG Linux und Inhalt Linux und Entwicklungsgeschichte Entwicklungsgeschichte Entwicklung / -Unterstützung -Erweiterungen Linux und Linux

Mehr

Assembler-Programme. Systemprogrammierung (37-023) Elementare Komponenten eines Assembler-Programmes

Assembler-Programme. Systemprogrammierung (37-023) Elementare Komponenten eines Assembler-Programmes Systemprogrammierung (37-023) Assemblerprogrammierung Betriebssystemgrundlagen Maschinenmodelle Dozent: Prof. Thomas Stricker krankheitshalber vertreten durch: Felix Rauch WebSite: http://www.cs.inf.ethz.ch/37-023/

Mehr

Thema 4. Prozessoren

Thema 4. Prozessoren Thema 4 Prozessoren Wo sind wir? Rechenwerk Steuerwerk CPU Speicherwerk Ein- und Ausgabekanal Befehle Daten Adressen Datenbus Adressbus Steuerbus }Sammelleitungen Abgrenzung Mikroprozessor Im wesentlichen

Mehr

Lösungsvorschlag zur 4. Übung

Lösungsvorschlag zur 4. Übung Prof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 09/10 Lösungsvorschlag zur 4. Übung 1 Präsenzübungen 1.1 Schnelltest a) Welche Aussagen zu Bewertungskriterien

Mehr

4.2 Universalrechner: Schaltung unabhängig vom Problem 185

4.2 Universalrechner: Schaltung unabhängig vom Problem 185 4.2 Universalrechner: Schaltung unabhängig vom Problem 85 a) Geben Sie binär die Befehlsworte an, mit denen Sie die Eingänge a, b und c in die Register R, R2 und R übernehmen. K D M4 M M2 M Kommentar XXXXXXXXXXX

Mehr

Compiler: Vom Code zum Maschinen-Code. C Programmierung - Vorlesung 2 Hochschule Regensburg 19.03.2012 Universitätsstraße 31, 93053 Regensburg

Compiler: Vom Code zum Maschinen-Code. C Programmierung - Vorlesung 2 Hochschule Regensburg 19.03.2012 Universitätsstraße 31, 93053 Regensburg Compiler: Vom Code zum Maschinen-Code C Programmierung - Vorlesung 2 Hochschule Regensburg 19.03.2012 Universitätsstraße 31, 93053 Regensburg Prof. Dr. Jan Dünnweber Zusammenhänge: C und Assembler Hochsprachen

Mehr

Die Bildbearbeitungssprache Halide

Die Bildbearbeitungssprache Halide Die Bildbearbeitungssprache Halide Dominik Danner 13.06.2013 Dominik Danner Die Bildbearbeitungssprache Halide 13.06.2013 1 / 30 Inhaltsverzeichnis 1 Einführung Die Domäne der Bildbearbeitung Einführungsbeispiel

Mehr

Kapitel 1 Landschaft der Prozessoren

Kapitel 1 Landschaft der Prozessoren Kapitel 1 Landschaft der Prozessoren 1 1 1 Landschaft der Prozessoren 1.1 Prozessortypen... 3 1.1.1 Personal Computer und ihre Prozessoren... 3 1.1.2 Embedded Prozessoren... 5 1.1.3 Signalprozessoren...

Mehr

Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien

Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur, Prof. Spallek Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien Tobias Berndt, to.berndt@t-online.de

Mehr

Frank Kuchta Markus Rüger

Frank Kuchta Markus Rüger Leistungsvergleich mobiler Intel-Systeme single vs. dual core Frank Kuchta Markus Rüger Inhalt Motivation Ziel & Aufgabendefinition Hardware - Architektur Test-Umgebung Benchmarks Fazit Inhalt Motivation

Mehr

Seminararbeit Wintersemester 2012/2013

Seminararbeit Wintersemester 2012/2013 Seminararbeit Wintersemester 2012/2013 Thema: Auslegung der Pipelines aktueller Prozessoren Verfasser: Daniel Weisensee Betreuender Professor: Prof. Dr. Albrecht Ditzinger Hochschule Karlsruhe - Technik

Mehr

Binäre Gleitkommazahlen

Binäre Gleitkommazahlen Binäre Gleitkommazahlen Was ist die wissenschaftliche, normalisierte Darstellung der binären Gleitkommazahl zur dezimalen Gleitkommazahl 0,625? Grundlagen der Rechnerarchitektur Logik und Arithmetik 72

Mehr

Programmieren. Kapitel 3: Wie funktioniert ein moderner Computer? Wintersemester 2008/2009. Prof. Dr. Christian Werner

Programmieren. Kapitel 3: Wie funktioniert ein moderner Computer? Wintersemester 2008/2009. Prof. Dr. Christian Werner Institut für Telematik Universität zu Lübeck Programmieren Kapitel 3: Wie funktioniert ein moderner Computer? Wintersemester 8/9 Prof. Dr. Christian Werner 3- Überblick Typische Merkmale moderner Computer

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

Eine Einführung in die Architektur moderner Graphikprozessoren

Eine Einführung in die Architektur moderner Graphikprozessoren Eine Einführung in die Architektur moderner Graphikprozessoren Seminarvortrag von Sven Schenk WS 2005/2006 Universität Mannheim, Lehrstuhl für Rechnerarchitektur Inhalt Historische Eckpunkte Einführung

Mehr

Technische Informatik I

Technische Informatik I Technische Informatik I SS 2001 PD Dr. A. Strey Abteilung Neuroinformatik Universität Ulm Inhalt Einführung: Überblick über die historische Entwicklung der Rechnerhardware Teil 1: Digitale Logik kurzer

Mehr

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011 Technische Universität Graz Institut tfür Angewandte Informationsverarbeitung und Kommunikationstechnologie Rechnerorganisation 2 TOY Karl C. Posch Karl.Posch@iaik.tugraz.at co1.ro_2003. 1 Ausblick. Erste

Mehr

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Von-Neumann-Rechner (John von Neumann : 1903-1957) C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Quelle: http://www.cs.uakron.edu/~margush/465/01_intro.html Analytical Engine - Calculate

Mehr

Assembler-Programmierung

Assembler-Programmierung Assembler-Programmierung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Assembler-Programmierung 1/48 2012-02-29 Assembler-Programmierung

Mehr

3 Rechnen und Schaltnetze

3 Rechnen und Schaltnetze 3 Rechnen und Schaltnetze Arithmetik, Logik, Register Taschenrechner rste Prozessoren (z.b. Intel 4004) waren für reine Rechenaufgaben ausgelegt 4 4-Bit Register 4-Bit Datenbus 4 Kbyte Speicher 60000 Befehle/s

Mehr

Das Rechnermodell - Funktion

Das Rechnermodell - Funktion Darstellung von Zahlen und Zeichen im Rechner Darstellung von Zeichen ASCII-Kodierung Zahlensysteme Dezimalsystem, Dualsystem, Hexadezimalsystem Darstellung von Zahlen im Rechner Natürliche Zahlen Ganze

Mehr

Computergrundlagen Boolesche Logik, Zahlensysteme und Arithmetik

Computergrundlagen Boolesche Logik, Zahlensysteme und Arithmetik Computergrundlagen Boolesche Logik, Zahlensysteme und Arithmetik Institut für Computerphysik Universität Stuttgart Wintersemester 2012/13 Wie rechnet ein Computer? Ein Mikroprozessor ist ein Netz von Transistoren,

Mehr

Energiesparmechanismen des

Energiesparmechanismen des Energiesparmechanismen des Prozessors (x64) 2 Gliederung Motivation Einleitung Advanced Configuration and Power Interface (ACPI) P-States C-States Implementierung Intel AMD 3 Motivation von Marius Eschen

Mehr

Elementare logische Operationen

Elementare logische Operationen RECHNERARCHITEKTUR 2 - ELEMENTARE LOGISCHE OPERATIONEN 1 Elementare logische Operationen Modifizieren, Testen,Vergleichen In diesem Abschnitt wollen wir zeigen, wie man mit den elementaren logischen Verknüpfungen

Mehr

DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE

DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE D - CA - IV - AA - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 4 DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE Sommersemester 2003 Leitung:

Mehr

Daten- Bus. Steuerbus

Daten- Bus. Steuerbus 1 Grundlagen... 1 1.1 Rechnerarchitektur... 1 1.2 Takt... 2 1.3 Speicherarchitektur... 2 2 Mikroprozessor... 4 2.1 Begriffsbestimmung... 4 2.2 Geschichte... 4 2.3 Aufbau eines einfachen Mikroprozessors...

Mehr

Dezimalkomma (decimal point) rechts von Stelle mit Wertigkeit 100 nachfolgende Stellen haben Wertigkeit 10-1, 10-2, etc.

Dezimalkomma (decimal point) rechts von Stelle mit Wertigkeit 100 nachfolgende Stellen haben Wertigkeit 10-1, 10-2, etc. Fixpunktdarstellung Fixed-point numbers Bsp. Dezimaldarstellung Dezimalkomma (decimal point) rechts von Stelle mit Wertigkeit 100 nachfolgende Stellen haben Wertigkeit 10-1, 10-2, etc. Binärdarstellung

Mehr

Einführung in (Intel) 80x86 Assembler. Einführung in (Intel) 80x86 Assembler Wintersemester 2008/09 1 / 26

Einführung in (Intel) 80x86 Assembler. Einführung in (Intel) 80x86 Assembler Wintersemester 2008/09 1 / 26 Einführung in (Intel) 80x86 Assembler Einführung in (Intel) 80x86 Assembler Wintersemester 2008/09 1 / 26 1 Geschichte 2 Programmiermodell 3 Befehlssatz 4 Konventionen 5 Beispiele 6 SSE 7 Literatur Einführung

Mehr

Rechnerarchitektur. Dr. Andreas Müller TU Chemnitz Fakultät für Informatik Fakultätsrechen- und Informationszentrum anmu@informatik.tu-chemnitz.

Rechnerarchitektur. Dr. Andreas Müller TU Chemnitz Fakultät für Informatik Fakultätsrechen- und Informationszentrum anmu@informatik.tu-chemnitz. Rechnerarchitektur Dr. Andreas Müller TU Chemnitz Fakultät für Informatik Fakultätsrechen- und Informationszentrum anmu@informatik.tu-chemnitz.de Rechnerarchitektur Dr. Andreas Müller TU Chemnitz Fakultät

Mehr

Computerarithmetik (1)

Computerarithmetik (1) Computerarithmetik () Fragen: Wie werden Zahlen repräsentiert und konvertiert? Wie werden negative Zahlen und Brüche repräsentiert? Wie werden die Grundrechenarten ausgeführt? Was ist, wenn das Ergebnis

Mehr

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für

Mehr

Technische Informatik

Technische Informatik Technische Informatik Teil A: Mikroprozessoren Stand: 22. November 2010 Institut für Roboterforschung Abteilung Informationstechnik Prof. Dr.-Ing. Uwe Schwiegelshohn Inhaltsverzeichnis Inhaltsverzeichnis

Mehr

Vorlesung "Struktur von Mikrorechnern" (CBS)

Vorlesung Struktur von Mikrorechnern (CBS) 5 Entwicklung der Prozessorarchitekturen 5.1 Intel Prozessorenreihe i86 5.1.1 8088 und 8086 Prozessoren 5.1.3 80386 Prozessoren 5.1.5 Pentium Prozessoren 5.2 Vergleich von Prozessorarchitekturen unterschiedlicher

Mehr

Technische Informatik

Technische Informatik Technische Informatik Eine einführende Darstellung von Prof. Dr. Bernd Becker Prof. Dr. Paul Molitor Oldenbourg Verlag München Wien Inhaltsverzeichnis 1 Einleitung 1 1.1 Was ist überhaupt ein Rechner?

Mehr

Grundlagen der Technischen Informatik Wintersemester 12/13 J. Kaiser, IVS-EOS

Grundlagen der Technischen Informatik Wintersemester 12/13 J. Kaiser, IVS-EOS Gleit komma zahlen Gleitkommazahlen in vielen technischen und wissenschaftlichen Anwendungen wird eine große Dynamik benötigt: sowohl sehr kleine als auch sehr große Zahlen sollen einheitlich dargestellt

Mehr

Mobile Prozessoren. Ein Vergleich zwischen Intel Silvermont, ARM Cortex-A und AMD Temash. Hochschule Darmstadt www.h-da.de

Mobile Prozessoren. Ein Vergleich zwischen Intel Silvermont, ARM Cortex-A und AMD Temash. Hochschule Darmstadt www.h-da.de Ein Vergleich zwischen Intel Silvermont, ARM Cortex-A und AMD Temash Einführung Intel Silvermont ARM Cortex-A AMD Temash Mobile Prozessoren Entwicklung des Smartphones Erstes iphone MHz ARM-76 Prozessor

Mehr

Rechnergrundlagen SS 2007. 11. Vorlesung

Rechnergrundlagen SS 2007. 11. Vorlesung Rechnergrundlagen SS 2007 11. Vorlesung Inhalt Evaluation der Lehre (Auswertung) Synchroner/asynchroner Systembus Kontrollfluss/Datenfluss RISC vs. CISC Speicherhierarchie Cache Lesen Schreiben Überschreiben

Mehr

Intel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte

Intel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte Intel 80x86 symmetrische Multiprozessorsysteme Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte Gliederung I. Parallel Computing Einführung II.SMP Grundlagen III.Speicherzugriff

Mehr

Mikrocomputertechnik. Einadressmaschine

Mikrocomputertechnik. Einadressmaschine technik Einadressmaschine Vorlesung 2. Mikroprozessoren Einführung Entwicklungsgeschichte Mikroprozessor als universeller Baustein Struktur Architektur mit Akku ( Nerdi) FH Augsburg, Fakultät für Elektrotechnik

Mehr

Kapitel 1. Zahlendarstellung. Prof. Dr. Dirk W. Hoffmann. Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik

Kapitel 1. Zahlendarstellung. Prof. Dr. Dirk W. Hoffmann. Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik Kapitel 1 Zahlendarstellung Prof. Dr. Dirk W. Hoffmann Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik Zahlensystemkonvertierung Motivation Jede nichtnegative Zahl z lässt

Mehr

Benchmarking Intel Pentium III-S vs. Intel Pentium 4

Benchmarking Intel Pentium III-S vs. Intel Pentium 4 Benchmarking Intel Pentium III-S vs. Intel Pentium 4 André Ceselski Raphael Rosendahl 30.01.2007 Gliederung Motivation Vorstellung der Architekturen Intel P6 Architektur Intel NetBurst TM Architektur Architektur-Unterschiede

Mehr

Teil Rechnerarchitekturen M03. Darstellung von Zahlen, Rechnen, CPU, Busse. Corinna Schmitt corinna.schmitt@unibas.ch

Teil Rechnerarchitekturen M03. Darstellung von Zahlen, Rechnen, CPU, Busse. Corinna Schmitt corinna.schmitt@unibas.ch Teil Rechnerarchitekturen M03 Darstellung von Zahlen, Rechnen, CPU, Busse Corinna Schmitt corinna.schmitt@unibas.ch Darstellung von Zahlen Rechnen 2015 Corinna Schmitt Teil Rechnerarchitekturen - 2 Zwei

Mehr

Ein kleiner Einblick in die Welt der Supercomputer. Christian Krohn 07.12.2010 1

Ein kleiner Einblick in die Welt der Supercomputer. Christian Krohn 07.12.2010 1 Ein kleiner Einblick in die Welt der Supercomputer Christian Krohn 07.12.2010 1 Vorschub: FLOPS Entwicklung der Supercomputer Funktionsweisen von Supercomputern Zukunftsvisionen 2 Ein Top10 Supercomputer

Mehr

Multicore Herausforderungen an das Software-Engineering. Prof. Dr.-Ing. Michael Uelschen Hochschule Osnabrück 15.09.2010

Multicore Herausforderungen an das Software-Engineering. Prof. Dr.-Ing. Michael Uelschen Hochschule Osnabrück 15.09.2010 Multicore Herausforderungen an das Software-Engineering Prof. Dr.-Ing. Michael Uelschen Hochschule Osnabrück 15.09.2010 Inhalt _ Motivation _ Herausforderung 1: Hardware _ Herausforderung 2: Software-Partitionierung

Mehr

1.1 Was für Funktionen gibt es in der Unit Math?

1.1 Was für Funktionen gibt es in der Unit Math? mitp Seitenanzahl 13 Die Unit Math 1 Die Unit Math Die Unit Math stellt an die 100 Funktionen für mathematische Berechnungen zur Verfügung. Das schöne daran ist, das der Source verfügbar ist und zwar ist

Mehr

Inhaltsverzeichnis. Teil I Aufgaben 1

Inhaltsverzeichnis. Teil I Aufgaben 1 iii Teil I Aufgaben 1 1 Grundlagen der Elektrotechnik 3 Aufgabe 1: Punktladungen............................ 3 Aufgabe 2: Elektronenstrahlröhre........................ 3 Aufgabe 3: Kapazität eines Koaxialkabels...................

Mehr

UltraSPARC T1 (Niagara)

UltraSPARC T1 (Niagara) UltraSPARC T1 (Niagara) Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 06 Universität Mannheim Jochen Kinzel 1 Inhalt Überblick Core Crossbar Level 2-Cache DRAM-Controller

Mehr