Multiplikation. Grundlagen der Rechnerarchitektur Logik und Arithmetik 79

Transkript

1 Multiplikation Grundlagen der Rechnerarchitektur Logik und Arithmetik 79

2 Multiplikation nach der Schulmethode Gegeben seien die Binärzahlen A und B. Was ist a * b? Beispiel: Multiplikand A: Multiplikator B: * Produkt: Grundlagen der Rechnerarchitektur Logik und Arithmetik 80

3 Maximale Länge des Ergebnisses Beobachtung: Multiplikand der Länge n Bits und Multiplikator der Länge m Bits ergibt Produkt einer Länge mit maximal n+m Bits. Grundlagen der Rechnerarchitektur Logik und Arithmetik 81

4 Das Verfahren als Algorithmus 1 Addiere Multiplikand zum Produkt Beispiel für 4 Bit Zahlen Start Teste erstes Multiplikator Bit Shifte Multiplikand ein Bit nach Links Shifte Multiplikator ein Bit nach Rechts 5ter Durchlauf? ja Ende nein 0 Beispiel 1001*0101: * Grundlagen der Rechnerarchitektur Logik und Arithmetik 82

5 Das Verfahren in Hardware Links Shift 8 Bit Multiplikand Demonstration mit 1001 * 0110 = Links Shift 8 Bit ALU Rechts Shift 4 Bit Multiplikator 3.Rechts Shift 8 Bit Produkt 1. Produkt = Produkt + Multiplikand, wenn Bit 0 des Multiplikators = 1 Control Test 4. Anzahl Durchläufe = 5 Ende Beispiel für 4 Bit Zahlen Grundlagen der Rechnerarchitektur Logik und Arithmetik 83

6 Vorzeichenbehaftete Multiplikation Betrachte Multiplikand x und Multiplikator y. Sei x = x wenn x nicht negativ bzw. x = x sonst. Sei y = y wenn y nicht negativ bzw. y = y sonst. Berechne z = x * y. Ergebnis z = z wenn x und y nicht negativ oder x und y negativ, ansonsten ist z = z. Möglichkeit 2: Tausche im Verfahren der vorigen Folie das Produktregister mit einem vorzeichenbehafteten Rechts Shift Register aus. Bildquelle: David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Logik und Arithmetik 84

7 Weitere Beschleunigungen Eine ALU für jede Summation x 3 *y x 2 *y 4 Bit ALU c s 3 s 2 s 1 s 0 x 1 *y 4 Bit ALU c s 3 s 2 s 1 s 0 x 0 *y 3 y 2 y 1 4 Bit ALU c s 3 s 2 s 1 s 0 x 0 *y 0 Beobachtung: (Y) * (X) = = = (Z) z 7 z 6 z 5 z 4 z 3 z 2 z 1 z 0 Beispiel für 4 Bit Zahlen Grundlagen der Rechnerarchitektur Logik und Arithmetik 85

8 Weitere Beschleunigungen Parallele Organisation der ALUs in einen Binärbaum (keine weiteren Details hier) Jede ALU Operation verbrauche einen Taktzyklus. Wie viele Taktzyklen dauert die Multiplikation von 32 Bit Zahlen? Bildquelle: David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Logik und Arithmetik 86

9 Division Grundlagen der Rechnerarchitektur Logik und Arithmetik 87

10 Division nach der Schulmethode Gegeben seien die Binärzahlen A und B. Was ist a : b? Beispiel: Dividend Divisor Quotient : = Rest: Grundlagen der Rechnerarchitektur Logik und Arithmetik 88

11 Shifte Quotient nach Links und setze dessen LSB=1. Beispiel für 4 Bit Zahlen Das Verfahren als Algorithmus 0 Start Subtrahiere Divisor vom Rest Teste Rest Shifte Divisor ein Bit nach Rechts 6ter Durchlauf? ja Ende <0 Restauriere den alten Rest. Shifte Quotient nach Links und setze dessen LSB=0. nein Beispiel 1001 : 10: Dvdt :Dvsr= Qtnt : 10 = Rest Grundlagen der Rechnerarchitektur Logik und Arithmetik 89

12 Das Verfahren in Hardware Rechts Shift 8 Bit Divisor Demonstration mit 1001 : 0010 = 100 Rest 1 3. Rechts Shift Links Shift 4 Bit Quotient 8 Bit ALU 2. Links Shift; LSB=Rest wurde verändert 1. Rest=Rest Divisor, wenn Divisor < Rest 4. Anzahl Durchläufe = 6 Ende 8 Bit Rest Control Test Beispiel für 4 Bit Zahlen Grundlagen der Rechnerarchitektur Logik und Arithmetik 90

13 Vorzeichenbehaftete Division Umgang mit dem Quotienten (analog wie für Multiplikation): Betrachte Divisor x und Dividend y (also: Quotient z von y:x). Sei x = x wenn x nicht negativ bzw. x = x sonst. Sei y = y wenn y nicht negativ bzw. y = y sonst. Berechne Quotient z von y : x. Ergebnis z = z wenn x und y nicht negativ oder x und y negativ, ansonsten ist z = z. Und was ist das Vorzeichen des Rests? Beispiel: Dividend : Divisor Quotient Rest Quotient * Divisor + Rest = Dividend 7 : * = 7-7 : * 2 1 = -7 7 : * = 7-7 : * -2 1 = -7 Also: Vorzeichen des Rests ist Vorzeichen des Dividend. Grundlagen der Rechnerarchitektur Logik und Arithmetik 91

14 Gleitkommazahlen Grundlagen der Rechnerarchitektur Logik und Arithmetik 92

15 Reelle Gleitkommazahlen Beispiel Kleine Zahl Große Zahl Wissenschaftliche Darstellung (eine Ziffer links des Kommas) Normalisierte Darstellung (keine führende Null) Grundlagen der Rechnerarchitektur Logik und Arithmetik 93

16 Binäre Gleitkommazahlen Was ist der Dezimalwert der binären Gleitkommazahl 101,1001? Was bedeutet 11,011 * 2 2? Also: mit 2 i multiplizieren verschiebt das Komma um i Stellen nach rechts. Analog: mit 2 i multiplizieren verschiebt das Komma um i Stellen nach links. Grundlagen der Rechnerarchitektur Logik und Arithmetik 94

17 Binäre Gleitkommazahlen Was ist die wissenschaftliche, normalisierte Darstellung der binären Gleitkommazahl zur dezimalen Gleitkommazahl 0,625? Grundlagen der Rechnerarchitektur Logik und Arithmetik 95

18 Nebenbemerkung Betrachte die recht harmlose Dezimalzahl 0,8. Für die folgende unendliche Reihe rechnet man leicht nach: ( ) + ( ) + ( ) + ( ) +... = 4/5 = 0.8 Folglich ist die Binärdarstellung von 0.8 unendlich lang, nämlich: 0, Annahme wir speichern nur die ersten 32 Bits. Rechnet man in den Dezimalwert x zurück, dann ergibt sich: x = ( ) + ( ) + ( ) ( ) = / = 0, ,8 Oha, 0,8 ist scheinbar doch nicht so harmlos. Es gibt folglich Zahlen mit endlicher dezimaler Gleitkommadarstellung, die binär nicht mit endlicher Anzahl Bits darstellbar sind. Grundlagen der Rechnerarchitektur Logik und Arithmetik 96

19 N Bit Darstellung von Gleitkommazahlen Normalisierte, wissenschaftliche Darstellung zur Basis 2. Beispiel: Allgemein: Sign and Magnitude Darstellung für beispielsweise 32 Bits: (s=0 für + und s=1 für ) s exponent fraction 1 Bit 8 Bits 23 Bits Tradeoff: Viele Fraction Bits: hohe Genauigkeit der Fraction Viele Exponent Bits: großer darstellbarer Zahlenbereich Grundlagen der Rechnerarchitektur Logik und Arithmetik 97

20 Beispiel s exponent fraction 1 Bit 8 Bits 23 Bits Was ist der Dezimalwert x des folgenden Bit Strings? Grundlagen der Rechnerarchitektur Logik und Arithmetik 98

21 Wertebereiche, Overflow und Underflow s exponent fraction 1 Bit 8 Bits 23 Bits Kleinste darstellbare nicht negative Zahl annähernd 2,0 * Größte darstellbare Zahl annähernd 2,0 * Was, wenn die darzustellende Zahl außerhalb dieses Bereichs ist? Overflow: Zahl zu groß (Exponent ist zu groß um im Exponent Feld darstellbar zu sein) Underflow: Zahl zu klein (Negativer Exponent ist zu groß um im Exponent Feld darstellbar zu sein) Grundlagen der Rechnerarchitektur Logik und Arithmetik 99

22 Beispiel: Single Precision Double Precision Double und Single Precision Insgesamt 32 Bits s exponent fraction 1 Bit 8 Bits 23 Bits Insgesamt 64 Bits s exponent fraction 1 Bit 11 Bits 52 Bits Double Precision hat höhere Genauigkeit der Fraction und mit größerem Exponent auch einen größeren darstellbaren Zahlenbereich. Double Precision in diesem Beispiel: Kleinste darstellbare nicht negative Zahl annähernd 2,0 * Größte darstellbare Zahl annähernd 2,0 * Grundlagen der Rechnerarchitektur Logik und Arithmetik 100

23 Der Zahlenformatstandard IEEE 754 Single Precision Double Precision Insgesamt 32 Bits s exponent fraction 1 Bit 8 Bits 23 Bits Insgesamt 64 Bits s exponent fraction 1 Bit 11 Bits 52 Bits Bit Aufteilungen in dieser Form sind in IEEE 754 spezifiziert. Betrachte die wissenschaftliche, normalisierte Darstellung: [+ oder ] 1,xxxxxxxx * 2 yyyy Beobachtung: die 1 vor dem Komma ist redundant. Somit: Bei IEEE 754 wird die 1 implizit angenommen und in fraction nicht codiert. fraction speichert nur Nachkommastellen. Grundlagen der Rechnerarchitektur Logik und Arithmetik 101

24 Beispiel s exponent fraction 1 Bit 8 Bits 23 Bits Es sei die 1 vor dem Komma implizit angenommen. Fraction speichere damit nur die Nachkommastellen. Was ist der Dezimalwert x des folgenden Bit Strings? Grundlagen der Rechnerarchitektur Logik und Arithmetik 102

25 Weitere Eigenschaften von IEEE 754 Unterscheidung von Fraction und 1+Fraction in der Darstellung ( 1) S * (1 + Fraction) * 2 Exponent 1+Fraction wird als Significant (deutsch: Mantisse) bezeichnet. Grundlagen der Rechnerarchitektur Logik und Arithmetik 103

26 Motivation für eine geeignete Exponent Darstellung Annahme: Exponent wäre mit Zweierkomplement dargestellt. Wie macht man einen Größer Kleiner Vergleich der folgenden beiden Zahlen? Zahl 1: Zahl 2: Vergleiche erst mal die Vorzeichenbits. Bei unterschiedlichen Vorzeichenbits ist der Vergleich beendet. 2. Vergleiche die Exponenten. Ist einer größer als der andere, ist der Vergleich beendet. (Signed Vergleich) 3. Vergleiche die Fractions. (Unsigned Vergleich) Kann man Schritt 2 und 3 in einem durchführen? Kleinster Exponent müsste und größter Exponent müsste sein, dann könnte man Exponent und Fraction für einen Vergleich einfach konkatenieren. Grundlagen der Rechnerarchitektur Logik und Arithmetik 104

27 Darstellung des Exponenten in Biased Notation Erinnerung: Biased Notation (hier mit 8 Bit und Bias 127): = -127 (0-Bias = -127) = -126 (1-Bias = -126) = -1 (126-Bias = -1) = 0 (127-Bias = 0) = 1 (128-Bias = 1) = 127 (254-Bias = 127) = 128 (255-Bias = 128) Zusammengefasst: Der Wert x einer Zahl in IEEE 754 Darstellung ist (Single Precision (8 Bit Exponent) Bias=127, Double Precision (11 Bit Exponent) Bias=1023) Grundlagen der Rechnerarchitektur Logik und Arithmetik 105