Abkürzungen. Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme 2

Größe: px

Ab Seite anzeigen:

Download "Abkürzungen. Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme 2"

Harry Kramer
vor 6 Jahren
Abrufe

Inhalt Abkürzungen X Kapitel 1 - Einleitung 1 1.1 Stand der Automobilelektronik 1 1.1.1 Historische Entwicklung 1 1.1.2 Gegenwärtige Probleme 2 1.2 Zielsetzung 5 1.3 Aufbau der Arbeit 6 1.

1 Inhalt Abkürzungen X Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme Zielsetzung Aufbau der Arbeit Veröffentlichungen 7 Kapitel 2 - Rezentralisierung von Steuergeräten Bordnetzarchitektur Dezentrale Topologie Zentralisierte Topologie Pro und Kontra Rezentralisierung Kommunikation Systemintegration Qualitätssicherung Modularität und Skalierbarkeit Portierbarkeit Langzeitverfügbarkeit Single Point of Failure Das Funktionsmodell von ConPar Vollständige Rezentralisierung 20 I

2 2.3.2 Domänenorientierte Rezentralisierung Konfigurierbarkeit Fazit 24 Kapitel 3 - Echtzeit- und Parallelrechner Echtzeitrechner Grundlagen Datenverarbeitung in Echtzeit Herausforderungen für Echtzeitrechner Echtzeitfahige Hardware Echtzeitfahige Software Fazit Parallelrechner Rechnerarchitektur Prozessoren Speicher Interprozessorkommunikation Externe Kommunikation Amdahl'sches Gesetz Fazit Die Architektur von ConPar Besondere Eigenschaften Klassifizierung Parallele Datenverarbeitung Rechnerarchitektur 43 II

3 Speichermodell Interprozessorkommunikation Externe Kommunikation Zusammenfassung 45 Kapitel 4 - Space-Sharing Grundlagen Partitionierung von Rechenleistung Space-Sharing für Echtzeitaufgaben Zuordnung von Prozessoren Besondere Eigenschaften Rechnerarchitektur Space-Sharing mit FPGAs Aufbau und Komponenten Kommunikationsmodell Zeitliche Isolation Herausforderungen bei Time-Sharing Zeitliche Isolation durch Space-Sharing Räumliche Isolation Herausforderungen bei gemeinsamem Speicher Räumliche Isolation durch Space-Sharing Implementierung im FPGA System-Design Realisierbarkeit komplexer MPSoCs mit FPGAs Softprozessoren 67 III

4 4.5.4 Speicher Interprozessorkommunikation Externe Kommunikation Zusammenfassung 71 Kapitel 5 - Interprozessorkommunikation Grundlagen Statische Netze Stand der Technik Aufbau Besondere Eigenschaften Echtzeitverhalten Fazit Dynamische Netze Aufbau Mathematische Beschreibung Elementare Eigenschaften Echtzeit-Kategorien Nicht-blockierungsfreie Netze Aufbau Routing Nachrichten-Scheduling Problembeschreibung Konflikterkennung Zeitverhalten 96 IV

5 Graphenmodell Konfliktlösung Fazit Blockierungsfreie Netze Aufbau Dezentrales Routing Looping-Routing Parallelität Pipelining Fazit Separation-Routing Routing im Schaltnetz Aufbau Problemstellung Separation im linken Teil des Netzes Approximation im rechten Teil des Netzes Routing unvollständiger Permutationen Routing in Boolescher Algebra Kosten in Hardware Implementierung im FPGA Verdrahtungsstufen Kreuzschalter Routing Übertragungsrate Zusammenfassung 166 V

6 Kapitel 6 - Energieeffiziente Multiprozessorsysteme Grundlagen Statische Verlustleistung Dynamische Verlustleistung Verlustleistungen im FPGA-basierten Multiprozessorsystem Einfluss der Taktfrequenz Einfluss der Prozessorzahl Statische vs. dynamische Verlustleistung Einfluss der Lokalspeicher Einfluss des Verbindungsnetzwerks Einfluss des Prozessordesigns Zusammenfassung Optimierung der Verlustleistung im MPSoC Partitionierung der Software GALS-Design Dynamische Anpassung der Prozessorleistung Variable Steuerung des Prozessortaktes Explizite Deklaration der Taktrate Implizite Deklaration der Taktrate Weiterführende Maßnahmen Zusammenfassung 196 Kapitel 7 - Integration in AUTOSAR Grundlagen Bedeutung 198 VI

7 7.1.2 Dokumentation Softwarearchitektur Basic Software (BSW) Software Component (SW-C) Schnittstellen Softwarestruktur Prozessor-Mapping Run-Time Environment (RTE) Kommunikation ECU-Mapping Virtual Functional Bus (VFB) Sender-Receiver-Kommunikation Implizite Kommunikation Explizite Kommunikation Client-Server-Kommunikation Synchrone Kommunikation Asynchrone Kommunikation Multiplizität Interrunnable-Variable Rezentralisierung von Steuergeräten Portierung der Steuergerätesoftware Prozessor-Mapping Kommunikation AUTOSAR-Methodik Grundlagen 218 VII

8 Arbeitsablauf Grafische Notation Steuergerätezentrierte Methodik Funktionsorientierte Methodik Fazit 223 Kapitel 8 - Zusammenfassung 225 Literatur 227 Abbildungen 238 Tabellen 246 Anhang A - Implementierung im FPGA 249 A.l Entwicklungsumgebung 249 A.2 Multiprozessorsystem 250 A.2.1 Prozessoren 250 A.2.2 Speicher 251 A.2.3 Kommunikation 252 A.2.4 Ein- /Ausgabe 252 A.3 Verbindungsnetzwerk 253 A.3.1 Kommunikationskanal 253 A.3.2 Mehrstufiges Netzwerk als IP-Core 254 A.4 Interprozessorkommunikation 256 A.4.1 Asynchrone Kommunikation 256 A.4.2 Verbindungsaufbau 257 A.4.3 Datenübertragung 258 VIII

9 A.4.4 Verbindungsabbau 258 A.4.5 Nachrichtenübertragung 259 A.4.6 Routing 261 A.4.7 Datenübertragung 268 A.5 Energiemanagement 274 A.5.1 Variable Steuerung des Prozessortaktes 274 A.5.2 Konfiguration der Prozessorarchitektur 277 Anhang B - Leistungsmessungen an FPGAs 278 B.l Grundlagen 278 B.2 Verlustleistung in Abhängigkeit von der Taktfrequenz 280 B.3 Verlustleistung in Abhängigkeit von der Prozessoranzahl 286 B.4 Verlustleistung in Abhängigkeit von der Speichergröße 292 B.5 Verlustleistung in Abhängigkeit vom Verbindungsnetzwerk 295 B.6 Verlustleistung in Abhängigkeit vom Prozessordesign 297 IX

Ähnliche Dokumente

Skalierbare Rechensysteme für Echtzeitanwendungen

Skalierbare Rechensysteme für Echtzeitanwendungen Institut für Informatik TU Clausthal Echtzeit 2011: Herausforderungen durch Echtzeitbetrieb 3. und 4. November 2011 in Boppard am Rhein Multitasking Task