Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar

Transkript

1 Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar Einführung Jorge Meza jorge.meza@tu-ilmenau.de Zusebau R2082, Tel: Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 21. Oktober 2014 Self-Organization 21 October

2 Inhalt der Seminare Entwicklung von FPGA-basierten HW/SW Systemen Grundlagen zu FPGA und dessen Komponenten Einführung in die VHDL Programmierung Entwurf und Synthese anhand von Beispielen Vergleich von Beschreibungsformen und Hardwarerealisierungen Simulation Übungsaufgaben zur Vorlesung Entwurfsprozess State Charts, DFG/CFG Genetische Algorithmen Scheduling 21. Oktober

3 Motivation Warum IHS2 Seminar Interesse an Entwurf von HW/SW Systemen wecken Einblicke in FPGA Praxis Beispiele zu VHDL Entwürfen (Praxisprojekte) Praxisprojekte im Seminar (als Ergänzung für Interessierte) VHDL Beispiele zum Seminar als Download Praxisprojekte nicht prüfungsrelevant (Gilt nicht für das Seminar, sondern nur für die Beispielprojekte zum Download) Das Seminar ist sehr wohl prüfungsrelevant!!! Empfohlen für Studenten, die das Praktikum im SS2015 absolvieren 21. Oktober

4 Motivation Warum FPGAs? Perfektes Beispiel für die Entwicklung von HW/SW Systemen HW und SW sind in ein System integrierbar (Soft-Core µc, SoPC) Sehr flexibel Zu wenige Entwickler 21. Oktober

5 Motivation Warum VHDL? (VHSICHDL) Hardware Beschreibung Sprache Beschreibung auf höherem Niveau möglich Relativ einfach und lesbar Synthetisierbarer und nicht synthetisierbarer Code (Simulation) Unterschiedliche Beschreibungsformen möglich Funktion, Tabelle, Struktur, etc. Synthese 21. Oktober

6 Übersicht ist keine VHDL / PLD Vorlesung Dies bieten andere Fachgebiete an FPGA Analyse von Aspekten des HW/SW-Systementwurfs Arbeiten mit drei FPGA Herstellern und deren Anwendungen Altera, Xilinx, Lattice Fokus im Seminar (Xilinx, Altera) 21. Oktober

7 Hardware an Beispielen Vorstellen von zwei unterschiedlichen Boards Altera DE0 Board Lattice MachXO Mini Eval Board Für Interessierte Informationen zu Board, Software und Projekten unter Login kann einfach beantragt werden 21. Oktober

8 Inhalt des Seminars Heute FPGAs Grundlagen Beginn eines Systementwicklungsprozesses Analysephase 21. Oktober

9 FPGA Grundlagen Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 21. Oktober 2014 Self-Organization 21 October

10 FPGA Was ist das? Was ist ein FPGA (Field Programmable Gate Array)? Integrierter Schaltkreis der Digitaltechnik mit frei programmierbaren Einheiten Funktion nicht wie bei µprozessoren / ASIC vorher definiert Funktion wird über Programmierung festgelegt Funktion bei SRAM Typen beliebig oft änderbar 21. Oktober

11 FPGA Was ist das? Funktion wird zusammengesetzt aus: CLBs (Configurable logic blocks) Look-Up Table (logische Funktion) Flip-Flop (Speicherelement) Routing (Verbindung untereinander) Ggf. zusätzliche Einheiten wie Speicher, Interfaces, etc. 21. Oktober

12 LUT Grundlagen LUT (look-up-table) Kleiner Speicher, typischerweise mit: 4 Eingängen und 1 Ausgang Realisierung jeder beliebigen Logikfunktion mit maximal 4 Eingängen in Tabellenform (Wertetabelle) Beispiel XOR 2-LUT x 1 x 0 y X1 X Oktober

13 Übungsaufgaben (LUT) 1. Gegeben ist folgende logische Gleichung: Stellen Sie die Wahrheitstabelle auf! Beschreiben Sie den Inhalt eines 4-Eingänge LUTs zur Implementierung der logische Gleichung (Struktur + Karnaugh-Plan)! 2. Realisierung eines 2-auf-1 Multiplexers mit einer 4-Eingänge LUT. Erstellen Sie die logische Gleichung und Wahrheitstabelle! Beschreiben Sie den Inhalt eines 4-Eingänge LUTs 3. Wie wird eine logische Funktion mit 5 Eingangsvariablen y=f(x0, x1, x2, x3, x4) mittels 4-Eingänge LUTs implementiert? 4. Wie viele unterschiedliche Funktionen kann man mit einer 4-Eingänge LUT bilden? (nur eine Funktion zur gleichen Zeit und nicht alle zeitgleich) 5. Wie viele unterschiedliche Funktionen kann man mit einer n-eingänge LUT bilden? (nur eine Funktion zur gleichen Zeit und nicht alle zeitgleich) 21. Oktober

14 FF Grundlagen FF (Flip-Flop) D-Flip-Flop Speicherung von 1 Bit Eingänge (meistens) Takt (CK/CLK) Daten (D) Reset (CLR/RST) Preset (PRE) Enable (CE) CLR PRE CE D CLK Q Q Ausänge Daten (Q) 21. Oktober

15 CLB Grundlagen Configurable logic block Besteht aus LUTs und Flip-Flops In manchen FPGAs in Slices geteilt Slice 21. Oktober

16 FPGA Struktur Grundelemente LUT Look-up-table (logic elements) FF Flip-Flop (register elements) Routing to connect elements BRAM Block RAM (memory elements) Multiplier embedded 18x18 multipliers DCM digital clock manager IOB input-output block (I/O elements) Weitere spezielle Elemente existieren. Näheres ist den Datenblättern der Hersteller zu entnehmen. 21. Oktober

17 FPGA Struktur - Übersicht Xilinx Spartan3/3ADSP IOB DCM Routing BRAM CLB = 8 FF + 8 LUT Multiplier 21. Oktober

18 FPGA Struktur Logikzelle LUT / FF FF LUT 21. Oktober

19 FPGA Struktur - IOB Pin tristate FF output FF input FF 21. Oktober

20 FPGA Struktur Routing und BRAM Routing Unterschiedliche Arten von Routing Verdrahtung geschieht durch Tool BRAM Single oder dual-port Unterschiedliche Bitbreiten / Tiefen 1x16k, 2x8k, 4x4k, 9x2k, 18x1k, 36x Oktober

21 FPGA Struktur Multiplier und DCM Multiplier 18x18 Bit signed in einem Takt Bei großen FPGAs bis zu über 600 MHz Taktrate über 2000 Multiplizierer in einem FPGA DCM Taktgenerierung Takt teilen Takt vervielfältigen Takt verschieben 21. Oktober

22 FPGA Überblick Einblick in die Komplexität eines realen FPGA Designs Anwendung einer Kamera Overlay Shading Farbraumkonvertierung, -anpassungen Filter ECP3 FPGA von Lattice ~ FF/LUT 240 Block Memory (@18kBit) 128 HW Multiplizierer 12 Gigabit Transceiver (z.b. für PCIe) ~ Zeilen Code im Design 21. Oktober

23 FPGA Überblick (Vollansicht) 21. Oktober

24 FPGA Überblick (Zoom) 21. Oktober

27 FPGA Überblick (mehr Zoom) 21. Oktober

31 FPGA Überblick (noch mehr Zoom) 21. Oktober

35 FPGA Überblick (sehr viel Zoom) 21. Oktober

36 FPGA Überblick (sehr viel Zoom) 1 Slice 21. Oktober

37 FPGA Überblick (Detailansicht eines Slices) 2 LUTs 2 FFs 21. Oktober

38 Systementwicklungsprozess Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 21. Oktober 2014 Self-Organization 21 October

39 Systementwicklungsprozess (Wiederholung) Analyse Entwurf Wasserfall Modell Implementation Integration Wartung 21. Oktober

40 Analyse und Unterphasen Analyse (aus Sicht des Produktes) Identifikation des Zwecks des Produktes und der Anforderungen 3 Phasen: Problem/Bedarf Problemanalyse Definition des Problems Prinzipielle Lösungsstrategien Machbarkeitsanalyse Technische / Ökonomische Machbarkeit Anforderungsanalyse Identifikation und Klassifizierung der Anforderungen Erstellung der Anforderungsspezifikation Problem analyse Machbarkeits analyse Analyse Anforderungs analyse Anforderungsspezifikation 21. Oktober

41 Analyse Ein Beispiel Systementwicklung einer Fahrstuhlsteuerung (Am Beispiel des Fahrstuhlmodells des Remote Labs der TU Ilmenau Fachgebiet IKS) 21. Oktober

42 Fahrstuhlmodell 4 Stockwerke Ruftasten für mögliche Richtungen Richtungsanzeiger Fahrstuhlsteuerung Ebenenwahl Nothalt/Alarm Für die Aufgabe nicht genutzt Überlast / Richtung / Langsam 21. Oktober

43 Problemanalyse Problem analyse Machbarkeits analyse Analyse Anforderungs analyse Lastenheft (Problemdefinition): Projektziele (Was soll erreicht werden?): Entwicklung einer Fahrstuhlsteuerung Ggf. Adaption der Ansteuerung Fahrstuhlsteuerung über 4 Stockwerke Realisierung von Notfallfunktionen Steuerung für die Lichtanzeige Türsteuerung Eigenschaften des Produkts: In einem FPGA realisierbar (Vorgabe des Seminars) Erweiterbare (2 oder mehr Fahrstühle) / zuverlässige Steuerung Etagenanfahrt mit minimalen Wartezeiten für die Gäste Wenig Wartung 21. Oktober

44 Problemanalyse Problem analyse Machbarkeits analyse Analyse Anforderungs analyse Lastenheft (Problemdefinition): Benötigte Ressourcen (Was benötigen wir?): Zugang zur Dokumentation der bestehenden Fahrstuhlhardware Funktionsbeschreibung Definierte Interfaces Material und Arbeitskräfte Auswahl einer Hardware für die Realisierung + Entwicklungstools Entwickler, die die nötigen Fähigkeiten beherrschen Zugang zum Fahrstuhl für spätere Implementierung und Tests bzw. ein Modell / eine Simulation, wenn der reale Fahrstuhl für Tests nicht außer Betrieb genommen werden kann. 21. Oktober

45 Übungsaufgaben (Anforderungsanalyse) Problem analyse Machbarkeits analyse Analyse Anforderungs analyse 1. Pflichtenheft? a. Was soll das Ergebnis der Entwicklung sein b. Schnittstellen zur Umwelt c. Funktionale Anforderungen Funktionalität an den Schnittstellen Interne Funktionalität d. Nichtfunktionale Anforderungen Leistung, Zuverlässigkeit, Wartung,... : Randbedingungen / Vorgaben SW und HW: 21. Oktober

46 Fragen zum Seminar Was ist ein FPGA? Nennen Sie dessen Grundelemente. Wie funktioniert die Umsetzung von logischen Funktionen im FPGA? Welche weiteren Elemente gibt es in einem FPGA? Wie funktioniert eine LUT? Welche Funktionen sind damit darstellbar? Wie viele unterschiedliche Funktionen sind dies? Beschreiben Sie das Wasserfallmodell des Entwurfsprozesses. Was bewirkt der Analyseschritt? 21. Oktober

47 Literatur Schaltsysteme (H.-D. Wuttke K. Henke, Pearson Verlag, 2006) Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC (Frank Kessel Ruben Bartholomä, Oldenbourg Verlag, ISBN-13: , Uni-ID: 69 ELT ZN 5405 K42) VHDL Cookbook (Peter J. Ashenden, Dept. Computer Science, University of Adelaide, South Australia) googlen Specification and design of Embedded Systems (D. Gajski F. Vahid S. Narayan J. Gong), Prentice Hall, Oktober

48 Fakultative Aufgaben Zusatzfolien Projekterstellung mit Xilinx ISE Download und Installation: ISE Modelsim Entwurfsschritte Beispielprojekt Beispielhafte Einstellungen der Synthese Einfaches Beispielprojekt Beispielprojekte nur als Ergänzung zum Seminar. Nicht jeder muss sich diese Herunterladen. Nur für Praxisprojekte notwendig. 21. Oktober