Reduzierung der Zykluszeiten von Pincheck- und Hochspannungsprüfungen für Automotive-Steckverbinder unter Verwendung modularer NI-FPGA-Technologie

Transkript

1 Reduzierung der Zykluszeiten von Pincheck- und Hochspannungsprüfungen für Automotive-Steckverbinder unter Verwendung modularer NI-FPGA-Technologie Herbert Pichlik Tobias Postler Matthias Thüringer

2 Seite 2 Steckertester Pincheck (Nachbarschaften Hochspannungsprüfung Selbsttest und aut. Kalibrierung Kommunikation mit Server

3 Seite 3 Steckertester Blockschaltbild Prüflingsstecker oben Durchführung Steckertester Backplane Prüflingsstecker + HV Umschaltung Backplane Kurzschlusstest Prüflingsstecker 1 MUX HV Relais HV Relais HV Relais Spaltentest Zeilentest HV Relais HV Relais Anbindung Kurzschluss test HV Relais Mess- und Steuerbus 160 Messleitungen MUX MUX Prüflingsstecker 2 SB-RIO Management/ Kalibrierung Signalkonditionierung Hochspannungstester GDG Lüftung 24V-Spannungsversorgung Durchführung Stecker RJ45 Stecker Prüflingsstecker oben 230V-Spannungsversorgung Kundennetzwerk

4 Seite 4 Sb-RIO zentrale Komponente Single-Board RIO National Instruments /400 MHz Freescale Prozessor 2/4 Mio. Gate Xilinx FPGA 110 Digitale I/Os 10/100 Base-T Ethernet Serielle Schnittstelle Erweiterbar mit C-Rio Modulen (z.b. CAN) Opt. 32 Single-Ended Analog-In und 4 Analog-Out VxWorks Vollständig in LabVIEW programmierbar

5 Seite 5 Sb-RIO Blockschaltbild

6 Seite 6 Messmultiplexer Neue Variante SYSTEC Multiplexer Version 2 Atmel ATMega Kanäle auf 4 versch. Messleitungen 2,5V Referenzspannungsquelle für ST 65kB externer SRAM für Prüfsequenzen 3,5ms Schaltzeit / ~280ms für ST DIMM-Sockel

7 Seite 7 Messmultiplexer Ansteuerung Bisher Über 14 Digitalleitungen. Separate Leitungen für Adressen(4), Daten(8), Enable und Select. Adressierung über Latches. (Beim Einsatz einer NI-PCI 6518 Karte sind 14 von 16 Digitalleitungen somit verbraucht) Selbsttest muss von Hostsystem übernommen werden. Jetzt Per I 2 C Protokoll (2 Digitalleitungen) Adressierung bereits im Protokoll Master ist vorzugsweise das sbrio LabVIEW Bibliotheken für I 2 C sind vorhanden, ermöglichen dadurch auch die Ansteuerung über eine Digitalkarte. Selbsttest per Befehl. Die Multiplexer führen den Test selbstständig aus.

8 Seite 8 Messmultiplexer Relais Reed-Relais Bis zu 10 9 Schaltspiele Hervorragende Eignung für Hochfrequenzanwendungen(bis 10 GHz) Kleinstspannungen bis 10 Nanovolt können geschaltet und transportiert werden Kleinstströme im Bereich von Femtoampere können geschaltet und transportiert werden... PhotoMOS-Relais Bis Schaltspiele Geringes Gewicht Kleine Baugröße Geringer Preis...

9 Seite 9 Was ist ein Field Programmable Gate Array? Look-Up Tables (LUTs) Flip-Flops(FF) LUT-Index Ausgang 0(00) 0 1(01) 0 2(10) 0 3(11) 1 Multiplizierer Block-RAM

10 Seite 10 LabVIEW Programmbeispiel - FPGA

11 Seite 11 LabVIEW Programmbeispiel - RT

12 Seite 12 Messmultiplexer Ansteuerung per sbrio General Call Single-Board-RIO I 2 C Modus I Source Modus Default Mux #10 Modus I Neighbour Mux #13 Modus I Sink Mux #12 Mux #11 Sequenz laden Prüfsummen berechnen Selbsttest ausführen Schritt ausführen bei GCALL Einzelfunktionen ausführen

13 Seite 13 Messmultiplexer Selbsttest Mux 2 erhält Mux den 1 Multiplexer Mux schaltet Befehl Wiederholung 2 bekommt erhält die eigenes 1 Referenzspannungsquelle Befehl erhält den der Mux Kanal-Relais den Befehl Schritte 1 misst. Befehl zum bis zum und zurücksetzen. Kanal Selbsttest misst 80 zuzuschalten. wieder.

14 Seite 14 Mikrocontroller Software

15 Seite 15 Hochspannungsprüfung DC Hochspannungsprüfgerät UHP02 der Firma GDG (Werkbild)

16 Seite 16 Hochspannungsprüfung Relaismultiplexer mit Meder Hochspannungsrelais (MUX-Karte herausgezogen Zeilen- und Spaltentest mit Sensing

17 FAZIT Paralleler Test Nebenläufige Kalibrierung und Justage Extrem hoher Prüfdurchsatz Große Prüftiefe Geringer Footprint Skalierbare Architektur Ausgezeichnete Zuverlässigkeit und Wartbarkeit Überragendes Preis-/Leistungsverhältnis

18 Kontakt SYSTEC GmbH Herbert Pichlik Schreiberhauer Straße Nürnberg Tel.: Fax: Mobil: hpichlik@papp-gruppe.de