Rekonfigurierbare Komponenten für anwendungsspezifische Prozessorarchitekturen

Größe: px

Ab Seite anzeigen:

Download "Rekonfigurierbare Komponenten für anwendungsspezifische Prozessorarchitekturen"

Pamela Holst
vor 6 Jahren
Abrufe

1 Rekonfigurierbare Komponenten für anwendungsspezifische Prozessorarchitekturen Lehrstuhl für Allgemeine Elektrotechnik und DV-Systeme RWTH Aachen

2 Übersicht Motivation Vorarbeiten exemplarische Optimierungen physikalisch optimierter Entwurf Projektziele Architekturkonzepte arithmetikorientierter efpgas Kopplung von efpga-makros und ASIPs exemplarische Anwendung: interoperables GPS Ausblick: Entwurfsmethodik für arithmetikorientierte efpgas Zusammenfassung 2

3 Verlustleistungs- / Flächeneffizienz 1E+02 1E+01 1E+00 GP-Prozessor DSP GP-Prozessor DSP DSP-Coprozessor FPGA Standardzellen physik. opt. mw / MOPS 1E-01 1E-02 FPGA 4-Tap 1D-FIR-Filter (non-symm.) 32x32 Block-Matching 3x3 non-weighted Median 1E-03 Standardzellen YUV-RGB-Conversion Add/Reg-Operation 1E-04 phys. opt. Viterbi-Decoder 2D FIR (5x5, symmetric) 1E-05 1E+00 1E+01 1E+02 1E+03 1E+04 1E+05 1E+06 MOPS / mm² 3

4 Arithmetikorientierte efpgas Applikationsspezifische Allokation der Verbindungs-Ressourcen L L # Verbindungen L irreguläre Logik L L # Verbindungen L Arithmetik-Datenpfade 4

5 Architekturkonzepte: Logikelemente ded. Logik für Arithmetik geringere Flexibilität geringere Kosten I 3 I 2 I 1 I 0 LUT-2 Flexibilität B i Z A i Y LUT-3 LUT-3 c out_i c in_i O 1 O 0 LUT-2 X Wechselwirkung LE Verbindungsnetz L i D i [Leijten-Nowak '04] globale Ein-/Ausgänge lokale Ein-/Ausgänge Kosten 5

6 Übersicht Motivation Vorarbeiten exemplarische Optimierungen physikalisch optimierter Entwurf Projektziele Architekturkonzepte arithmetikorientierter efpgas Kopplung von efpga-makros und ASIPs exemplarische Anwendung: interoperables GPS Ausblick: Entwurfsmethodik für arithmetikorientierte efpgas Zusammenfassung 6

7 efpga-architekturparameter Logikelement Anzahl Ein-/Ausgänge, Cluster Größe und Struktur, Verbindungsnetz Flexibilität, Konfiguration Anzahl paralleler Konfigurationssätze, Sonstiges Schaltungstechnik, 7

Architekturparametern Effizienz: 1/ATE Beispiel:

8 Optimierungspotenzial Entwurfsumgebung: VPR generische Architekturbeschreibung Variation von Architekturparametern Effizienz: 1/ATE Beispiel: Bit-serielles Radix-2 ACS-Element 1/ATE LUT-Eingänge LEs pro Cluster 8

Optimierungspotenzial: gesamter Entwurfsraum log Flächenbedarf 10 1 0,1 par. Rad-4, 6 Komp. AT=25 par. Rad-2 par. Rad-4, 3 Komp. par. Radix-2 par. Radix-4, 3 Komp. par. Radix-4, 6 Komp.

9 Optimierungspotenzial: gesamter Entwurfsraum log Flächenbedarf ,1 par. Rad-4, 6 Komp. AT=25 par. Rad-2 par. Rad-4, 3 Komp. par. Radix-2 par. Radix-4, 3 Komp. par. Radix-4, 6 Komp. ser. Carry-Ripple ser. Carry-Save ser. Carry-Save, mod. kommerzielle Arch. AT=0,5 ser. C.-Ripple ser. C.-Save, mod. ser. C.-Save 0,01 1 log Symbolperiode 100 9

10 Parametrisierbare Architekturbeschreibung Beispiel: Island Style efpga-makro RS CB CB LE 10

11 Übersicht Motivation Vorarbeiten exemplarische Optimierungen physikalisch optimierter Entwurf Projektziele Architekturkonzepte arithmetikorientierter efpgas Kopplung von efpga-makros und ASIPs exemplarische Anwendung: interoperables GPS Ausblick: Entwurfsmethodik für arithmetikorientierte efpgas Zusammenfassung 11

12 Architektur-Template für arithmetikorientierte efpgas Cluster 2-dimensional mit geteilten SRAMs für LEs Eingänge Broadcast über alle LEs eines Clusters cluster inputs CB cluster inputs CB Ausgänge Cluster-Ränder Globale Verbindungen gerichtet (oben-unten) cluster inputs CB cluster inputs CB Lokale Verbindungen direkte Nachbarzellen 12

13 Kopplung von efpga-makros und ASIPs Parameter Kopplungs-Alternativen Kontrollinformationen Codierung der Befehle Datenzuführung Kontrollsignale 13

14 Entwurfsablauf für efpga-makros und ASIPs Anwendung Partitionierung ASIP efpga-coprozessor Architektur- Parameter Kostenmodelle Software - Assembler - Compiler -... Hardware -Architektur -ISA -... Schnittstelle - Anbindung - Codierung -... Layout Logik- Zellen Kommun.- Zellen 14

15 Beispielsystem: interoperables GPS Antenne Analoges Frontend efpga Korrelator Tracking Akquisition ASIP Berechnung Position und Geschwindigkeit Position/ Geschwindigkeit verschiedene analoge Frontends (Glonass, Navstar, Galileo) Adaption der Basisbandverarbeitung im efpga (Korrelatorlängen, ) unterschiedliche Algorithmen zur Berechnung Anpassung an unterschiedliche Anforderungen (z.b. Abtausch Geschwindigkeit, Genauigkeit) 15

16 Entwurfsmethodik für arithmetikorientierte efpgas Ausblick: Applikations- Beschreibung spezielles Code-Profiling Befehls-(Gruppen)- Statistik Architektur- Template Custom Instr. Set Profiling Architektur- Parameter efpga-makro- Generierung efpga-makro A, P, T Views Simulation / Charakterisierung 16

17 Zeitplan Mai 2005 Jun Jul Aug Sep Okt Nov Dez Jan Feb Mrz 2006 Apr Konzeption+Realisierung Strukturelemente efpga- Architektur-Template Konzeption+Realisierung ASIP Kopplung ASIP-eFPGA Systempartionierung (ASIP-eFPGA) Quantitative Analyse ASIP-eFPGA 17

18 Übersicht Motivation Vorarbeiten exemplarische Optimierungen physikalisch optimierter Entwurf Projektziele Architekturkonzepte arithmetikorientierter efpgas Kopplung von efpga-makros und ASIPs exemplarische Anwendung: interoperables GPS Ausblick: Entwurfsmethodik für arithmetikorientierte efpgas Zusammenfassung 18

19 Zusammenfassung efpga-entwurfsmethodik arithmetikorientierter efpgas Parametrisierbare Architekturbeschreibung (Generierung physikalisch optimierter efpga-makros) Strukturelemente arithmetikorientierter efpgas (LEs, Interconnect, ) Arithmetikorientierte efpga-erweiterung für ASIPs (Anwendungsbeispiel: Interoperables GPS-System) 19

Ähnliche Dokumente

Monat Datum Veranstaltung Veranstalter Mietkosten Bestätigung Vertrag Bezahlt

Monat Datum Veranstaltung Veranstalter Mietkosten Bestätigung Vertrag Bezahlt Januar Mi, 01.Jan.14 Do, 02.Jan.14 Fr, 03.Jan.14 Sa, 04.Jan.14 So, 05.Jan.14 Mo, 06.Jan.14 Di, 07.Jan.14 Mi, 08.Jan.14 Do,