Aufgabe 3.1 Schaltalgebra - Schaltnetze

Transkript

1 Aufgabe 3.1 Schaltalgebra - Schaltnetze Zeichnen Sie die folgenden Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern: a) b) F = X ( Y Z) F = EN ( X Y) ( Y Z) zur Lösung 3.1

2 Aufgabe 3.2 Schaltalgebra - Schaltnetze Zeichnen Sie die Gatternetzliste der folgenden Funktion unter Verwendung von OR-Gattern und Invertern: F = X ( Y Z) zur Lösung 3.2

3 Aufgabe 3.3 Schaltalgebra - Theorem von DeMorgan Formen Sie folgende Schaltfunktion so um, daß sie ausschließlich mit NAND-Schaltgliedern realisiert werden kann: f( abc,, ) = ( a b) a ( a b) c zur Lösung 3.3

4 Aufgabe 3.4 Schaltalgebra - NOR-Logik Formen Sie folgende Schaltfunktion so um, daß sie ausschließlich mit NOR-Schaltgliedern realisiert werden kann: f( ab, ) = ( a b) ( a b) Hinweis: Bestimmen Sie zunächst aus der DNF die KNF! zur Lösung 3.4

5 Aufgabe 3.5 Schaltalgebra - Vereinfachen logischer Funktionen Ermitteln Sie aus der angegebenen Schaltung die Funktonsgleichung und vereinfachen Sie sie. Anschließend zeichnen Sie die Schaltung in ihrer vereinfachten Lösung. zur Lösung 3.5

6 Aufgabe 3.6 Schaltalgebra - Karnaugh-Plan Vereinfachen Sie rechnerisch und grafisch die folgende Funktionstabelle. Zeichnen Sie die Schaltung. A B C D F ( -... don t care) zur Lösung 3.6

7 Aufgabe 3.7 Schaltalgebra - KV-Diagramm Eine Schaltfunktion F(A,B,C,D,E) nimmt für die folgende Belegung des Eingangsverktors den Wert 1 an: A B C D E Warum ist es falsch, die Funktion F in einem einzigen KV-Diagramm darzustellen? Skizzieren Sie hierzu ein solches KV-Diagramm für 5 Variablen! zur Lösung 3.7

8 Aufgabe 3.8 Schaltalgebra - Verfahren von Quine-McCluskey Eine Schaltfunktion F(a,b,c,d,e) nimmt für die folgende Belegung des Eingangsverktors den Wert 1 an: a b c d e Vereinfachen Sie die Funktion nach der Methode von Quine-McCluskey! zur Lösung 3.8

9 Aufgabe 3.9 Schaltnetze - mehrstufige Logik-Realisierungen Gegeben ist folgendes Schaltnetz: a) Ermitteln Sie die Funktionsgleichung Y = b) Vereinfachen und minimieren Sie die Funktionsgleichung. c) Zeichnen Sie das Schaltnetz der minimierten Funktion. zur Lösung 3.9

10 Aufgabe 3.10 Schaltnetze - Paritätsbit Entwerfen Sie ein Schaltnetz, das bei paralleler Datenübertragung von 4-stelligen Binärwörtern im 8421-BCD- Code auf einer fünften Leitung ein Paritätsbit sendet. Ist die Anzahl der Einsen im zu übertragenden Binärwort ungerade, dann soll auf der Paritätsbitleitung eine Null gesendet werden. Ist die Anzahl der Einsen gerade soll eine Eins gesendet werden. Hinweis: Damit ist gewährleistet, daß das zu sendende Wort immer eine ungerade Anzahl Einsen enthält (ungerade Parität). Das sich ergebende fünfstellige Binärwort enthält dann mindestens eine Eins, nicht nur Nullen. zur Lösung 3.10

11 Aufgabe 3.11 Schaltnetze - 1-Bit Volladdierer Entwerfen Sie einen 1-Bit-Volladdierer! Lösen Sie dazu die folgenden Aufgaben: a) Stellen Sie die Funktionstabelle für die Stellensumme S und den Übertrag U auf. b) Erstellen Sie die DNF-KV-Diagramme für die Stellensumme und den Übertrag. c) Geben Sie die minimierte Schaltfunktion an zur Lösung 3.11

12 Aufgabe 3.12 Schaltnetze - Multiplexer Realisieren Sie folgende Schaltfunktion mit einem 4:1 Multiplexer und Schaltgliedern, die Elementarverknüpfungen (UND, ODER, NICHT) bilden können! F = A BD CD BD zur Lösung 3.12

13 Aufgabe 3.13 Schaltnetze - BCD-zu-Sieben-Segment-Decoder Erstellen Sie einen L-aktiven Sieben-Segment-Code, der die folgenden Zeichen darstellt: Stellen Sie außerdem die logischen Funktionen für die Segmente a, e, und g auf. zur Lösung 3.13

14 Aufgabe 3.14 Schaltnetze - Codeumsetzer Ermitteln Sie die Logikfunktion zur Realisierung eines in Codeumsetzers. Zeichnen Sie nach der Vereinfachung der Gleichungen die erforderlichen Logikschaltungen. zur Lösung 3.14

15 Aufgabe 3.15 R-S-Flipflop - Entprellen Der Kontakt eines mechanischen Schalters zeigt beim Betätigen einen Prelleffekt, der durch die Feder des Kontaktes verursacht wird. Bild a) zeigt einen mechanischen Schalter, der an einem Anschluß über einen Pull-Up-Widerstand R an die Versorgungsspannung U CC und an dem anderen Anschluß an das Bezugspotential GND geschaltet wird. Ist der Schalter geöffnet, so zeigt der Ausgang Y den H-Pegel, während bei geschlossenem Schalter am Ausgang der L-Pegel anliegt. Durch die Wirkung der Feder bedingt, prellt der Kontakt des Schalters beim Schließen, so dass der Kontakt kurzzeitig wieder öffnet und damit am Ausgang Y wieder der H-Pegel anliegt. Dieser Prelleffekt kann sich mehrfach wiederholen, so dass sich beispielsweise der zeitliche Verlauf des Ausgangssinals Y nach Bild b) ergibt. Wird der Schalter geöffnet, so ist es unwahrscheinlich, dass der Schalter prellt. Je nach Betätigung des Schalters kann aber auch bei diesem Zustandswechsel ein Prelleffekt auftreten. Entwerfen Sie eine Digitalschaltung, die ein entprelltes Schaltsignal an ihrem Ausgang Y erzeugt, welches den zeitlichen Verlauf nach Bild c) aufweist. b) c) a) zur Lösung 3.15

16 Aufgabe 3.16 Schaltwerke - Flipflops Leiten Sie aus der entsprechenden Übergangstabelle die Übergangsfunktion für folgende Flipflops her: a) T-Flipflop b) D-Flipflop c) JK-Flipflop zur Lösung 3.16

17 Aufgabe 3.17 Schaltwerke - JK-FF Stellen sie für die gegebene Schaltung einetabelle der nacheinander auftretenden Zustände auf: zur Lösung 3.17

18 Aufgabe 3.18 Schaltwerke - 2-Bit-Synchronzähler Analysieren Sie den abgebildeten Synchronzähler. a) Bestimmen Sie ausgehend vom Startzustand Q 0 =0 und Q 1 =0 den Zählzyklus für X=1 und X=0 und zeichnen Sie die Zustandstabelle! b) Zeichnen Sie den Zustandsgraphen! zur Lösung 3.18

19 Aufgabe 3.19 Schaltwerke - Serienaddierer Die folgende Abbildung zeigt den Zustandsgraphen eines Serienaddierers, d.h. der Serienaddierer wird als Schaltwerk betrachtet. Analysieren Sie das Schaltwerk und lösen Sie folgende Aufgaben: a) Um welchen Automatentyp handelt es sich? Begründen Sie Ihre Aussage! b) Erstellen Sie die Zustandsfolgetabelle! c) Geben Sie die Übergangs- und Ausgangsfunktion in minimaler DF an! d) Zeichnen Sie das Schaltwerk und benutzen Sie im Schaltnetz Antivalenzglieder! Hinweis: Der Anfangszustand des Speichergliedes soll als 0 angenommen werden! zur Lösung 3.19