UltraSPARC T1 (Niagara)

Transkript

1 UltraSPARC T1 (Niagara) Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 06 Universität Mannheim Jochen Kinzel 1

2 Inhalt Überblick Core Crossbar Level 2-Cache DRAM-Controller Floating-Point-Unit Abschließende Bemerkungen Ausblick: Niagara II 2

3 Überblick 3

4 Der Weg zum UltraSPARC T1 Ursprüngliche Idee von Afara Websystems Inc. Übernahme durch Sun Microsystems Inc. Aug 2004: Präsentation des Niagara auf der HotChips 16 Nov 2005: UltraSPARC T1 ist fertig Dez 2005: Erste Server mit UltraSPARC T1 März 2006: OpenSPARC T1 veröffentlicht 4

5 Facts 64 Bit Multicore-Prozessor Verfügbar mit 4, 6 und 8 Cores Pro Core: 4 Threads 16 KBytes L1-ICache, 8 KByte L1-DCache 3 MByte Level 2-Cache Max. 1,2 GHz 72 Watt Leistungsbedarf 90nm-Technologie, 9 Layer 5

6 Anwendungsgebiete Parallele Anwendungen Zentral synchrone Anwendungen mit strukturierter Datenflussparallelität Bsp.: Wettersimulation Geeignete Systeme: z.b. BlueGene von IBM Dezentral asynchrone Anwendungen mit Kontrollflussparallelität Bsp.: Transaktionssysteme, Webserver-, Datenbankanwendungen Geeignete Systeme: z.b. FireT2000 von Sun mit UltraSPARC T1 Prozessor 6

7 Quelle: [1] 7

8 Core 8

9 Die Pipeline Quelle: [1] 9

10 Instruction Fetch Unit (IFU) Level 1 Instruction Cache 16 KByte groß 4-fach assoziativ 32 Byte große Cache Line Instruction Fill Queue (IFQ) Missed Instruction List (MIL) Außerdem: Instruction Table Lookaside Buffer 10

11 IFU und Thread-Select Quelle: [1] 11

12 Thread-Select (TS) 2 Instruktionsregister pro Thread Program Counter (PC) pro Thread In jedem Takt: Erneute Auswahl des zu bearbeitenden Threads 12

13 Integer Register File Quelle: [1] 13

14 Load/Store Unit (LSU) Schnittstelle zw. Core und Crossbar Level 1 Data Cache 8 KByte groß 4-fach assoziativ 16 Byte große Cache line Write Through Policy (!!!) Puffert 8 Stores und 1 Load pro Thread 14

15 Floating-Point Frontend Unit Decodiert Floating-Point Instruktionen Einfache Instruktionen werden hier erledigt Komplizierte Instruktionen werden an die globale Floating-Point Unit geschickt Floating-Point Register File 15

16 Memory Management Unit Translation Lookaside Buffer: ITLB in der IFU, DTLB in der LSU Beide enthalten 64 Einträge 48 Bit virtueller Adressraum 40 Bit physischer Adressraum Unterstützt zweite Virtualisierungsschicht für bis zu acht nebenläufige Betriebssysteme 16

17 Der Core enthält außerdem: Execute Unit Stream Processing Unit Multiplier Unit Trap Logic Unit 17

18 Crossbar 18

19 Der Crossbar Der Crossbar besteht aus zwei Teilen: Dem Processor-Cache-Crossbar... Quelle: [1]... und dem Cache-Processor-Crossbar Quelle: [1] 19

20 PCX Data Flow Data Ctrl Addr. Quelle: [1] 20 0

21 PCX Control Flow Quelle: [1] 21

22 Level 2-Cache 22

23 Level 2-Cache Überblick 4 Bänke Interleaved in 64 Byte Schritten Cache Line Größe: 64 Byte 12-fach assoziativ Gesamtgröße von 3 MByte, 768 KByte pro Bank Ersetzung: Pseudo Least Recently Used Directory-Struktur für Cache-Kohärenz mit den Level 1-Caches 23

24 Quelle: [1] 24

25 L2-Tag, -VAUD, -DATA L2-Tag: Hält 22 Bit der Adressen Single Ported L2-VAUD Bits: Valid, Allocated, Used, Dirty L2-Data: Lesezugriff von 16 oder 64 Byte Schreibzugriff von 64 Byte 25

26 Miss-, Fill-, Writeback-Buffer Miss-Buffer Puffer mit 16 Einträgen Speichert Cache-Miss-Instruktionen Fill-Buffer Puffer mit 8 Einträgen Speichert Load-Instruktionen, die gerade vom DRAM-Controller bearbeitet werden Writeback-Buffer Puffer mit 8 Einträgen, je 64 Byte Speichert auszulagernde (dirty) Cache Lines 26

27 Directory Directory zum Wahrung der CacheKohärenz Ein Directory mit 2048 Einträgen pro Bank 1024 für L1-ICaches, 1024 für L1-DCaches Sorgt dafür, dass L1-ICaches und L1DCaches niemals die selben Daten halten Schickt Invalidierungspakete an die L1Caches 27

28 DRAM-Controller 28

29 DRAM-Controller Unterstützt DDR2-DIMMs Taktfrequenz: 125 MHz bis 200 MHz Frequenz des Datenflusses: 250 oder 400 MHz 37 Bits Adressbreite für max. 128 GByte Speicher pro Controller Max. Bandbreite: 23 GByte/s (bei 200 MHz) 29

30 Floating-Point-Unit 30

31 Floating-Point-Unit Quelle: [1] 31

32 Input FIFO 2 FIFOs à 8 Einträge 155 Bit pro Eintrag Max. eine Instruktion pro Takt aus den FIFOs in die Pipelines DIV-Instruktionen haben die höchste Priorität 32

33 Pipelines (1/2) Floating-Point Adder: 4-stufige Pipeline Feste Latenz von 4 bzw. 5 Takten Durchsatz: 0,5-1 Instruktionen pro Takt Floating-Point Multipier: 6-stufige Pipeline Feste Latenz von 7 Takten Durchsatz: 0,5 Instruktionen pro Takt 33

34 Pipelines (2/2) Floating-Point Divider: 7-stufige Pipeline Keine feste Latenz, abhängig von den Operanden (!!!) Latenz (Single Precision): 9 32 Takte Latenz (Douple Precision): 9 61 Takte 34

35 Output Arbiter Schickt Ergebnisse über CPX zurück zu den Cores Keine FIFO-Queue, kein Puffer! DIV-Ergebnisse haben Priorität 35

36 Abschließende Bemerkungen 36

37 Abschließende Bemerkungen Pro Sehr niedrige Verlustleistung Hohe Nebenläufigkeit durch 32 Threads Hoher Datendurchsatz Kontra Nur eine Floating-Point-Unit Kleine Caches Nicht für Multiprozessorsysteme mit SharedMemory geeignet 37

38 Ausblick: Der Niagara II 38

39 Niagara II (1/2) Erstmals vorgestellt auf der HotChips 18 Neuerungen am Core: Weiterhin 8 Cores Jetzt 2 Threadgruppen à 4 Threads pro Core Zwei Execute-Units pro Core Eine FGU pro Core L1-ICache jetzt 8-fach assoziativ 39

40 Niagara II (2/2) Weitere Neuerungen: L2-Cache jetzt 4 MByte groß Zwei 10 GBit Ethernet Ports PCI-Express x8 Port Vier FB-DIMM Controller Wird in 65nm-Technologie gefertigt Kommt voraussichtlich in der zweiten Jahreshälfte 2007 auf den Markt 40

41 Gibt es Fragen? 41

42 Einsatz bei Die Firma Strato AG ist zweitgrößter Webhoster Europas. Einsatz von Sun Fire T2000 Servern bei Anwendungen mit hohem Datendurchsatz sowie Sun X4200 Servern für rechenintensive Anwendungen mit häufigen Gleitkommaberechnungen. Durch den Einsatz der Sun Fire T2000 Internetserver konnte der Energiebedarf um ein Zehntel und der Platzbedarf im Rechenzentrum auf ein Fünftel gesenkt werden. Unter unseren Anwendungen, egal ob Web- oder -Server, entspricht die Leistung eines einzigen Sun Fire T2000 Servers mit nur einem T1 Prozessor der vergleichbaren Leistung eines 32-Prozessor-Systems. 42

43 Quellenangaben [1] (1/3) OpenSPARC T1 Micro Architecture Specification [2] UltraSPARC Architecture [3] UltraSPARC T1 Supplement to the UltraSPARC Architecture [4] A 32-way Multithreaded SPARC Processor Autor: Poonacha Kongetira [5] Niagara: A 32-way Multithreaded SPARC Processor Autoren: Poonacha Kongetira, Kathirgamar Aingaran, Kunle Olukotun [6] Sun's Big Splash Autor: Linda Geppert 43

44 Quellenangaben [7] (2/3) Sun stellt den UltraSPARC T1 mit CoolThreads vor Autor: Christian Vilsbeck [8] Sun stellt neuen Multi-Core Prozessor UltraSPARC T1 vor [9] Sun stellt mit Sun Fire T1000 und T2000 erste Systeme mit UltraSPARC T1 CoolThreads Technologie vor [10] Sun Newsflash: Sun gibt Design für den UltraSPARC T1 Prozessor unter GPL Lizenz frei [11] Sun will Veröffentlichung des Niagara-Chips vorziehen Autor: Stephen Shankland [12] The Real Story about Sun's CoolThreads (aka Niagara) 44

45 Quellenangaben (3/3) [13] AMD Opteron Processor Product Data Sheet [14] FB-DIMM: Revolutionärer Speicher für Server [15] Niagara-2: A Highly Threaded Server-on-a-Chip Autor: Greg Grohoski [16] HOT CHIPS: Sun Niagara 2 mit 64 Threads Autor: Christian Vilsbeck [17] Sun's Niagara 2 doubles down with twice the threads Autor: Stephen Shankland _ html [18] Strato verbessert Energiebilanz um den Faktor zehn 45