Messsysteme für den SwissFEL

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Messsysteme für den SwissFEL"

Transkript

1 Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin Institut für Mikroelektronik Fachhochschule Nordwestschweiz Hochschule für Technik Steinackerstrasse 1, 5210 Windisch

2 Unser Institut Gegründet 1992 als MICROSWISS Zentrum Nord-Süd, seit 2006 Institut für Mikroelektronik IME Kompetenzzentrum der FHNW für Mikroelektronik, Embedded Systems-on-Chip, Signalverarbeitung und Übertragungstechnik Ausbildung in Bachelor und Master Produkt-orientierte Projekte mit der Industrie Mitglied von SwissT.net Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

3 Präsentationsinhalt - SwissFEL am PSI, Physik und Messabsicht, Messverfahren - Messsystem: Generic PSI ADC Carrier (GPAC) Board - Einsatz des GPAC für die Messungen am SwissFEL (Xilinx Virtex-5 FPGAs, System-on-Chip) Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

4 SwissFEL (Free Electron Laser) am PSI Technische Daten: Länge: 700m Endenergie der Elektronen: 6 Giga Elektronenvolt Wiederholungsrate: Hz # Elektronen pro Puls: Wellenlänge des Röntgenlichts nm Dauer des Röntgenpulses: 10-60fs Inbetriebnahme: 2016 Aktuell: Test-Injector am PSI Länge: 70m Quelle: Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

5 Bunch compressors Longitudinale Kompression durch 4 Dipol Magnete Quelle: Dr. Bolko Beutner, PSI Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

6 2D CMOS Sensor MT9M413 von MICRON CMOS Sensor Bunch compressor V x 1 024H = pixel - 10-bit Analog-to-Digital-Converters (ADCs) - max. 500 Bilder / Sekunde Quelle: Christopher Gerth, DESY Hamburg Quelle: Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

7 Pyroelektrische Sensoren log(e) 10pJ 1ps Quelle: 1μJ log(f) S ps Bunch length Quelle: Dr. Peter Peier, PSI Quelle: Dr. Bernhard Schmidt, DESY Hamburg Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

8 Speed Anforderungen SwissFEL Repetitionsrate: Hz 2D CMOS Sensor: - 10 Kanäle, 10-bit (Mit HW reduziert auf 5 Kanäle, 32bit) - 1 Frame = clk cycles - Für 1 Frame während 10ms (100 Hz), minimum 13 MHz am Sensor, 66 MHz beim Auslesen, 2 Gbit/s seriell übertragen Pyroelektrische Sensoren: - 5 Kanäle, 16-bit - Geschätzte Pulsbreite : 1µs - 20µs - Abtastrate : 160 MHz (6.25ns) => 160 Messwerte bei 1µs Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

9 Messverfahren Problemstellung: Zeitpunkt der Messung, Dauer und Amplitude des Signals Lösung vom PSI: Oszilloskop Threshold Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

10 Generic PSI ADC Carrier (GPAC) Board - Am PSI entwickelt ursprünglich für E-XFEL - 6 Xilinx FPGAs (Spartan 3A / Virtex-5) - Kommunikation unter FPGAs und Peripherie via plb, VME64x, SFP, Ethernet, Mezzanine 500-pin (10 Gbps/pin) Anschlüsse Quelle: PSI Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

11 Verwendung des GPAC für die Messung am SwissFEL 16MHz 80MHz 3Gbit/s 160MHz 125MHz 250MHz Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

12 Hardware / Software Co-Design in diesem Projekt Hardware Design in VHDL - Paralleles Einlesen von Daten - Signalverarbeitung (Sequentiell/Parallel) - Daten Speicherung Software Design für PowerPC 440 in C - Schreiben / Lesen von Registern zur Konfiguration und Steuerung - Serielles Auslesen von Daten - Interpretation von Benutzer Eingaben Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

13 GPAC ADC Mezzanine 1 EEPROM Jumper LEDs BPM FPGA 1 BPM FPGA 2 EEPROM Jumper LEDs ADC Mezzanine 2 ADC Others Others ADC QDR2 SRAM Memory Data Control Bus Bus Data Control Memory QDR2 SRAM DDR2 SDRAM Memory Processor Processor Memory DDR2 SDRAM ADC Clock Domain 1 Memory Serial Serial Memory ADC Clock Domain 2 GPAC Clock Domain GPAC Clock Domain Clock Domain Border Backplane FPGA System FPGA Configuration FPGA Jumper LEDs Others GPAC Clock Domain Configure all FPGAs Local interconnect Processor Memory Others Storage Jumper LEDs Compact FLASH System on Chip Power Supervision RFFE Serial Bus VME MGT Memory DDR2 SDRAM Supervision SEU FPGA RF Front- End VME SFP Ethernet PCIe Quelle: PSI Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

14 Beispiel eines Xilinx Virtex-5 FPGA, Design vom PSI Quelle: PSI Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

15 Übersicht einer Peripherie im Virtex-5 FPGA von Xilinx Register Zugriff via plb Quelle: Xilinx Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

16 Beispiel: Hardware Architektur zur Auslesung von Pyrosensoren Quelle: PSI/IME Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

17 Beispiel: Schnittstelle zum Benutzer - Software für PowerPC 440 in Memory gespeichert (Von Xilinx Generiertes Linker File für das Memory Mapping) - Zugriff auf Register durch Basisadresse + Offset - Kommunikation mit GPAC via VME (Versa Module Eurocard) Bus; Zugriff mit IOC (In Out Controller), VXWorks: Betriebssystem, EPICS: SW-Kontrollsystem - GPAC als Stand-Alone: Linux auf SYS FPGA, EPICS laden Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

18 Zusammenfassung / Ergänzungen - Messverfahren Oszilloskop sehr nützlich bei Ungewissheit - GPAC Anwendungen: E-XFEL, SwissFEL, - HW/SW Co-Design: In diesem Projekt momentan keine Algorithmen in SW Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

19 Fragen? Kontakt Christa Zimmerli Fachhochschule Nordwestschweiz Institut für Mikroelektronik +41 (0) Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

Hardware/Software-Entwicklung + Teststand für Libera Hadron. im Rahmen des Kollaborationstreffen am 27.11.2009

Hardware/Software-Entwicklung + Teststand für Libera Hadron. im Rahmen des Kollaborationstreffen am 27.11.2009 Hardware/Software-Entwicklung + Teststand für Libera Hadron im Rahmen des Kollaborationstreffen am 27.11.2009 1 Inhalt Vorstellung der zentralen Hardware BPM Extender 3000 (2. Prototyp) Hardwareentwicklung

Mehr

Open Source - Mikrokontroller für Mixed Signal ASIC

Open Source - Mikrokontroller für Mixed Signal ASIC Open Source - Mikrokontroller für Mixed Signal ASIC Embedded Computing Conference 30. August 2011 Michael Roth Ablauf Vorstellung IME Motivation Vorstellung einiger OpenSource Mikrokontroller Evaluation

Mehr

Embedded Linux für SoC Applikationen

Embedded Linux für SoC Applikationen Mitglied der Helmholtz-Gemeinschaft Embedded Linux für SoC Applikationen Beispielkonfiguration Virtex4 FX12 23. März 2009 Georg Schardt Embedded Linux für SoC Applikationen Modulaufbau Entwicklungsumgebung

Mehr

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Mentor User Conference 2004 - Würzburg Michael Pichler, m.pichler@zma.ch Dino Zardet, d.zardet@zma.ch Prof. Karl Schenk, k.schenk@zma.ch

Mehr

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM GinLink-News Feldbus-Controller GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM Technische Daten GIN-SAM3 610736800 Schnittstellen 2

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1 BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-FGGC) Nutzer-IOs On-Board 0MHz Oszillator LEDs, Taster Rastermaß:. mm Maße: x mm

Mehr

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series Inhalt 1. Einführung... 2 2. Anforderungen... 2 3. Komponenten... 3 3.1. PXI 7952R... 3 3.2. Fiber Optical Interface Module

Mehr

Entwicklung mit Xilinx-FPGAs

Entwicklung mit Xilinx-FPGAs Entwicklung mit Xilinx-FPGAs FZJ - ZEL - Abteilung für Experimentsysteme und Kommunikationstechnik (Harald Kleines) Motivation Technologie Entwicklungsprozeß DAQ in der Hadronenphysik Projekte im FZJ mit

Mehr

SC-CVL01. Art-Nr Hauptmerkmale. Spezifikationen. SC-CVL01 Smart Camera System, Farbe, 640x fps, Linux-OS, Optik, LED-Ring, VGA

SC-CVL01. Art-Nr Hauptmerkmale. Spezifikationen. SC-CVL01 Smart Camera System, Farbe, 640x fps, Linux-OS, Optik, LED-Ring, VGA Home Imaging Intelligente Kameras Kameras SC-CVL01 Smart Camera System, Farbe, 640x480 185 fps, Linux-OS, Optik, LED-Ring, VGA Art-Nr. 59705 Hauptmerkmale Frei programmierbare Hochgeschwindigkeitskamera

Mehr

Echtzeitbetriebssysteme (am Beispiel QNX) Dr. Stefan Enderle HS Esslingen

Echtzeitbetriebssysteme (am Beispiel QNX) Dr. Stefan Enderle HS Esslingen Echtzeitbetriebssysteme (am Beispiel QNX) Dr. Stefan Enderle HS Esslingen 1. Einführung 1.1 Embedded Systeme Embedded Systeme besitzen / benutzen einen Mikrocontroller Embedded Systeme erfüllen meist eine

Mehr

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03 WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung

Mehr

NI crio - Chassis von National Instruments Preisliste

NI crio - Chassis von National Instruments Preisliste NI crio - von National Instruments Preisliste COMPACT-RIO CONTROLLER MIT 8 SLOT-CHASSIS... 3 LEISTUNGSOPTIMIERT... 3 crio-9039... 3 crio-9038... 3 crio-9037... 4 crio-9036... 4 crio-9035... 5 KOSTENOPTIMIERT...

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03 WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung

Mehr

Linux Terminal mit Ethernet und Java. Eine dynamische Plattform für Automatisierungsapplikationen?

Linux Terminal mit Ethernet und Java. Eine dynamische Plattform für Automatisierungsapplikationen? Linux Terminal mit Ethernet und Java. Eine dynamische Plattform für Automatisierungsapplikationen? JULIA SCHILLING SSV EMBEDDED SYSTEMS HEISTERBERGALLEE 72 D-30453 HANNOVER WWW.SSV-EMBEDDED.DE Ethernet

Mehr

Detektor Prototyp-System

Detektor Prototyp-System 36. Herbstschule für Hochenergiephysik Maria Laach, September 2004 Das DEPFET-Detektor Detektor Prototyp-System Lars Reuen Universität Bonn Universität Bonn / Universität Mannheim / MPI München (HLL) L.Andricek,

Mehr

EyeCheck Smart Cameras

EyeCheck Smart Cameras EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP

Mehr

Embedded Touch Panel PC OTP/57V

Embedded Touch Panel PC OTP/57V Embedded Touch Panel PC OTP/57V 19 / 3HE Operator Touch Panel System 5.7 VGA LCD, Touch Screen für X86: Linux / Java oder ARM: Web Applications Beschreibung Kompakter Touch Panel PC für moderne HMI Anwendungen

Mehr

32-Bit Microcontroller based, passive and intelligent UHF RFID Gen2 Tag. Zürcher Fachhochschule

32-Bit Microcontroller based, passive and intelligent UHF RFID Gen2 Tag. Zürcher Fachhochschule 32-Bit Microcontroller based, passive and intelligent UHF RFID Gen2 Tag Inhalt Vorgeschichte Was wurde erreicht Hardware Energy Micro Microcontroller µctag Plattform EPC Gen2 Tag Standard Protokoll-Vorgaben

Mehr

Smart Metering: Entwicklung eines intelligenten Stromzählers

Smart Metering: Entwicklung eines intelligenten Stromzählers Smart Metering: Entwicklung eines intelligenten Stromzählers Boppard, Echtzeit 2010 Steffen Mauch Dirk Benyoucef 19. Nov. 2010 DCSP-Lab Gliederung 1 Kontext 2 Arbeit 3 Ergebnisse / Bewertung 4 Zusammenfassung

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle

Mehr

Embedded Linux gnublin Board Programmieren Sonstiges. Embedded Linux am Beispiel des Gnublin-Boards

Embedded Linux gnublin Board Programmieren Sonstiges. Embedded Linux am Beispiel des Gnublin-Boards Embedded Linux am Beispiel des Gnublin-Boards Was ist Embedded Linux? Wikipedia Als Embedded Linux bezeichnet man ein eingebettetes System mit einem auf dem Linux-Kernel basierenden Betriebssystem. In

Mehr

1. Juli 2014. Hybrid Bus System: PCI-Bus, Feldbus und Punkt-Punktverbindungen mit GB Ethernet, SATA,

1. Juli 2014. Hybrid Bus System: PCI-Bus, Feldbus und Punkt-Punktverbindungen mit GB Ethernet, SATA, Hybrid Bus System: PCI-Bus, Feldbus und Punkt-Punktverbindungen mit GB Ethernet, SATA, USB sowie PCIe Trenew Electronic AG 5 unabhängige Bereiche mit viel Synergie-Potential: Distributor + Hersteller Embedded

Mehr

FPGA-Module. Online version of this document:

FPGA-Module. Online version of this document: Online version of this document: http://wiki.simple-solutions.de/de/products/fpga-module 10.01.2010 Copyright 2011 Simple Solutions, Stephan Schirrmann http://www.simple-solutions.de All rights reserved.

Mehr

Universelle Speicherschnittstelle für große externe Speicher

Universelle Speicherschnittstelle für große externe Speicher Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Belegverteidigung Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de

Mehr

Slow Control System SCS3000 / Midas Slow Control Bus (MSCB)

Slow Control System SCS3000 / Midas Slow Control Bus (MSCB) WIR SCHAFFEN WISSEN HEUTE FÜR MORGEN Lukas Künzi :: Entwicklungsingenieur:: Paul Scherrer Institut Slow Control System SCS3000 / Midas Slow Control Bus (MSCB) Freitag, 4. März 2016 Inhalt Übersicht MSCB

Mehr

Entwicklung einer Ausleseelektronik zum Betrieb einer

Entwicklung einer Ausleseelektronik zum Betrieb einer Entwicklung einer Ausleseelektronik zum Betrieb einer TPC mit GEMs Michael Weber Sabine Blatt Manuel Giffels Gordon Kaussen Martin Killenberg Sven Lotze Joachim Mnich Astrid Münnich Stefan Roth Adrian

Mehr

Vortrag zur Diplomarbeit

Vortrag zur Diplomarbeit Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zur Diplomarbeit Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für

Mehr

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung

Mehr

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN Einleitung Zunehmender Einsatz von Kurzstreckenfunk in Form drahtloser Datenkommunikation im Bereich IEEE Standard 802.15.4 - Zigbee

Mehr

Freier Linux Kernel für den Virtex4 FX12

Freier Linux Kernel für den Virtex4 FX12 Mitglied der Helmholtz-Gemeinschaft Embedded Linux Freier Linuxkernel für den Virtex4 FX12 23. März 2009 Georg Schardt Freier Linux Kernel für den Virtex4 FX12 Motivation Ausgangslage Bootloader Kernel

Mehr

Untersuchungen zur Zulassung von Software unterschiedlicher Sicherheitsklassen auf einem Prozessormodule unter dem neuartigen Betriebssystem PikeOS

Untersuchungen zur Zulassung von Software unterschiedlicher Sicherheitsklassen auf einem Prozessormodule unter dem neuartigen Betriebssystem PikeOS Untersuchungen zur Zulassung von Software unterschiedlicher Sicherheitsklassen auf einem Prozessormodule unter dem neuartigen Betriebssystem PikeOS Automotive Safety & Security 2008 Stuttgart, 19. 20.11.2008

Mehr

SC-MVC02. Art-Nr Hauptmerkmale. Spezifikationen. SC-MVC02 Smart Camera System, s/w, 752x fps, Linux-OS, CS-Mount, Wide-VGA

SC-MVC02. Art-Nr Hauptmerkmale. Spezifikationen. SC-MVC02 Smart Camera System, s/w, 752x fps, Linux-OS, CS-Mount, Wide-VGA Home Imaging Intelligente Kameras Kameras SC-MVC02 Smart Camera System, s/w, 752x480 60 fps, Linux-OS, CS-Mount, Wide-VGA Art-Nr. 59729 Lieferung ohne Objektivschutztubus Hauptmerkmale Frei programmierbares

Mehr

Wer ist Heim Systems GmbH?

Wer ist Heim Systems GmbH? Wer ist? Wir sind eine deutsche Firma und Teil des Zodiac Konzerns Unser Fokus ist Instrumentation Data Acquisition und Recording Systeme Weltweit 1 Heim Systems - Historie 42 Jahre Erfahrung im Bereich

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Audiosignalverarbeitung mit FPGA

Audiosignalverarbeitung mit FPGA Audiosignalverarbeitung mit FPGA Oswald Berthold Humboldt-Universität zu Berlin Institut für Informatik Lehrstuhl Signalverarbeitung und Mustererkennung 2. März 2010 Oswald Berthold Audiosignalverarbeitung

Mehr

HW/SW Codesign für Real-time Ethernet basierte Steuergeräte

HW/SW Codesign für Real-time Ethernet basierte Steuergeräte HW/SW Codesign für Real-time Ethernet basierte Steuergeräte Master Projektvorstudie Für das Fach: Anwendungen 1 In der Arbeitsgruppe CoRE Communication over Real-time Ethernet Friedrich Groß Agenda Motivation

Mehr

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Symmetric Multiprocessing mit einer FPGA basierten MPSoC Plattform Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Inhalt Motivation Vorarbeiten Ziele für die Masterarbeit Vorgehensweise

Mehr

SC-CSC01. Art-Nr Hauptmerkmale. Spezifikationen. SC-CSC01 Smart Camera System, Farbe, 1280x fps, Linux-OS, CS-Mount, SXGA

SC-CSC01. Art-Nr Hauptmerkmale. Spezifikationen. SC-CSC01 Smart Camera System, Farbe, 1280x fps, Linux-OS, CS-Mount, SXGA Home Imaging Intelligente Kameras Kameras SC-CSC01 Smart Camera System, Farbe, 1280x1024 27 fps, Linux-OS, CS-Mount, SXGA Art-Nr. 59703 Lieferung ohne Objektivschutztubus Hauptmerkmale Frei programmierbare

Mehr

Implementierungsansätze für ein FPGA basiertes Multiprozessor. Marco Kirschke INF-M1 Anwendung 1 - Wintersemester 2009/2010 25.

Implementierungsansätze für ein FPGA basiertes Multiprozessor. Marco Kirschke INF-M1 Anwendung 1 - Wintersemester 2009/2010 25. Implementierungsansätze für ein FPGA basiertes Multiprozessor System INF-M1 Anwendung 1 - Wintersemester 2009/2010 25. November 2009 Inhalt Motivation FPGA-based Embedded Systems Entwurfsübersicht zu MPSoC

Mehr

M2510 Analog-Eingabe

M2510 Analog-Eingabe M2510 Analog-Eingabe Technische Beschreibung Eiserstraße 5 Telefon 05246/963-0 33415 Verl Telefax 05246/963-149 Datum : 20.08.93 Version : 2.0 Seite 1 von 11 Inhaltsverzeichnis 1. Funktionsbeschreibung

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

KIT Kamera System für UFO

KIT Kamera System für UFO KIT Kamera System für UFO M. Balzer, M. Caselle, S. Chilingaryian, A. Herth, A. Kopmann, U. Stevanovic, M. Vogelgesang (IPE) T. dos Santos Rolo (ISS) KIT University of the State of Baden-Wuerttemberg and

Mehr

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner

Mehr

Erste MicroTCA-Entwicklungen im Forschungszentrum Jülich

Erste MicroTCA-Entwicklungen im Forschungszentrum Jülich Mitglied der Helmholtz-Gemeinschaft Erste MicroTCA-Entwicklungen im Forschungszentrum Jülich - Panda DAQ - Kurzer Überblick ATCA und MicroTCA - Entwicklung TDC-Modul - Entwicklung eines seriellen optischen

Mehr

CALLEO INFRASTRUCTURE SERVER 1107

CALLEO INFRASTRUCTURE SERVER 1107 CALLEO INFRASTRUCTURE SERVER 1107 II Xeon E3-1200 v5 Serie II Max. 64 GB RAM II Max. 2x 3.5" HDDs II 1 PCIe Erweiterungskarte II Remote Management optional II RAID onboard Allgemein Produktfamilie CALLEO

Mehr

USB Core. Dokumentation. Version 1.0

USB Core. Dokumentation. Version 1.0 USB Core Dokumentation Version 1.0 Usb Core Dokumentation Version 1.0 Seite 2 von 9 Inhalt Inhalt... 2 Änderungen... 2 Allgemeines... 3 LibUsb... 3 Kurze Beschreibung der Signale... 4 Detaillierte Beschreibung

Mehr

TBE332 Controller. Produktbeschreibung

TBE332 Controller. Produktbeschreibung TBE332 Controller Produktbeschreibung Bei der Entwicklung der TBE332 Steuerung wurde auf die Erfahrung unserer jahrelangen Planung und Realisierung verschiedenster Steuerungs- und Regelungseinrichtungen

Mehr

Debugging von Embedded Designs mit Mixed-Signal-Oszilloskopen. Sylvia Reitz Produktmanagerin Oszilloskope Rohde & Schwarz GmbH & Co KG Oktober 2014

Debugging von Embedded Designs mit Mixed-Signal-Oszilloskopen. Sylvia Reitz Produktmanagerin Oszilloskope Rohde & Schwarz GmbH & Co KG Oktober 2014 Debugging von Embedded Designs mit Mixed-Signal-Oszilloskopen Sylvia Reitz Produktmanagerin Oszilloskope Rohde & Schwarz GmbH & Co KG Oktober 2014 Agenda ı Was sind Embedded Designs? ı Welche Vorteile

Mehr

AVT Spartan-3E Development Kit AVT DK S3E-500 (V1.0) 21.05.2008

AVT Spartan-3E Development Kit AVT DK S3E-500 (V1.0) 21.05.2008 AVT Spartan-3E Development Kit Kurzbeschreibung AVT DK S3E-500 (V1.0) 21.05.2008 Inhaltsverzeichnis Kapitel 1: Kapitel 2: Einführung Komponenten und Eigenschaften AVT Spartan-3E Development Kit Benutzerhandbuch

Mehr

COOL HASHING MIT FPGAS. Robert Bachran

COOL HASHING MIT FPGAS. Robert Bachran COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes

Mehr

Prototyping eines universellen ISM-Band Transmitters auf Basis des NI FlexRIO MDK

Prototyping eines universellen ISM-Band Transmitters auf Basis des NI FlexRIO MDK Prototyping eines universellen ISM-Band Transmitters auf Basis des NI FlexRIO MDK Dipl.-Ing. (FH) Alexander Weidel A M S Software GmbH Dipl.-Ing. (FH) Christoph Landmann, M.Sc. National Instruments Germany

Mehr

Cswitch Seminar. HWS 08 Von Andreas Peters. Cswitch Seminar, Andreas Peters

Cswitch Seminar. HWS 08 Von Andreas Peters. Cswitch Seminar, Andreas Peters Cswitch Seminar Von Andreas Peters 1 Gliederung Einführung Daten / Anwendungsgebiete Aufbau: Kommunikationsstruktur Vier Tiles Sonstige Features Kleine Zusammenfassung 2 Einführung Was ist Cswitch? 3 Exceeding

Mehr

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware.

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware. Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA Implementierung eines -Stacks in Hardware Dresden, Gliederung 1. Aufgabenstellung 2. Überblick 1. Allgemein 2. MAC 3. IP

Mehr

Spektrale Messungen kohärenter Synchrotronstrahlung bei FLASH

Spektrale Messungen kohärenter Synchrotronstrahlung bei FLASH Spektrale Messungen kohärenter Synchrotronstrahlung bei FLASH Christopher Behrens, Stephan Wesch und Bernhard Schmidt Deutsches Elektronen-Synchrotron (DESY), Uni Hamburg (UHH) DPG Frühjahrstagung München,

Mehr

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation Willkommen zur Präsentation Modulare Grafische Programmierung (MGP) von FPGAs Dr.-Ing. J. Pospiech AVT GmbH Ilmenau Am Hammergrund 1 98693 Ilmenau Tel: +49 (0)3677 / 64 79 0 Fax: +49 (0)3677 / 64 79 69

Mehr

Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme. Kolloquium zum Mastermodul INF-PM-FPG

Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme. Kolloquium zum Mastermodul INF-PM-FPG Fakultät Informatik, Inst. für Tech. Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme Kolloquium zum Mastermodul

Mehr

Modulare Grafische Programmierung (MGP) von FPGAs

Modulare Grafische Programmierung (MGP) von FPGAs Modulare Grafische Programmierung (MGP) von FPGAs Linna Lu Technische Universität Ilmenau Projektseminar KBSE Projektseminar KBSE Ilmenau 29.06.2005 Linna Lu Projektseminar Softwaresysteme/Prozessinformatik

Mehr

Schaltungshinweise zum Linux Control System mit DIL/NetPC DNP/7520

Schaltungshinweise zum Linux Control System mit DIL/NetPC DNP/7520 Schaltungshinweise zum Linux Control System mit DIL/NetPC DNP/7520 Das Linux Control System ist eine typische Anwendung für das Linux Control Modul DIL/NetPC DNP/7520. Die Abbildung 1 zeigt die Blockschaltung.

Mehr

µtca for Physics und Multi GS/s FADC/Digitizer Entwicklungen

µtca for Physics und Multi GS/s FADC/Digitizer Entwicklungen µtca for Physics und Multi GS/s FADC/Digitizer Entwicklungen Dr. Matthias Kirsch Teil 1: SIS3305 5 GS/s 10-bit FADC Informationen zum derzeit vermutlich schnellsten VME Digitizer auf dem Markt Teil 2:

Mehr

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung

Mehr

2008 Jiri Spale, Programmierung in eingebetteten Systemen 1

2008 Jiri Spale, Programmierung in eingebetteten Systemen 1 2008 Jiri Spale, Programmierung in eingebetteten Systemen 1 NetX - Einführung 2008 Jiri Spale, Programmierung in eingebetteten Systemen 2 NetX is... a highly integrated network controller with a new system

Mehr

Verifikation mit OVM/System Verilog Embedded Computing Conference 2009

Verifikation mit OVM/System Verilog Embedded Computing Conference 2009 ECC 2009 Verifikation mit OVM/System Verilog Embedded Computing Conference 2009 Wohin geht die Zukunft? IME, 2004 Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch 25.05.2009 2 Übersicht

Mehr

Rechnerorganisation. 1. Juni 201 KC Posch

Rechnerorganisation. 1. Juni 201 KC Posch .6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus

Mehr

Test of 1 GBit/s Fiber optical communication

Test of 1 GBit/s Fiber optical communication Test of 1 GBit/s Fiber optical communication interfaces based on FlexRIO R-Series Lösungen von IRS für den Test von schnellen Kommunikationsschnittstellen im Bereich von 1 Gbit/s Michael Rost Dipl. Ing.

Mehr

NANO III - MSR. Signalabtastung Analog Digital Converter (ADC) Digital Analog Converter (DAC) Themen: DAC

NANO III - MSR. Signalabtastung Analog Digital Converter (ADC) Digital Analog Converter (DAC) Themen: DAC NANO III - MSR Themen: Signalabtastung Analog Digital Converter (ADC) A ADC D Digital Analog Converter (DAC) D DAC A Nano III MSR Physics Basel, Michael Steinacher 1 Signalabtastung Praktisch alle heutigen

Mehr

Entwicklung eines Lehrpraktikums auf Basis der Zynq-Plattform

Entwicklung eines Lehrpraktikums auf Basis der Zynq-Plattform Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Projektarbeit im Rahmen des Hauptseminars Ludger Irsig Dresden, 11.02.2015 Gliederung

Mehr

Remote-Objekt-Überwachung. von Jan Schäfer und Matthias Merk

Remote-Objekt-Überwachung. von Jan Schäfer und Matthias Merk Remote-Objekt-Überwachung von Jan Schäfer und Matthias Merk Aufgabenstellung Steuerung von Sensoren zur Remote Objektüberwachung mit einem µc PIC16F874. Welcher Sensor hat gemeldet? Die Überwachung Mehrere

Mehr

Binarloop. Binarloop für die echtzeitfähige und kostengünstige Verifikation hochdynamischer leistungselektronischer Systeme

Binarloop. Binarloop für die echtzeitfähige und kostengünstige Verifikation hochdynamischer leistungselektronischer Systeme für die echtzeitfähige und kostengünstige Verifikation hochdynamischer leistungselektronischer Systeme Funktions- und Sicherheitstests sind unabdingbare Schritte im Entwicklungsprozess leistungselektronischer

Mehr

Presentation of a diagnostic tool for hybrid and module testing

Presentation of a diagnostic tool for hybrid and module testing Presentation of a diagnostic tool for hybrid and module testing RWTH Aachen III. Physikalisches Institut B M.Axer, F.Beißel, C.Camps, V.Commichau, G.Flügge, K.Hangarter, J.Mnich, P.Schorn, R.Schulte, W.

Mehr

Universelle Speicherschnittstelle für große externe Speicher

Universelle Speicherschnittstelle für große externe Speicher Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de

Mehr

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Dipl.-Ing. (FH) Christoph Landmann, M.Sc. Regional Product Engineer Automated Test National Instruments Germany GmbH Agenda Was ist Peer-To-Peer

Mehr

Industrial USB3.0 Miniature Camera with color and monochrome sensor

Industrial USB3.0 Miniature Camera with color and monochrome sensor Welcome to the presentation Industrial USB3.0 Miniature Camera with color and monochrome sensor & Data rates of modern image sensors S. 1/12 Vortrag_Spectronet_USB3.0_Datenverarbeitung_ENGLISCH_Vorlage_für_pdf_v1_MH20032014

Mehr

Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform. Lehrstuhlseminar Benjamin Koch

Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform. Lehrstuhlseminar Benjamin Koch Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform Lehrstuhlseminar Benjamin Koch Dresden, 27.08.2015 Gliederung Aufgabenstellung Funkfernschreiben (RTTY) Aufbau des Systems Fazit und

Mehr

Batronix Produktkatalog 2011

Batronix Produktkatalog 2011 Führende Programmier- und messlösungen Produktkatalog 2011 w w w. b a t r o n i x. c o m Führende Programmier- und messlösungen PROGRAMMIERGERÄTE OSZILLOSKOPE SPEKTRUM ANALYSER MULTIMETER FUNKTIONSGENERATOREN

Mehr

Prototyp Entwicklung.

Prototyp Entwicklung. Prototyp Entwicklung. Analoges, hadronisches Kalorimeter für den ILC Mathias Reinecke SEI Tagung DESY, 15.3.2010 Inhalt > CALICE und ILC DESY FE CALICE: Gruppen und Detektoren Particle Flow und ILC Randbedingungen

Mehr

Entwicklung von Ausleseelektronik für das Flüssig-Argon-Kalorimeter des ATLAS- Detektors am Super-LHC

Entwicklung von Ausleseelektronik für das Flüssig-Argon-Kalorimeter des ATLAS- Detektors am Super-LHC Entwicklung von Ausleseelektronik für das Flüssig-Argon-Kalorimeter des ATLAS- Detektors am Super-LHC Andy Kielburg-Jeka, Andreas Glatte, Andreas Meyer, Arno Straessner TU Dresden, Institut für Kern- und

Mehr

Anwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010

Anwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010 Anwendungsgebiete unterschiedlicher FPGA-basierter MPSoC Architekturen Marco Kirschke INF-M2 Anwendung 2 Sommersemester 2010 26. Mai 2010 Inhalt Einleitung IEEE Veröffentlichungen Beispiele zu MPSoC Architekturen

Mehr

ATxMEGA 128 Board 2. Inhalt

ATxMEGA 128 Board 2. Inhalt ATxMEGA 128 Board 2 Inhalt Funktionsübersicht... 2 ATxMEGA128 - Funktionen... 2 ATxMEGA Block Diagramm... 3 Stiftleistenbelegungen... 4 I/O Ports (Port A, B, C, D, F)... 4 JTAG Schnittstelle... 4 PDI Schnittstelle...

Mehr

Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf

Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf Technische Daten 16-Bit RISC Architektur bis zu 16 Mhz Vcc: 1,8-3,6V 64 KB FRAM 2 KB SRAM 7 Schlafmodi 5 16-Bit

Mehr

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben

Mehr

CALLEO SILENT SERVER T181

CALLEO SILENT SERVER T181 CALLEO SILENT SERVER T181 II Xeon E3-1200 v3 Serie II Max. 32 GB RAM II Max. 32 TB Speicher II Max. 3 Erweiterungskarten II RAID onboard II Remote Management Erweiterte Spezifikationen Allgemein Produktfamilie

Mehr

Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux. Kolloquium von Frank Schwanz

Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux. Kolloquium von Frank Schwanz Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux Kolloquium von Frank Schwanz Aufgabenstellung Im Rahmen des Projektes Initiative Intelligente Autonome Systeme

Mehr

Funktionstest Ti2CA Compact

Funktionstest Ti2CA Compact Funktionstest Ti2CA Compact Systemarchitektur Die einfache Ansteuerung, hohe Ausbaustufen, bei geringem Kostenbedarf sowie die hohe Störsicherheit durch kurze Leitungslängen sind wesentliche Vorteile der

Mehr

Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1

Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Embedded Prozessoren vs. X86er Derivate DSP vs. FPGA vs. GPP wer ist geeigneter

Mehr

Computer und mehr.. Willkommen bei BMCHS-Computer aus Bergheim. Hardware - Motherboards Sockel 478/939 Intel Atom 6 auf Anfrage

Computer und mehr.. Willkommen bei  BMCHS-Computer aus Bergheim. Hardware - Motherboards Sockel 478/939 Intel Atom 6 auf Anfrage Hardware - Motherboards Sockel 478/939 Intel Atom 6 auf Anfrage ASRock 939A790GMH - Motherboard - Mikro-ATX - Socket 939 - AMD 790GX Dual-Core Chipsatz AMD 790GX / AMD SB750 Abmessungen (Breite x Tiefe

Mehr

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06.

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06. Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur PCI Express Dirk Wischeropp Dresden, 07.06.2011 Gliederung 1 Einleitung 2 Architektur 3 Layering 4 Zusammenfassung

Mehr

Flexible Frame Grabber-Architektur für verschiedene Kameratechniken auf FPGA-Basis

Flexible Frame Grabber-Architektur für verschiedene Kameratechniken auf FPGA-Basis Flexible Frame Grabber-Architektur für verschiedene Kameratechniken auf FPGA-Basis Von Dr. Reinhard Borst, ELTEC Elektronik AG, Mainz Das heute verfügbare Spektrum bei Bildverarbeitungslösungen reicht

Mehr

FPGA-Based Architecture for Pattern Recognition

FPGA-Based Architecture for Pattern Recognition Institut für Technik der Informationsverarbeitung FPGA-Based Architecture for Pattern Recognition Institut für Prozessdatenverarbeitung und Elektronik - IPE, KIT University of the State of Baden-Wuerttemberg

Mehr

Prozessoren in Programmierbarer Logik

Prozessoren in Programmierbarer Logik Bahne Carstens Prozessoren in Programmierbarer Logik Inhalt Prozessoren in Programmierbarer Logik...1 Inhalt...1 Vorteile...1 Die Prozessor-Lösungen der Größe nach sortiert:...2 PicoBlaze...2 MicroBlaze...3

Mehr

Unternehmenspräsentation - X2E GmbH -

Unternehmenspräsentation - X2E GmbH - Unternehmenspräsentation - X2E GmbH - Agenda 2 Das Unternehmen X2E Hamburg Berlin Aktuelle Produkte Kandel Frankfurt Munich Neuentwicklungen Dienstleistungen und Produktion Das Unternehmen X2E 3 Dr. Karlheinz

Mehr

System-on-chip Car. Übungsblatt 1. Bearbeitung bis spätestens 9. Mai 2008, Demonstration im Labor Bearbeitungszeit: 3 Wochen

System-on-chip Car. Übungsblatt 1. Bearbeitung bis spätestens 9. Mai 2008, Demonstration im Labor Bearbeitungszeit: 3 Wochen System-on-chip Car Übungsblatt 1 Bearbeitung bis spätestens 9. Mai 2008, Demonstration im Labor Bearbeitungszeit: 3 Wochen Die folgenden Quellen sind für die Bearbeitung der Aufgaben hilfreich. Gunther

Mehr

Einführung in der NI Plattform für WLAN Test. Ken Tobler, System Engineer National Instruments

Einführung in der NI Plattform für WLAN Test. Ken Tobler, System Engineer National Instruments Einführung in der NI Plattform für WLAN Test Ken Tobler, System Engineer National Instruments Agenda WLAN Test Einführung zur NI Tools Vorteile: Geschwindigkeit Flexibilität Kostenreduzierung Einführung

Mehr

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA)

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Rudolf Gierlinger National Instruments, Österreich AGENDA Teil 1: Advanced NI-DAQmx Datenerfassungsmöglichkeiten Konfiguration

Mehr

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard

Mehr

Echtzeit-Messdatenerfassung. über WLAN. Stephan Habegger Senior Design Engineer. Neratec AG

Echtzeit-Messdatenerfassung. über WLAN. Stephan Habegger Senior Design Engineer. Neratec AG Echtzeit-Messdatenerfassung über WLAN Stephan Habegger Senior Design Engineer Neratec AG AGENDA 1. Was macht Neratec? 2. WLAN basiertes Sensor Netzwerk 3. Problematik der Echtzeit bei WLAN 4. Latenz und

Mehr