Speicherkapazität und Zugriffszeit einiger. Informationsspeicher. Informationsspeicher

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Speicherkapazität und Zugriffszeit einiger. Informationsspeicher. Informationsspeicher"

Transkript

1 Informationsspeicher sind eine entscheidende Grundlage für Informationstechnik, sie haben die Aufgabe, Daten und Programme effektiv verfügbar zu machen. Ihre technischen und ökonomischen Parameter begrenzen oft die Leistungsparameter der informationstechnischen Geräte. Deshalb werden immer neue Speicherprinzipien entwickelt und auf ihre technische Verwendbarkeit hin untersucht. Informationsspeicher Speicherkapazität neuronale Speicher Festplatte Magnetband Speicherkapazität und Zugriffszeit einiger Informationsspeicher Floppy Halbleiter- Speicher genetische Speicher 1ns 1uS 1ms 1s 10 s min h Tage... Zugriffszeit Die Grafik enthält Informationsspeicher im weiteren Sinne, so auch neuronale Speicher (niedere Tiere unten, Mensch oben) und genetische Speicher (Viren, Bakterien links, Säugetiere rechts oben). Quelle: Völz, Informatik

2 Anforderungen eines Rechners an ein Speichermedium typ. Zugriffszeit eines Rechner-Hauptspeichers (dynamischer RAM): 60 ns/byte typ. Zugriffszeit eines Rechner-Hauptspeichers (statischer RAM): 15 ns/byte typ. Zugriffszeit einer Festplatte: Datenlesegeschwindigkeit 400 kbyte/s -> 2,5 µs/byte Spurwechselzeit 2 ms Spurzugriffszeit 15 ms typ. Zugriffszeit einer Diskette: Datenlesegeschwindigkeit 30 kbyte/s -> 30 µs Spurwechselzeit 30 ms Spurzugriffszeit 0,3 s

3 Halbleiterspeicher speichern: - Strom rückgekoppelte Systeme (Flipflop-Schaltungen mit Transistoren) - Spannung rückgekoppelte Systeme (Flipflop-Schaltungen mit Feldeffekt-Transistoren) - Ladung Kondensator - Widerstand Schmelzsicherungen (Fuse, Antifuse) in Abhängigkeit von der Zeit: - ständig statische Speicher - kurzzeitig dynamische Speicher und von der Stromversorgung: - abhängig flüchtige Speicher - unabhängig nichtflüchtige Speicher (Festwertspeicher) mit der Zugriffsart: - direkt jedes (feststehende) Speicherelement kann gleichermaßen ausgewählt werden - wahlfrei blockweiser Zugriff auf Speicherzellen - zyklisch Information läuft zyklisch an feststehenden Ein- Ausgabetoren vorbei - sequentiell Information läuft translatorisch an feststehenden Ein- /Ausgabetoren vorbei Kenngrößen von Speichern Speicherkapazität: eine Speicherzelle (Flipflopschaltung, Kondensator, Widerstand) speichert eine binäre Information (0/1) -> 1 bit Zellen -> 1 Kbit (2 10 bit) Zellen -> 1 Mbit (2 20 bit) Zugriffszeit Zeitspanne zwichen Speicheraufruf (Adressierung) und Bereitstellung des Speicherinhaltes (Lesevorgang) bzw. Übernahme der Speicherinformation (Schreibvorgang) technische Parameter Leistungsverbrauch, Kosten, Alterung, Zuverlässigkeit, Anforderungen an die Stromversorgung usw.

4

5

6 Der Zustand des FF kann über die beiden Anwahltransistoren auf den Datensammelleitungen D und D unmittelbar gelesen oder verändert werden. In CMOS-Technologie lassen sich sehr energiearme Speicherzustände erreichen, mit Hilfe von Batterien (Lithiumzellen) lassen sich lange Speicherzeiten realisieren (ca. 10 Jahre).

7

8 Probleme: Lesevorgang: Speichern: die Ladung auf dem Kondensator wird durch das Schalten auf die kapazitätsbehaftete Datensammelleitung D zerstörend ausgewertet. bedingt durch endliche Isolationswiderstände der Schalttransistoren tritt eine Entladung des Speicherkondensators ein (im ms-berich) Lösung: Ladung muß regelmäßig aufgefrischt werden (eng. Refresh) Besonderheit: getrennte Schreib/Lesetransistoren ermöglichen wiederholtes Lesen ohne Ladungsverlust Problem: bedingt durch endliche Isolationswiderstände der Schalttransistoren tritt eine Entladung des Speicherkondensators ein Lösung: Ladung muß regelmäßig aufgefrischt werden (eng. Refresh)

9 Ein Refreshvorgang beruht auf dem Ladungsvergleich zwischen dem Speicherkondensator C s und einem auf eine Vergleichsspannung U ref aufgeladenen Referenzkondensator C ref : T0 Vorbereitungsphase: Neutralisieren des Refresh-Verstärkers (Flipflop-Struktur) Aufladen des Referenzkondensators mit U ref = 1/2 U s T1 Vergleichsphhase: Eine R (Row) -Anwahlleitung wird aktiviert, die beiden ausgewählten Speicher- und Referenzkondensatoren werden an den Refreshverstärker angeschaltet, das Flipflop wird in Abhängigkeit der Ladungsmengen asymmetrisch voreingestellt. T2 Aktive Refresh-Phase:Die Lasttransistoren des Refreshverstärkers werden zugeschaltet, das Flipflop kippt vollständig in die voreingestellte Lage um, dabei werden Referenzkondensator und Refreshkondensator ge- bzw. entladen. Aus der Symmetrie der Anordnung ergibt sich die Möglichkeit, je nach Anlegen der Takte T1.1. oder T1.2 links- und rechtsseitig liegende Speicherkondensatoren C s1,1 bzw. C s1,2 zu nutzen. Unmittelbar nach dem Refreshvorgang kann durch Aktivierung einer C (Column) Anwahlleitung eine Zelle gelesen oder beschrieben werden.

10

11 Einige RAM s besitzen weitere Adressierungsarten zur Steigerung der Zugriffsgeschwindigkeit: nibble mode: Nutzung von insgesamt 4 unmittelbar aufeinanderfolgenden, intern inkrementierten Adressen (sog. Nibbles) durch kurze CAS-Impulse static column mode: mehrere Spaltenadreßwechsel werden ohne CAS-Signal erkannt Interleave: Pipelining: abwechselnde Nutzung mehrerer Speicherbänke, die Verdopplung der Speicherbankanzahl erlaubt eine Halbierung der mittleren Zugriffszeit. Extended Data Out, EDO: Während einer Datenleseoperation werden bereits neue Adressen angelegt, d.h. die Daten bleiben am Ausgang des Speichers bis zur nächsten Spaltenanwahl (CAS-Signal) erhalten. Burst EDO: Blockübertragung mit internem Adreßzähler, interner statischer Cache-Zwischenspeicher für eine Zeile Synchronous DRAM (SDRAM) erlauben durch ihre taktsynchrone Arbeitsweise die konsequente Nutzung von chipinternen Pipeline- und Interleave-Techniken: Pipelinezyklen: Adressierung, Dekodierung, Lese- / Schreibzugriff und Datenausgabe in je einem Takt konstante hohe Transferrate. Interleave: doppelte interne Adreßdekoder und Speicherbänke erlauben den wechselseitigen Zugriff und eine Verdopplung der Transferrate.

12 Einsatz von Speichern in Rechnern Parallelanordnung von Speichern (8, 16, 32, 64-bit-Zugriff) zur Erhöhung der Zugriffsgeschwindigkeit Bsp. PC: Speicherbank mit 4 Steckplätzen für 8-bit-Speichermodule (sog. SIMM s) ermöglicht den parallelen Zugriff auf 4 x 8 = 32 bit.bei einer Zugriffszeit von ca. 70 ns. Bsp. Pentium-PC: 2 Module PS/2 mit 32 bit Zugriff = 64 Bit Serienanordnung (Kaskadierung) von Speichern zur Erhöhung der Speicherkapazität, dazu ist die selektive Auswahl des Speicherbausteins durch Adreßdekoder notwendig. Bsp. PC: meist sind zwei Speicherbänke vorhanden, sodaß sich 8 Mbyte oder 16 Mbyte Halbleiterspeicherkapazität mit SIMM s ergeben. Kombination von Speichern (hohe Speicherkapazität/große Zugriffszeiten mit geringerer Speicherkapazität/kleine Zugriffszeit) Cache-Prinzip Bsp PC: 64 Kbyte (8k x 8bit) RAM bis 256 kbyte (32k x 8bit) RAM mit Zugriffszeiten von < 20 ns als Cache Speicher Anwendungsform von dyn. RAM s: sogenannte SIMM s (single inline memory module) oder veraltet SIP (single inline package) - eine Anordnung von 8- oder 9 Stück 1-bit organisierten oder 2 Stück 4-bit organisierten DRAM s auf einem gemeinsamen Träger, einer Leiterplatte in SMD-Technik (surface mounted devices) mit 30 Anschlußstellen. Für Rechner höherer Verarbeitungsbreite kommen 32 bit organisierte Module (PS/2-Module) zum Einsatz, die einen geteilten 72-poligen Direktsteckverbinder besitzen. Stand und Entwicklungstendenzen 4 Mbit statische CMOS RAM s (512 x 8 organisiert) 4 Mbit dynamische RAM s (4 Mbit x 1 oder 1 Mbit x 4 organisiert) 16 Mbit dynamische RAM s (4 Mbit x 4 organisiert) 64 Mbit dynamische RAM s nur 3,3 V-Technik (64 M x 1 und 16 M x 4)

13 Festwertspeicher nichtflüchtige Speicher speichern Informationen, die nur einmal abgelegt und im normalen Betrieb nicht wieder verändert werden können. ROM (read only memory): PROM (programmable ROM): EPROM (eraseable PROM): EEPROM (electrical EPROM): nur-lese-speicher, i.a. bei der Herstellung programmiert (Maskenschritte) vom Anwender einmalig programmierbarerer Festwertspeicher (Programmiergerät) löschbarer Festwertspeicher (UV-Licht) elektrisch löschbarer Festwertspeicher (begrenzte Schreibzykluszahl) Grundprobleme: - große Zugriffszeiten, - kleine Speicherkapazitäten - lange Programmierzeiten (ms-bereich)

14

15

16

- Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden

- Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden sequentielle Schaltungen: digitale Schaltung mit inneren Rückführungen sie haben eine zeitsequentielle Arbeitsweise, wobei die einzelnen diskreten Zeitpunkte durch innere Zustände repräsentiert werden

Mehr

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese

Mehr

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),

Mehr

E Hauptspeicher und Cache

E Hauptspeicher und Cache und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)

Mehr

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1 Speicher / Memory V 1.0 Technische Berufsschule Zürich IT Seite 1 Einleitung: Der Speicher (engl. Memory) ist eine Kernfunktion in einem Rechner. Programme und Daten werden in Speichern abgelegt. Man spricht

Mehr

Hauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik :

Hauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : H. Hauptspeicher H.. Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : Hierarchische Datenspeicherung. - Programmierung, Datenbanken,

Mehr

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12 Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static

Mehr

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM Referat von Sonja Trotter Hauptspeicher / Arbeitsspeicher / Speicher / RAM Inhaltsverzeichnis 1. Einleitung 2. Speicher 3. Hauptspeicher 3.1. Arbeitsspeicher 3.1.1. Allgemein 3.1.2. Leistungsmerkmale des

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen

Mehr

einfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten...

einfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten... 3 DRAM (10) Vor-/Nachteile von DRAM-Bausteinen: periodischer Refresh erforderlich hohe Zugriffszeit von ca. 60 ns für das erste Datenwort, dank FPM kürzere Zugriffszeit von ca. 30 ns für folgende Datenworte

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

Elektrizitätslehre und Elektronik. Halbleiterspeicher

Elektrizitätslehre und Elektronik. Halbleiterspeicher 1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden

Mehr

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1 9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register

Mehr

REFERAT ÜBER RAM-MODULE:

REFERAT ÜBER RAM-MODULE: REFERAT ÜBER RAM-MODULE: I N H A L T : M O D U L F O R M E N R A M - T y p e n T A K T R A T E N D A T E N R A T E N B U R S T - M O D I D Y N A M I S C H E S - R A M S T A T I S C H E S - R A M C O L

Mehr

Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS).

Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS). 3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Halbleiterspeicher. Halbleiterspeicher

Halbleiterspeicher. Halbleiterspeicher Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 14. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Halbleiterspeicher i Statisches RAM Dynamisches RAM Zahlendarstellung

Mehr

5 Zusammengesetzte und reguläre Schaltungsstrukturen

5 Zusammengesetzte und reguläre Schaltungsstrukturen 5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare

Mehr

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin Vorlesung Technologische Grundlagen der Informationsverarbeitung Speicherung von Daten Dipl.-Ing. Gert Martin Datenspeicherung Prinzipien: Magnetische Speicherung Halbleiterspeicher (Speicher mit elektronischen

Mehr

Computer-Systeme. Teil 3: Das Boxmodell von Variablen

Computer-Systeme. Teil 3: Das Boxmodell von Variablen Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen

Mehr

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.

Mehr

Mikrocomputertechnik - Speicher

Mikrocomputertechnik - Speicher 4. peicher 4.1 Allgemeines peicherpyramide 4-1 peichermatrix 4-2 4.2 Halbleiterspeicher Klassifizierung der Halbleiterspeicher Halbleiterspeicher nicht flüchtig flüchtig RAM nicht löschbar ROM PROM löschbar

Mehr

Klassifizierung der Halbleiterspeicher

Klassifizierung der Halbleiterspeicher Klassifizierung der Halbleiterspeicher Halbleiterspeicher nicht flüchtig flüchtig AM nicht löschbar OM POM löschbar EPOM EEPOM statisch AM dynamisch AM abei bedeuten die Abürzungen: OM AM POM EPOM EEPOM

Mehr

Vorlesung: Technische Informatik 3

Vorlesung: Technische Informatik 3 Rechnerarchitektur und Betriebssysteme zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme zhang@informatik.uni-hamburg.de Inhaltsverzeichnis 4. Computerarchitektur........................235

Mehr

8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften

8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften 8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften Automatisierungsgerät: Zentralbaugruppe mit Prozessor Kommunikationsbaugruppe (Feldbusanschaltung) Bussysteme

Mehr

Inhalt. 1. Motivation: Ein Beispielexperiment. 2. Analoge und digitale Signale. 3. Rechner Was tun mit den Signalen?

Inhalt. 1. Motivation: Ein Beispielexperiment. 2. Analoge und digitale Signale. 3. Rechner Was tun mit den Signalen? Inhalt 1. Motivation: Ein Beispielexperiment 2. Analoge und digitale Signale 3. Rechner Was tun mit den Signalen? 4. Bus Die Verbindung zur Peripherie 5. Zusammenfassung Motivation * Wie können Daten aufgenommen

Mehr

Arithmetische und Logische Einheit (ALU)

Arithmetische und Logische Einheit (ALU) Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen

Mehr

Interdisziplinäres Laborpraktikum. Master ET. Versuch 783. Digitale Speicher

Interdisziplinäres Laborpraktikum. Master ET. Versuch 783. Digitale Speicher Interdisziplinäres Laborpraktikum Master ET Versuch 783 Digitale Speicher Institut für Nanoelektronik E-9 Technische Universität Hamburg-Harburg, 2009 Stand: 25.03.2009, Lait Abu-Saleh 1. Einleitung In

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Mikrocomputertechnik Thema: Grundlage Informationseinheiten Zahlensysteme Zahlendarstellung im Computer Digitaltechnikgrundlagen Halbleiterspeicher Rechnerarchitektur Informationseinheiten BIT NIBBLE MSB

Mehr

Automation und Prozessrechentechnik

Automation und Prozessrechentechnik Automation und Prozessrechentechnik Sommersemester 2 Prozessrechner, Mikroprozessor Aufgabe eines Prozessrechners Ein Prozessrechner ist ein (digitaler) Rechner, der einen technischen Prozess nach Vorgaben

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Digitaltechnik. 6 Speicherelemente. Revision 1.4

Digitaltechnik. 6 Speicherelemente. Revision 1.4 Digitaltechnik 6 Speicherelemente A Revision 1.4 Übersicht Adressen Read-Only Memory ROM Random Access Memory RAM Datenbusse Caches Speicher Memory ROM: read-only memory RAM: random-access memory (besser

Mehr

4 DRAM-Varianten (2) 4 DRAM-Varianten. 4 DRAM-Varianten (4) 4 DRAM-Varianten (3)

4 DRAM-Varianten (2) 4 DRAM-Varianten. 4 DRAM-Varianten (4) 4 DRAM-Varianten (3) 4 DRAM-Varianten Möglichkeiten der Beschleunigung des Zugriffs auf Daten aus DRAM-Bausteinen: 1) Überlappung: Auslesen eines Datenwortes erfolgt simultan zum Anlegen der Adresse für den nächsten Zugriff

Mehr

Lerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk

Lerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk . Kingston DIMM Riegel, High-End RAM mit Passiv-Kühlung Autor: Ramon Schenk Inhaltsverzeichnis 1 Übersicht Dokumentation... 2 2 Der... 2 2.1 Erläuterung... 2 2.2 Speicherverfahren... 2 2.3 Bedeutung des

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Verlustleistungsreduzierung in Datenpfaden

Verlustleistungsreduzierung in Datenpfaden Verlustleistungsreduzierung in Datenpfaden F. Grassert, F. Sill, D. Timmermann Inhalt Motivation Analyse der Ausgangssituation Verlustleistung in der Schaltungstechnik Selbstgetaktete dynamische Logiken

Mehr

Matrixbildung mit Speicherzellen Zugriff über Multiplexer und Demultiplexer

Matrixbildung mit Speicherzellen Zugriff über Multiplexer und Demultiplexer Kapitel 7 Versuch 700 Matrixbildung mit Speicherzellen ugriff über Multiplexer und Demultiplexer Der Übergang vom einzelnen Flipflop zu einem Register entspricht dem Übergang von Buchstaben zu einer eile

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches

Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches Speicher Typen TI-Übung 5 Speicher, Caches Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Charakteristik

Mehr

Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für

Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für 1.3 Speicherwerk (1) Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für Leistungsfähigkeit und Kosten eines Rechners Idealvorstellung Ausreichend Kapazität Zugriffszeit kann stets

Mehr

Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes

Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes Grundlagen der Informatik III Wintersemester 2010/2011 13. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la

Mehr

Teil 2.3. Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten?

Teil 2.3. Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten? Speichern von Daten Teil 2.3 Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten? 1 von 23 Inhaltsverzeichnis 3... Speicher sind Wichtig! 4... Speicher Einheiten 7... Flüchtiger Speicher

Mehr

Software ubiquitärer Systeme

Software ubiquitärer Systeme Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

4. Modulares Mikrorechner-System K 1520

4. Modulares Mikrorechner-System K 1520 4. Modulares Mikrorechner-System K 1520 Das Mikrorechnersystem MRSK 1520 ist als konsequente Weiterentwicklung des Konzeptes K 1510 zu verstehen. Es ist ebenso modular aufgebaut, wobei jedoch das Kartenformat

Mehr

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme SSDs und Flash Memory Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme Seite 2 Inhalt Motivation Aufbau und Funktionsweise NAND vs NOR SLC vs MLC Speicherorganisation Vergleich mit konventionellen

Mehr

6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches.

6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches. A Digitaltechnik 6 Speicherelemente Übersicht n Read-Only Memory ROM Random Access Memory RAM Datenbusse Revision 1.4 Caches Speicher Memory RAM in PCs ROM: read-only memory RAM: random-access memory (besser

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Aufgaben zur Elektrizitätslehre

Aufgaben zur Elektrizitätslehre Aufgaben zur Elektrizitätslehre Elektrischer Strom, elektrische Ladung 1. In einem Metalldraht bei Zimmertemperatur übernehmen folgende Ladungsträger den Stromtransport (A) nur negative Ionen (B) negative

Mehr

Organisatorisches. - zwei Übungsgruppen. - zweiwöchiger Rhythmus. - kleine Programmieraufgaben. - Textaufgaben direkt in der Übung

Organisatorisches. - zwei Übungsgruppen. - zweiwöchiger Rhythmus. - kleine Programmieraufgaben. - Textaufgaben direkt in der Übung Organisatorisches - zwei Übungsgruppen - zweiwöchiger Rhythmus - kleine Programmieraufgaben - Textaufgaben direkt in der Übung Vorführung Historische Computerteile: - Schaltkreistechnologien - gelochte

Mehr

Epromologie, Grundwissen

Epromologie, Grundwissen Epromologie, Grundwissen von Peter Bee und Erwin Reuß EPROM's, oder ROM's, sind eine sehr nützliche Sache. Eingesetzt werden sie immer dann, wenn ein Programm sofort nach dem Einschalten des Computers

Mehr

Speicher. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Speicher. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Speicher Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Historische Entwicklung Begriffe SRAM DRAM Nichtflüchtige Speicher Caches Speicher 2 Lernziele

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

AN031. Application Note zu MODULAR-4/Z280 (ML5, Rev. D) Speichererweiterungen bis 8 MByte für MODULAR-4/Z280

AN031. Application Note zu MODULAR-4/Z280 (ML5, Rev. D) Speichererweiterungen bis 8 MByte für MODULAR-4/Z280 Speichererweiterung AN031 Application Note zu MODULAR-4/Z280 (ML5, Rev. D) Speichererweiterungen bis 8 MByte für MODULAR-4/Z280 Autor: HB AN031.DOC (6 Seiten) Kapitel Inhalt 1 Lieferumfang 2 Übersicht

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Speicherung von Signalen - Flipflops, Zähler, Schieberegister

Speicherung von Signalen - Flipflops, Zähler, Schieberegister Lehrbehelf für Prozessregelung und echnerverbund, 3. Klasse HTL Speicherung von Signalen - Flipflops, Zähler, Schieberegister S - Flipflop Sequentielle Schaltungen unterscheiden sich gegenüber den kombinatorischen

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher

Mehr

Artur Hefczyc (Autor) Untersuchung von bistabilen Schaltelementen auf Basis von Cu(TCNQ)

Artur Hefczyc (Autor) Untersuchung von bistabilen Schaltelementen auf Basis von Cu(TCNQ) Artur Hefczyc (Autor) Untersuchung von bistabilen Schaltelementen auf Basis von Cu(TCNQ) https://cuvillier.de/de/shop/publications/6430 Copyright: Cuvillier Verlag, Inhaberin Annette Jentzsch-Cuvillier,

Mehr

4.3 Hintergrundspeicher

4.3 Hintergrundspeicher 4.3 Hintergrundspeicher Registers Instr./Operands Cache Blocks Memory Pages program 1-8 bytes cache cntl 8-128 bytes OS 512-4K bytes Upper Level faster Disk Tape Files user/operator Mbytes Larger Lower

Mehr

Teil 3 Mikrocontroller

Teil 3 Mikrocontroller Teil 3 Mikrocontroller 3.1 Programm- und Datenspeicher 3.2 Realisierung von Speicherzellen 3.3 Programmierung Teil 3 Mikrocontroller 1 Advanced Architecture Optimizes the Atmel AVR CPU Delivering High

Mehr

Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor

Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg Januar 2006 1 / 100 Inhalt dieser

Mehr

Anhang zum Lehrbuch Digitaltechnik, Gehrke, Winzker, Urbanski, Woitowitz, Springer-Verlag, 2016.

Anhang zum Lehrbuch Digitaltechnik, Gehrke, Winzker, Urbanski, Woitowitz, Springer-Verlag, 2016. Schaltsymbole in der Digitaltechnik Anhang zum Lehrbuch Digitaltechnik, Gehrke, Winzker, Urbanski, Woitowitz, Springer-Verlag, 2016. In diesem Anhang erfolgt eine Zusammenfassung der wichtigsten Begriffe

Mehr

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7 1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht

Mehr

SMP Übung 2 1. Aufgabe

SMP Übung 2 1. Aufgabe SMP Übung 2 1. Aufgabe a) Kilo: K = 2 10 = 1.024 Mega: M = 2 20 = 1.048.576 Giga: G = 2 30 = 1.073.741.824 Tera: T = 2 40 = 1.099.511.627.776 b) Der Prozessor hat 30 Adressleitungen A[31..2], mit denen

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher

Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Version D3_16 vom 25.05.2016 Ziel dieses Versuches: Entwicklung einer Ablaufsteuerung mit einem 32 * 4 bit Speicherbaustein, um eine flexible

Mehr

Speicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen:

Speicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen: Übersicht 1 Einleitung Hauptspeicher 2 Hauptspeicher 3 Caches, Cache-Kohärenz Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

Inhalt. 10. Elektrostatik. 10. Elektrostatik

Inhalt. 10. Elektrostatik. 10. Elektrostatik Inhalt 10. Elektrostatik 10.1 Elektrische Ladung 10.2 Coulombsches Gesetz 10.3 Elektrisches Feld 10.4 Kraft auf Ladungen 10.5 Elektrisches Potential 10.6 Elektrische Kapazität 1.1 Der Raum 10.1 Elektrische

Mehr

1. Geschichte des Computers

1. Geschichte des Computers 1. Geschichte des Computers Als erster Computer galt "Abakus", der vor rund 5 000 Jahren von den Chinesen erfunden wurde. Blaise Pascal (1623-1662): erfand 1643 einen Apparat, mit dem man einfache Additionen

Mehr

Speicherkomponenten - Halbleiterspeicher

Speicherkomponenten - Halbleiterspeicher MIKROPROZESSOR PROGRAMMIERUNG 4. VORLESUNG BIT LV-Nr. 439.026 SS2007 1 Ein Halbleiterspeicher dient der zeitlich begrenzten und unbegrenzten Aufbewahrung von Daten, Zuständen und Programmen in Form von

Mehr

MIKROPROZESSOR PROGRAMMIERUNG 4. VORLESUNG. LV-Nr. 439.026 SS2007 1 INSTITUT FÜR ELEKTRONIK BIT

MIKROPROZESSOR PROGRAMMIERUNG 4. VORLESUNG. LV-Nr. 439.026 SS2007 1 INSTITUT FÜR ELEKTRONIK BIT MIKROPROZESSOR PROGRAMMIERUNG 4. VORLESUNG BIT LV-Nr. 439.026 SS2007 1 Ein Halbleiterspeicher dient der zeitlich begrenzten und unbegrenzten Aufbewahrung von Daten, Zuständen und Programmen in Form von

Mehr

Speicherorganisation

Speicherorganisation Speicherorganisation John von Neumann 1946 Ideal wäre ein unendlich großer, undendlich schneller und undendlich billiger Speicher, so dass jedes Wort unmittelbar, d.h. ohne Zeitverlust, zur Verfügung steht

Mehr

SRAM-Zelle Lesevorgang

SRAM-Zelle Lesevorgang SRAM-Zelle Lesevorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High - Potential 195 SRAM-Zelle Schreibvorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High

Mehr

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie 1.2.4.1 Cache-Speicher (11) Ersetzungsstrategie Welcher Block wird ersetzt? Verschiedene Strategien LSF: Least Frequently Used LRU: Last Recently Used FIFO: First-In First-Out Random: zufällige Auswahl

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

Der Prozessor, der mitdenkt! Alles zu intelligenter Leistung und den Intel Core i5 vpro Prozessoren mit Turbo-Boost-Technik.

Der Prozessor, der mitdenkt! Alles zu intelligenter Leistung und den Intel Core i5 vpro Prozessoren mit Turbo-Boost-Technik. Page 1 of 7 Empfehlungen von plista Schlossgarten mit Gewalt mehr US-Astronomen finden «bewohnbaren» Planeten mehr Teure Kredite ablösen & Zinsen sparen Dispo und andere Kredite mit dem günstigen C&A Ratenkredit

Mehr

Mikrorechner-Technik

Mikrorechner-Technik Springer-Lehrbuch Mikrorechner-Technik Band II Busse, Speicher, Peripherie und Mikrocontroller Bearbeitet von Helmut Bähring Neuausgabe 2002. Taschenbuch. xxvii, 425 S. Paperback ISBN 978 3 540 43693 5

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik I Solid State Drive (SSD) Halbleiterlaufwerk NAND Flash DDR-SDRAM Daten bleiben nach Abschaltung

Mehr

9. Elektrostatik Physik für Informatiker. 9. Elektrostatik

9. Elektrostatik Physik für Informatiker. 9. Elektrostatik 9. Elektrostatik 9.1 Elektrische Ladung 9.2 Coulombsches Gesetz 9.3 Elektrisches Feld 9.4 Kraft auf Ladungen 9.5 Elektrisches Potential 9.6 Elektrische Kapazität 9.1 Elektrische Ladung Es gibt (genau)

Mehr

6 Der Aufbau des Hauptspeichers

6 Der Aufbau des Hauptspeichers Strukturprinzipien von DRAM-Speicher-ICs 6 Der Aufbau des Hauptspeichers Der Datenfluss zwischen dem Prozessor und dem Hauptspeicher ist durchsatzbestimmend Der Prozessor gibt dabei gewünschte Zugriffszeiten

Mehr

[SPEICHERCHIPS-TECHNOLOGIEN]

[SPEICHERCHIPS-TECHNOLOGIEN] 2009 Fachseminar Autor: Prof. Dr. Karl Otto Linn [SPEICHERCHIPS-TECHNOLOGIEN] Inhaltsverzeichnis 1 ERKLÄRUNG... 4 2 MOTIVATION... 4 3 EINLEITUNG... 4 4 SPEICHERCHIPS-TECHNOLOGIEN... 6 4.1 Flüchtiger Speicher...

Mehr

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Prof. Dr.-Ing. Sorin A. Huss Fachbereich Informatik Integrierte Schaltungen und Systeme SS 2009 Integrierte Schaltungen und Systeme Einführung

Mehr

Kurzbeschreibung für den Kombi-BWS mit 80x24 und 64x32 Darstellung

Kurzbeschreibung für den Kombi-BWS mit 80x24 und 64x32 Darstellung 29.09.2013 Kurzbeschreibung für den Kombi-BWS mit 80x24 und 64x32 Darstellung Auf der Grundlage des Color-BWS für den AC1 wurde eine BWS-Karte entwickelt, die in verschiedenen Rechnern eingesetzt werden

Mehr

Speicherorganisation

Speicherorganisation Speicherorganisation John von Neumann 1946 Ideal wäre ein unendlich großer, unendlich schneller und unendlich billiger Speicher, so dass jedes Wort unmittelbar, d.h. ohne Zeitverlust, zur Verfügung steht

Mehr

Alle Speicherplatinen können als Programm- bzw. Arbeitsspeicher

Alle Speicherplatinen können als Programm- bzw. Arbeitsspeicher -1-1. Überblick Das System.009 umfaßt programmierbare binäre Steuereinrichtungen für den industriellen Einsatz. Charakteristisch ist, daß die BOOLEschen Gleichungen, die den konkreten Steueralgorithmus

Mehr

Speichertechnologien. Über das richtige Ablegen von Bits & Bytes. A. Steininger / TU Wien 1

Speichertechnologien. Über das richtige Ablegen von Bits & Bytes. A. Steininger / TU Wien 1 Speichertechnologien Über das richtige Ablegen von Bits & Bytes A. Steininger / TU Wien 1 Überblick Funktionsprinzipien von Speichern Klassifikation von Speichern ROM, SRAM, DRAM: Aufbau, Varianten, Anwendung,

Mehr

Mikrocontroller Grundlagen. Markus Koch April 2011

Mikrocontroller Grundlagen. Markus Koch April 2011 Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede

Mehr

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC)

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) Steuerungen 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) VPS - Funktion der Steuerung in der Schaltungstopologie

Mehr

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01 eil 3: Vom ransistor zum Ein-Chip-ystem ransistoren in der igitaltechnik Gatter Flip-Flops RM Ein-Chip-ystem Hardware-Pyramide EV ystem Zentraleinheit, Peripherie komplee Funktionsbaugr. peicherzellen,

Mehr

Speicheraufbau des AT89C5131

Speicheraufbau des AT89C5131 Speicheraufbau des AT89C5131 Prinzip: - getrennter Programmspeicher (ROM) und Datenspeicher (RAM) - interner Speicher (auf dem Chip) und externer Speicher (Zusatzbausteine) Das Experimentalsystem hat keinen

Mehr

Monostabile Kippstufe (Monoflop)

Monostabile Kippstufe (Monoflop) zum Thema Monostabile Kippstufe (Monoflop) 1 R1 470Ω R4 33kΩ R2 470Ω XSC1 Ext Trig + 3 C1 100nF R3 33kΩ 2 + A _ + V1 5 V U1 5 4 U2 C237P C237P 0 R5 33kΩ 6 J1 7 Taste = Leerzeichen 0 V2 5 V Datum: 03.04.2012

Mehr