Layoutvorgaben für DESY Leiterplatten Version 3.0
|
|
- Jörg Buchholz
- vor 6 Jahren
- Abrufe
Transkript
1 Layoutvorgaben für DESY Leiterplatten Version Anforderungen an Vorlagen für DESY Leiterplatten Jede DESY-Leiterplatte ist mit einer Leiterplatten-Nummer zu kennzeichnen. Die LP-Nummer wird ausschließlich von DESY, Fachgruppe -ZE- vergeben. Sie besteht aus 5 Zahlen, einem Trennstrich und 2 Zahlen für den Änderungs-Index. Sollte die erste Zahl eine 0 sein, muss diese nicht mit angegeben werden. Beispiel: ML => ML Bei einer Änderung der Designdaten wird die Index-Bezeichnung einen Zähler hochgezählt. Die Unterlagen der Vorversion sind somit ungültig und werden nicht mehr verwendet. Die Art der Leiterplatte wird durch zwei Buchstaben angegeben, sie dient zur Klassifizierung der Leiterplatte und muss in allen Dokumenten mit aufgeführt sein. Bei ein- und doppelseitigen Leiterplatten entfällt diese Bezeichnung. Die Leiterplatten-Nummer muss auf allen zu einer Leiterplatte gehörenden Unterlagen (Schaltplan, jede Ebene, Lötpasten, usw.) angegeben sein. Auf der Leiterplatte muss die Nummer auf einer Außenlage in Kupfer, an einer nach dem Bestücken sichtbaren Stelle, angebracht sein. Beispiel : ML Grundnummer Änderungsindex LP-Art: Ohne = Ein-/Doppelseitig ML = Multilayer FL = Flexible SF = Starflex Dieses Dokument ist auch auf unserer WEB-Seite: unter dem Menupunkt Dokumente zu finden. Erstellt von: DESY -ZE - Erstelldatum: Version: 3.0 Seite - 1 -
2 2. Kontroll-Liste zur Designerstellung Vorgaben: Allgemeine Angaben - Für jedes Layout ist ein Schaltplan zu erstellen. - Schaltpläne sollten im A3 Format angefertigt werden. - Alle Informationen die zur Schaltung gehören sind mit in den Schaltplan einzutragen. - Für jedes Layout ist eine Einzelteil-Stückliste im MS-EXCEL Format anzufertigen. Eine Vorlage kann bei DESY, Fachgruppe -ZE- angefordert werden. - Für jedes Layout ist eine Kurzbeschreibung auszufüllen. Eine Vorlage kann bei DESY, Fachgruppe -ZE- angefordert werden. - Auf der Leiterplatte muß die Leiterplatten-Nummer an einer nach dem Bestücken sichtbaren Stelle angebracht sein. Die Nummer kann zusätzlich auf dem Bestückungsdruck angebracht werden, sofern dieser vorhanden ist. - Die Leiterplattennummer muss auf allen Unterlagen die zu dem Layout gehören, vorhanden sein. - Die Beschriftung einer Vorlage darf nur von einer Seite lesbar sein (Draufsicht). - Es dürfen keine Firmenlogos oder Zeichen auf der Leiterplatte in Kupfer abgebildet werden. - Auf allen Unterlagen ist das aktuelle Ausgabedatum anzugeben. - Bei Layoutänderungen ist der Leiterplattenindex hochzuzählen. (z.b. alt -00 -> neu -01) Der Index ist auf allen Unterlagen zu ändern. Gemischte Nummern sind nicht zulässig. - Bei Änderungen sind alle Unterlagen neu zu erstellen und mit dem aktuellem Ausgabedatum zu versehen. - Die Unterlagen der Vorversion werden ungültig und sind nicht mehr für die Fertigung zugelassen Vorgaben: Layout für Durchstecktechnik - Es müssen 3 asymmetrisch angebrachte Passermarken außerhalb des Leiterbildes zur optischen Kontrolle vorhanden sein. - Leiterbahnbreiten und Isolationsabstände bei einem Standard Layout: - Bei Standard-Bauteilen sind einzuhalten: > 0,25 mm Wird es erforderlich einen geringeren Abstand als oben angegeben zu verwenden, ist Rücksprache mit DESY, Fachgruppe -ZE- zu halten. - Ein Mindestabstand von > 0,5 mm zwischen Leiterplattenkante, der Leiterbahnführung, den Bauteilen und allen Kupferflächen muss eingehalten werden. - Bei einer Nutzenfertigung sind die Mindestabstände von > 0,6 mm der Bauteile, Kupferflächen und Pads zur Leiterplattenkante einzuhalten. Gilt für jede Nutzenplatte. - Geätzte Schriften (in Kupfer) müssen > 1,5 mm hoch und mit einer Schriftstärke von > 0,2 mm ausgelegt sein. - Freistellungen in den Lötstoppmasken, müssen auch für alle NDK - Bohrungen, Ausschnitte und Durchbrüche vorhanden sein. Bei Lötaugen und SMD-Pads sollten als minimum: Paddurchmesser mm (5 mil) sein. - Beim Positionsdruck ist die Strichbreite von > 0,18mm (180µm) und eine minimale Schrifthöhe von 1,70 mm einzuhalten. - Alle SMD-Bauteilpads und Lötaugen sind vom Positionsdruck frei zu halten. - Bauteilnamen sind so zu setzen, dass sie nach dem Bestücken noch lesbar sind. - Polaritätskennzeichnungen von Bauteilen sind so zu setzen, dass sie nach dem Bestücken noch lesbar sind. - Ist es nicht möglich Bauteilnamen auf dem Positionsplan unterzubringen, so sind zwei Pläne zu erstellen, einmal Bauteilumrandung ohne Bauteilnamen und einmal mit. Jeder Plan ist als Gerber- und PDF-Datei mitzuliefern. - Die Farbe für den Positionsdruck ist weiß. Erstellt von: DESY -ZE - Erstelldatum: Version: 3.0 Seite - 2 -
3 Fortsetzung: Kontroll Liste zur Layouterstellung: - Bei allen durchmetallisierten Bauteil-Bohrungen (Lötpads) ist ein Restring von min. 0,3 mm (umlaufend) vorzusehen. min. Pad = Lochenddurchmesser + 0,6 mm. - Bei allen Durchkontaktierungen (Vias) ist ein Restring von min. 0,2 mm (umlaufend) vorzusehen. min. Pad = Lochenddurchmesser + 0,4 mm. - Nicht durchkontaktierte Montagebohrungen müssen als solche im Bohr-Maßbild gekennzeichnet werden. - Bohrungen für Einpress-Technik sind als solche zu kennzeichnen und die speziellen Loch- Toleranzen sind anzugeben. - Eine Maßzeichnung mit allen Maßen für die Bearbeitung der Leiterplatte muß vorhanden sein. (Nutzenzeichnung, Konturen, Ausbrüche usw.) - Ein Bohr-Maßbild mit Anzahl, Art und Durchmesser der einzelnen Lochgruppen soll vorhanden sein. Auf dem Bohr-Maßbild ist die Kontur der Leiterplatte mit anzugeben. - Eine Bauteil- oder Montagebohrung ist als Referenz zu vermaßen. (Bohrbild zu LP-Kontur) - Das Bohr-Maßbild muß auch als Gerberdatei vorhanden sein. - Es muß für durchkontaktierte- und nicht durchkontaktierte-bohrungen je ein Bohrprogramm vorhanden sein Vorgaben: Layout Multilayer und SMD - Bei einem Multilayer Standard Layout sind folgende Leiterbahnbreiten und Isolationsabstände einzuhalten: Leiterbreite: > 0,2 mm - Leiterabstand: > 0,2 mm - Bei einem Multilayer Feinleiter Layout sind folgende Leiterbahnbreiten und Isolationsabstände einzuhalten: Leiterbreite: > 0,1 mm Leiterabstand: > 0,1mm, besser > 0,13mm Grundsätzlich gilt: So groß wie möglich, aber nur so klein wie nötig Wird es erforderlich einen geringeren Abstand als oben angegeben zu verwenden, ist Rücksprache mit DESY, Fachgruppe -ZE- zu halten Multilayer: - Bei Multilayern ist ein Lagenaufbau mitzuliefern (PDF-Datei). - Bei Multilayern, deren Lagenaufbau definiert ist, muss die Möglichkeit einer zerstörungsfreien Prüfung der Lagenabstände gegeben sein. Es sollten Treppenförmige Kupferpads am Rand der Leiterplatte oder Layerzahlen eingebracht werden. - Im NEGATIV erstellte Lagen sind als solche zu kennzeichnen. - Bei Multilayern, die in den Innenlagen flächiges Kupfer haben, ist eine Freistellung von > 0,5 mm zur Leiterplattenkante einzuhalten. Gleiches gilt für die Leiterbahnführung. Ausnahmen sind mit DESY, Fachgruppe -ZE- abzusprechen SMD: - Bei SMD-Bauteilen (Footprints) sind die notwendigen Normen (z.b. IPC-7351) einzuhalten. Gegebenenfalls ist mit DESY, Fachgruppe -ZE- Rücksprache zu halten. - Bei BGA Komponenten sind an den 4 Bauteilecken Platzierungsmarken in Form eines rechten Winkels zu setzen, die nach dem Bestücken noch sichtbar sind. Die Strichbreite muss 150 µm betragen, die Schenkellänge sollte bis zum ersten Anschlusspad reichen. - Diese Platzierungsecken müssen metallisch blank sein und dürfen nicht unter dem Positionsdruck und der Lötstoppmaske liegen. - Für die optische Inspektion von BGA Komponenten muss ein Freiraum von > 4.5 mm rund um das Bauteil freigehalten werden. Ausnahmen sind mit DESY, Fachgruppe -ZE- abzusprechen. - Bei wellengelöteten SMD-Bauteilen müssen spezielle Pads verwendet werden. Die Padformen sind mit DESY, Fachgruppe -ZE- abzusprechen. Erstellt von: DESY -ZE - Erstelldatum: Version: 3.0 Seite - 3 -
4 Fortsetzung: Kontroll Liste zur Layouterstellung : - Für wellengelötete Leiterplatten sind die Durchlaufrichtungen der Bauteile zu beachten und die Durchlaufrichtung ist mit anzugeben. Es ist Rücksprache mit DESY, Fachgruppe -ZE- zu halten. - Ein Mindestabstand von > 3 mm an zwei gegenüberliegenden Seiten zwischen Leiterplattenkante und den SMD-Bauteilen, Referenzmarken und Abdecklacken muss eingehalten werden. Ist dies nicht möglich, muss ein zusätzlicher Rand von > 10 mm an zwei gegenüberliegenden Seiten angefügt werden. - Leiterplatten für SMD-Bestückung die kleiner als 50 x 50 mm sind, müssen mit einem zusätzlichen Rand an zwei gegenüberliegenden Seiten versehen werden, damit die Mindestgröße von 50 x 50 mm erreicht wird. - Für die SMD-Bestückung sind für jede Bestückungsseite 3 Referenzmarken auf die Leiterplatte zu setzen. - Für die Referenzmarken ist ein Mindestabstand von 4,5 mm (Mittelpunkt) zum Leiterplattenrand einzuhalten. - Die Referenzmarken haben einen Durchmesser 1,5 mm in Kupfer und eine Freistellung in der Lötstoppmaske von 3 mm. Sie müssen metallisch blank sein und dürfen nicht mit mit dem Positionsdruck überdeckt werden. Andere Durchmesser sind mit DESY, Fachgruppe -ZE- abzusprechen. - Sie sind ebenfalls auf dem jeweiligen Lötpastenlayer an die gleiche Position zu setzen. - Die Referenzmarken sind und mit RFT1 bis RFT3 für die Topseite und RFB1 bis RFB2 für die Bottomseite im Positionsdruck zu beschriften. (Alternativ: RF1T RF3T und RF1B RF3B) - Für die Referenzmarken sind die Koordinaten in der Bestückungsdatei mit anzugeben. - Die Padöffnungen für die Schablonendaten sind im Größenverhältnis 1:1 für SMD-Bauteile anzugeben. Wenn nichts anderes mit DESY, Fachgruppe -ZE- abgesprochen wurde. - Die Daten für die SMD-Bestückung (Pick und Place) müssen auf den Mittelpunkt der Bauteile bezogen sein. - Für jede Leiterplatte mit SMD-Bestückung ist eine Bestückdatei zu erstellen. - Die Bestückdatei darf nur die SMD-Bauteile und Referenzmarken enthalten. Vorzugsweise sortiert. - Folgende Informationen müssen mindestens in der Bestückdatei enthalten sein: BT-Ref, BT-Wert, BT-Gehäusetyp, X-Koordinate, Y-Koordinate, Drehwinkel, Layer z.b. R1 100k RC ,25 189,42 0 Top BT = Bauteil Vorgaben: Layout Sonderfertigungen - Bei Abziehlack muss ein zusätzlicher Layer angelegt und gekennzeichnet werden. - Es ist darauf zu achten, dass der Abziehlack > 0.7 mm über die abzudeckenden Flächen hinausragt Blind und Buried Vias (Vergrabene Bohrungen und Sacklöcher) - Bei Blind- und Buried-Vias sind die Designregeln des jeweiligen Leiterplattenherstellers einzuhalten. Wird diese Technik eingesetzt, ist dies vor Beginn des Designs mit DESY, Fachgruppe -ZE- abzusprechen. - Blind- und Buried-Vias müssen im Lagenaufbau als solche gekennzeichnet sein. Startlage zu Endlage. - Sie müssen im Bohrmaßbild als solche gekennzeichnet und getrennt aufgeführt sein. - Es müssen getrennte Bohrdaten für Blind- und Buried Vias vorhanden sein, für jeden Typ ist je ein Bohrfile anzulegen. Erstellt von: DESY -ZE - Erstelldatum: Version: 3.0 Seite - 4 -
5 Impedanzkontrollierte Leiterplatten - Es müssen die Layer und/oder Leiterbahnen angegeben werden, die eine Impedanz aufweisen. - Die Höhe der Impedanz ist mit anzugeben. - Die Art der Impedanzleitung muss angegeben werden (Microstrip, Stripline usw.) - Die Genauigkeit der Impedanzmessung muss angegeben werden (5% oder 10%) Vorgaben: Prüfung der bestückten Leiterplatte - Soll nach der Fertigung der Baugruppe eine Prüfung vorgenommen werden, sind dafür die notwendigen Testpunkte und Zusatzschaltungen in das Layout einzubringen. Genauere Informationen sind von DESY, Fachgruppe -ZE- einzuholen Dokumente und Fertigungunterlagen: Folgende Unterlagen sind bei jedem Layout anzufertigen. - Gerberdaten als Extended RS-274-X. Format : 3.3 mm oder besser. Dateibezeichnungen siehe Anhang A - Bohrdaten als Excellon 2. Format: 3.3 mm oder besser. Alternativ: Sieb&Meyer 3000 in mm Dateibezeichnungen siehe Anhang A - Beschreibung der Leiterplatte als ASCII Text. Vorzugsweise das DESY- ZE- Formular Readme_Leiterplatte. Dateibezeichnung -format: Readme-LP doc, Readme-LP pdf - Bei Multilayern einen Lagenaufbau. Dateibezeichnung -format: Lagenaufbau_ ML.PDF - Maß- bzw. Nutzenzeichnung der Leiterplatte. Dateibezeichnung -format: Nutzen_ PDF Bei Leiterplatten mit anschließender Bestückung und weiterer Bearbeitung sind folgende Daten nötig: Im Einzelnen mit DESY, Fachgruppe -ZE- abzusprechen. - Bestückungsdaten nur mit SMD-Bauteilen (Pick&Place) als ASCII Text (Nur bei SMD-Bestückung) Dateibezeichnung -format: P+P_ txt - Bestückungspläne mit Bauteilnamen und Bauteilwerten, je Seite ein Plan. Dateibezeichnung-format: Pos_prt_TOP_ PDF u. Pos_prt_BOT_ PDF - Stücklisten sortiert nach Durchsteck- und SMD-Bauteilen. Bei doppelseitiger SMD-Bestückung auch nach Ober- und Unterseite sortiert. Vorzugsweise die DESY -ZE- Excelvorlage. Dateibezeichnung -format: Stückliste_ xls - Schaltplan mit allen zur Schaltung gehörenden Einträgen. Dateibezeichnung -format: Schem_ PDF - Maßzeichnung für Front- oder Rückplatten und Gehäusen. Dateibezeichnung -format: Mech_Front_ DXF, oder Mech_Front_ SKF - CAD-Daten für Polartest. Genauere Informationen sind von DESY, Fachgruppe -ZE- einzuholen Ansprechpartner DESY -ZE- : Web Seite DESY -ZE- : Leiterplatten / Layout: Herr Ralf Apel Tel Bestückung SMD / THT: Herr Reinhard Schappeit Tel Prüfung / Polartester: Frau Julia Voigt Tel Diese Layoutvorschrift wird laufend erweitert. Sie verliert ihre Gültigkeit bei Erscheinen einer neuen Version. Erstellt von: DESY -ZE - Erstelldatum: Version: 3.0 Seite - 5 -
6 Anhang A Für DESY Leiterplatten gelten folgende Datei-Bezeichnungen: Dateinamen * L01T L02i L03i " " " LnnB Tabelle 1 Beschreibung der Lage L01T = Leiterbild Bestückungsseite, TOP L02i = Leiterbild, Cu-Fläche, innen Lage 2 L03i = Leiterbild, Cu-Fläche, innen Lage 3 " " " " " LnnB = Leiterbild Lötseite, Bottom LSM LSM2 LSM1 LSM2 = Lötstoppmaske Bestückungsseite, TOP = Lötstoppmaske Lötseite, Bottom POS POS2 POS1 POS2 = Bestückungsdruck Bestückungsseite, TOP = Bestückungsdruck Lötseite, Bottom SMD SMD2 SMD1 SMD2 = Lötpastenmaske Bestückungsseite, TOP = Lötpastenmaske Lötseite, Bottom BOHR BOHR = Bohrmaßbild NCDK NCNDK NCxxyy.EXC.EXC.EXC NCDK NCNDK NCxxyy nn xx yy = Bohrdaten durchkontaktierte Bohrungen = Bohrdaten nicht durchkontaktierte Bohrungen = Bohrdaten Lage x / y (Blind-, Buried-Vias) = Letzte Kupferlage = Start Bohrlage = Ziel Bohrlage Beispiel: LP-Nr: ML / 6 Lagen Bezeichnung der Lagen Gerberdaten: der Leiterplatte LPNr Lage Endung * Layer1 Leiterbild Top L01T Layer2 Leiterbild, Cu-Fläche, innen L02i Layer3 Leiterbild, Cu-Fläche, innen L03i Layer4 Leiterbild, Cu-Fläche, innen L04i Layer5 Leiterbild, Cu-Fläche, innen L05i Layer6 Leiterbild Bottom L06B Solderstop1 Lötstopp Top LSM1 Solderstop2 Lötstopp Bottom LSM2 Silkscreen1 Aufdruck Top POS1 Silkscreen2 Aufdruck Bottom POS2 LPM, CRM Lötpastenmaske TOP SMD1 Drill, NC Bohrmaßbild BOHR Bohrdaten: Plated Durchkontaktierte Bohrungen NCdk.EXC Unplated Nicht durchkontaktierte NCndk.EXC Blind Vias Lage 1 nach NC0102.EXC Buried Vias Lage 2 nach NC0205.EXC Blind Vias Lage 5 nach NC0506.EXC * Im Original natürlich ohne Leerzeichen Erstellt von: DESY -ZE - Erstelldatum: Version: 3.0 Seite - 6 -
Richtlinien für die Fertigung von Flachbaugruppen bei - ZE - DESY ZE. Service-Zentrum Elektronik. Version 4
Richtlinien für die Fertigung von Flachbaugruppen bei - ZE - DESY ZE Service-Zentrum Elektronik Version 4 2014 Service-Zentrum Elektronik -ZE- Deutsches Elektronen Synchrotron DESY Ein Forschungszentrum
MehrEMS Anforderungen Für die optimale Planung und Fertigung von elektronischen Baugruppen
EMS Anforderungen Für die optimale Planung und Fertigung von elektronischen Baugruppen AUTRONIC Steuer und Regeltechnik GmbH Siemensstraße 17 D 74343 Sachsenheim Phone: +49(0)7147/24 0 Fax: +49(0)7147/24
MehrLeiterplattenpraxis. Beispiele Layout und Produzierfähigkeit
Leiterplattenpraxis Beispiele Layout und Produzierfähigkeit 22.11.2016 1 Agenda 1. Informationsübergabe 1.1 Dokumentation/Spezifikation 1.2 Beispiel Vollständigkeit 1.3 Beispiel Verständlichkeit 1.4 Datenformat
MehrTechnologische Informationen bezüglich Leiterplatten von der Firma Basista Leiterplatten
Technologische Informationen bezüglich Leiterplatten von der Firma Basista Leiterplatten I. Einleitung...2 II. Datenformat....2 2.1. Allgemeine Anmerkungen...3 2.2. Methoden der Dokumentenzustellung an
MehrWellenlöten, Durchstecktechnik (THT), Handlöten, Einpresstechnik, Kabelfertigung
1. Wellenlöten von THT-Bauteilen Wellenlöten oder Schwalllöten ist ein Lötverfahren, mit dem elektronische Baugruppen, halb- oder vollautomatisch, nach dem Bestücken gelötet werden. Einzelne Lötstellen
MehrWEdirekt Design Guide für Leiterplatten des Online-Shops
DESIGN GUIDE 10/16 WEdirekt Design Guide für Leiterplatten des Online-Shops MORE TECHNOLOGY THAN YOU EXPECT Leiterbild Lötstopplack und Servicedruck Außenlagen Lötstoppmaske Lötstoppmaske Freistellung
MehrEmpfehlungen für das fertigungsgerechte Design
HDI/SBU-Schaltungen Empfehlungen für das fertigungsgerechte Design Die HDI/SBU-Technologie hat sich in den letzten Jahren von der Sondertechnologie zum Mainstream gewandelt und bietet hier für die meisten
MehrFertigungsgerechtes Design und Fertigungsgerechte Daten aus der Sicht des Leiterplatten-Herstellers
Fertigungsgerechtes Design und Fertigungsgerechte Daten aus der Sicht des Leiterplatten-Herstellers Copyright (C) 2000 by: L. Zitzmann GmbH und die EDA-EXPERTEN Alle Rechte vorbehalten! Nachdruck oder
MehrSignalintegrität: Impedanzanpassung in Verbindung mit der Entflechtung von BGAs Seite 1
Signalintegrität: Impedanzanpassung in Verbindung mit der Entflechtung von BGAs 02.09.2015 Seite 1 www.we-online.de Agenda Einleitung fine pitch BGAs und Impedanz Betrachtung verschiedener BGAs in Verbindung
MehrFertigungsgerechtes Design dfm
Fertigungsgerechtes Design dfm Teil A -Leiterplatte Fehler und Unklarheiten minimieren - Kosten reduzieren - Termine einhalten Regionalgruppe Düsseldorf zu Gast bei Ruwel 03.12.2015 Hanno Platz, Firma
Mehrum eine schnelle und technisch fehlerfreie Bearbeitung Ihrer Anfragen und Aufträge zu ermöglichen, bitten wir Sie, folgende Punkte zu beachten:
Hinweisblatt EMS Sehr geehrter ACD-Kunde, um eine schnelle und technisch fehlerfreie Bearbeitung Ihrer Anfragen und Aufträge zu ermöglichen, bitten wir Sie, folgende Punkte zu beachten: Stellen Sie Ihre
MehrMit unseren CAM Anlagen sind wir in der Lage sämtliche gängigen Datenformate zu verarbeiten.
Formate Mit unseren CAM Anlagen sind wir in der Lage sämtliche gängigen formate zu verarbeiten. Darüber hinaus halten wir CAD Tools bereit um Ihre direkt aus Ihren Systemen zu übernehmen. Im Einzelnen
MehrTechnologie Starre Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage ab 1 Stück bis Serie in Mengen 1 Stück bis 2,5m² Gesamtfläche Rahmenaufträgen Lagenanzahl 1 bis 14 Lagen bis 24 Lagen Materialdicke
MehrWebinar: HDI 2 HDI in Perfektion Optimaler Einsatz der HDI Technologie Würth Elektronik Circuit Board Technology
Webinar: HDI 2 HDI in Perfektion Optimaler Einsatz der HDI Technologie Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 04.09.2013 Agenda Zusammenfassung Webinar HDI 1 Entflechtung BGA
MehrOrCAD Layout Plus Multilayer
OrCAD Layout Plus Multilayer Dipl.- Ing. J. Frei Dipl.- Ing. R. Frankemölle Lehrmaterial - Nur für den hochschulinternen Gebrauch! 7 Layout Layout Multilayer 9-1 Layout Layout Multilayer Prinzipieller
MehrTechnologie Flexible Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage Mengen 1 Stück bis 1m² Gesamtfläche ab 1 Stück Lagenanzahl 1 bis 2 Lagen bis 6 Lagen Materialdicke 0,05mm bis 0,25mm 0,06mm* bis
MehrLeiterplattenhandbuch
Leiterplattenhandbuch head electronic GmbH Seestraße 11 83209 Prien am Chiemsee, Deutschland Telefon: +49 8051 6404512 Telefax: +49 8051 6404513 E-Mail: adrian.heller@head-electronic.de Internet: www.head-electronic.de
MehrTechnologie Starre Leiterplatten Rev. 2.0 27.06.2013 - Für den aktuellsten Stand besuchen Sie bitte www.leiton.de
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage Mengen 1 Stück bis 2,5m² Gesamtfläche ab 1 Stück Lagenanzahl 1 bis 8 Lagen bis 18 Lagen Materialdicke (1- und 2-lagig) Materialdicke
MehrIm Onlineshop wird FR4 Material mit einem TG135 verwendet.
Material Im Onlineshop wird FR4 Material mit einem TG135 verwendet. Leiterplatten bestehen aus einem elektrisch nicht leitenden Trägermaterial, auf dem ein oder zwei Kupferlagen auflaminiert sind. Das
MehrWebinar. Projektplanung & EDA-Vorführung.
Webinar Projektplanung & EDA-Vorführung www.we-online.com Webinar Projektplanung & EDA-Vorführung Überblick über die Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise für neue Projekte EDA
MehrWebinar HDI Microvia Technologie - Kostenaspekte
Webinar HDI Microvia Technologie - Kostenaspekte www.we-online.de HDI - Kostenaspekte Seite 1 01.07.2014 Agenda - Webinar HDI Microvia Technologie Kostenaspekte Gründe für den Einsatz von HDI Technologie
MehrBohrungen. Publikationen
Einleitung 1. Montagebohrungen Ulrich Wagner / Arnold Wiemers Die Leiterplattentechnik ist bedingtermaßen eng mit der Chiptechnologie verbunden. Die Entwicklung der Leiterplatte ist deshalb genauso rasant
MehrLeiterplatten Pool-Service
Leiterplatten Pool-Service Sehr geehrte Kunden, bitte prüfen Sie vor Zusendung Ihrer Gerber-und Bohrdaten dass Ihre Daten den Richtlinien der Spezifikation im Pool entsprechen!!! Material und Startkupferstärken
MehrSchulungsprogramm. Design-Kurse / Seminare mit Abschluss zum «ZED Level I IV» FED e.v. E. Reel/ R. Thüringer
Schulungsprogramm Zertifizierter Elektronik-Designer esigner «ZED» Design-Kurse / Seminare mit Abschluss zum «ZED Level I IV» Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung E. Reel/
MehrTechnologie Aluminium-IMS-Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage Mengen 1 Stück bis 1,0m² Gesamtfläche ab 1 Stück bis Großserie Lagenanzahl 1- und 2- lagig bis 6 Lagen Materialdicke (1-lagig)
MehrElectronic Manufacturing Automated Production Planning and Sequence Arbeitsvorbereitung und Steuerung für Elektronik Dienstleister
E-MAPPS - E-MAPPS-View Electronic Manufacturing Automated Production Planning and Sequence Arbeitsvorbereitung und Steuerung für Elektronik Dienstleister E-MAPPS ist ein neues umfassendes Programm für
MehrLeiterplatten- und Baugruppentechnologie
Einführung in die Leiterplatten- und Baugruppentechnologie Dipl. Ing. (FH) Manfred Hummel 1. Auflage mit 384 Abbildungen und 20 Tabellen seit 1902 Fachverlag für Oberflächentechnik Galvanotechnik Produktion
MehrPulsonix Library Erstellt von PKS für bbs me Hannover
Bauteilerstellung (Parts) Bibliotheken einrichten 1.Die Library (Bibliothek) 1.1 Erstellung des Ordners/ der Ordner 2.Drei wichtige Libraries 2.1 Erstellen einer allgemeinen Library Bauteile erstellen
MehrDie Bedingungen der richtigen Vorbereitung von Leiterplattenprojekten zur Herstellung
Die Bedingungen der richtigen Vorbereitung von Leiterplattenprojekten zur Herstellung 1. Einleitung 2. Datenformat 2.1. Allgemeine Bemerkungen 2.2. Methode der Einreichung der Dokumentation 3. Mechanische
MehrLeiterplattenspezifikation Standard
Leiterplattenspezifikation Standard Vorwort Sehr geehrter Kunde, diese Standardspezifikation hat zum Ziel, den Kommunikationsaufwand zwischen Ihnen und Würth Elektronik zu vereinfachen und effektiver zu
MehrEmbedding Technologie Design Guide
DESIGN GUIDE EMBEDDING TECHNOLOGIE Version 2.0 Februar 207 Embedding Technologie Design Guide www.we-online.de Embedding Technologie Die Zukunft der Elektronik tendiert zu höherer Zuverlässigkeit, mehr
MehrRegionalgruppe Berlin HDI - Signalintegrität
Regionalgruppe Berlin HDI - Signalintegrität www.we-online.de FED Regionalgr. Berlin Seite 1 03.02.2016 Agenda HDI Zuverlässigkeit IST Material Via Filling Design Rules - Fine Pitch BGAs Kosten Miniaturisierung
MehrJenaer Leiterplatten GmbH. Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen. www.jlp.de Seite 1
Jenaer Leiterplatten GmbH Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen www.jlp.de Seite 1 Vorwort Die zunehmende Dichte von elektronischen Bauteilen und die damit einhergehende
MehrLeiterplatten Europaproduktion
Leistungen unserer Europaproduktion Wir beschaffen für Sie Leiterplatten bis zu 48 Lagen von unseren europäischen Lieferanten mit denen wir bereits eine jahrelange Geschäftsbeziehung pflegen. Dabei steht
MehrKundeninformation. Voraussetzungen für eine moderne und effiziente Bestückdienstleistung
Seite 1 von 8 Das Beachten folgender Punkte kann die Dienstleistungserbringung der Bestückung erheblich unterstützen und damit die Qualität der Flachbaugruppe deutlich steigern! 1. Anforderungen an die
MehrDesignrichtlinien. Zur Leiterkarten- und Baugruppenfertigung sowie Layouterstellung. exceet electronics GesmbH. Wildbichler Straße 2e / A Ebbs
Designrichtlinien Zur Leiterkarten- und Baugruppenfertigung sowie Layouterstellung exceet electronics GesmbH Wildbichler Straße 2e / A - 6341 Ebbs Tel: +43 5373 43143-0 Fax: +43 5373 43143-888 info@exceet.at
MehrCheckliste für Elektronik-Projekte
Checkliste für Elektronik-Projekte (v0.5 2.1.15) Protokollvorlagen verwenden! Hier gibt es eine einfache Vorlage. 1. Projektbeschreibung 1. Formal 1. Titelseite 1. Name, Klasse,Jahrgang 2. Übungsdatum
MehrKundeninformation. Bestückungsliste und Bestückungsplan als Datei. Gerberdaten der Leiterplatte inkl. Pastendaten für die Schablonen
effiziente Bestückdienstleistung Seite 1 von 8 Das Beachten folgender Punkte kann die Dienstleistungserbringung der Bestückung erheblich unterstützen und damit die Qualität der Flachbaugruppe deutlich
MehrStarrflex Designfehler und deren Folgen
Starrflex Designfehler und deren Folgen Würth Elektronik Circuit Board Technology Webinar am 5.12.2017 Referent: Andreas Schilpp Agenda Einführung Starrflex Design Standards - Designregeln Beispiele Designfehler,
MehrAllgemeine technische Richtlinien
Allgemeine technische Richtlinien Zweck Diese Richtlinie legt die Ausführungs-Qualität der durch B&D electronic print Limited & Co. KG gelieferten Leiterplatten fest, sofern die Herstellung nicht nach
MehrVersuch 1 Erstellen der Fertigungsunterlagen und Bohren der Leiterplatte
Versuch 1 Erstellen der Fertigungsunterlagen und Bohren der Leiterplatte Konventionen: Tastatureingabe Menüeingabe Bildschirmanzeige Kommentar Achtung! Änderungen bitte NICHT speichern ( z.b. beim Beenden
Mehrby MOS Schnell - preiswert - Serienqualität LEITERPLATTENTECHNIK FÜR DIE ZUKUNFT
Pool Plus by MOS Schnell - preiswert - Serienqualität PRINTED CIRCUIT BOARD NEU IMS-Material (Aluminium) Basispreis: 288 Lieferzeit: 6 AT (vorbehaltlich Materialverfügbarkeit) 2 L A G E N 2 2 2» 4 AT 4
MehrEMS DESIGN GUIDE WEGWEISER FÜR FERTIGUNGSGERECHTES LEITERPLATTENDESIGN
EMS DESIGN GUIDE WEGWEISER FÜR FERTIGUNGSGERECHTES LEITERPLATTENDESIGN 01 ALLGEMEIN... SEITE 07 02 ABKÜRZUNGEN... SEITE 07 03 PRODUKTKLASSEN... SEITE 08 04 LEITERPLATTEN... SEITE 09 4.1 LEITERPLATTENGRÖSSE
MehrRichtlinien für das Design und das Bestellen von Nutzen für Leiterplatten im Pool
Richtlinien für das Design und das Bestellen von Nutzen für Leiterplatten im Pool B&D electronic print Ltd. & Co. KG in Folge electronic print genannt bietet mehrere Optionen für das Bestellen von Kundennutzen.
MehrHohe Ströme in sicheren Bahnen.
Hohe Ströme in sicheren Bahnen Webinar am 3. November 2015 Referent: Andreas Schilpp www.we-online.de Inhalte Dickkupfer bei Starrflex Update Designregeln Wirelaid Update UL-Listung Wirelaid 3D Hochstrom
MehrHerstellung einer Multilayer Leiterplatte kurz und bündig erklärt
Herstellung einer Multilayer Leiterplatte kurz und bündig erklärt Albert Schweitzer Fine Line Gesellschaft für Leiterplattentechnik mbh Itterpark 4, D-40724 Copyright Fine Line 07.10.2016 Vers. 1.0 Allgemeines
MehrGERBER. Helmut Mendritzki / Arnold Wiemers. LeiterplattenAkademie. Tagesseminar oder 2-tägiges Seminar mit Workshop
LeiterplattenAkademie Helmut Mendritzki / Arnold Wiemers Tagesseminar oder 2-tägiges Seminar mit Workshop GERBER 3 Inspektion Analyse Dokumentation Editor D23* X29800Y60290D3* X26050Y12290D2* X24050Y60290D3*
Mehrby MOS Schnell - preiswert - Serienqualität leiterplattentechnik für die zukunft
Pool Plus by MOS Schnell - preiswert - Serienqualität printed circuit board AUSFÜHRUNG IMS-Ma NEU terial (A luminiu Basisp reis: 28 8 L (vorbeh ieferzeit: 6 altlich M AT ater ialverfü m) gbarke 2 Lagen
MehrProzeße, Möglichkeiten und Strategien für komplexere Baugruppen. Das Pluggen von Leiterplatten
Prozeße, Möglichkeiten und Strategien für komplexere Baugruppen Das Pluggen von Leiterplatten von Kurt Schrader und Arnold Wiemers Vorwort (Folie 1) Folie 1 Das CAD-Layout eines SMD-Fine-Pitch-Bausteines
MehrAutomatic PCB Routing
Seminarvortrag HWS 2009 Computer Architecture Group University of Heidelberg Überblick Einführung Entscheidungsfragen Restriktionen Motivation Specctra Autorouter Fazit: Manuell vs. Autorouter Quellenangaben
MehrWebinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten
Webinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 01.10.2013 Agenda S Impedanz und Leiterplatte I Materialaspekte/
MehrInh. Dipl. Ing. Mario Blunk Buchfinkenweg Erfurt / Deutschland
Inh. Dipl. Ing. Mario Blunk Buchfinkenweg 3 99097 Erfurt / Deutschland Telefon +49 (0)361 6022 5184 Email info@blunk-electronic.de Internet www.blunk-electronic.de Doc. Vers. 2018-04-12 Design Reviews
MehrSteg Dicke. Kupfer. a) Pad : ØIsolation ØPad + 0.6mm ØPad ØBohrung + 0.4mm b) Bohrung : ØIsolation ØBohrung + 0.6mm. Ø Pad
1.0 Anwendung Powerplanes sorgen für die Stromversorgung der Schaltung auf der Leiterplatte. Wegen der großen Metallfläche wirken Powerplanes zudem als Wärmeableiter und als Abschirmung. Powerplanes können
MehrLeiterplattenAkademie. Leiterplatten 46 Grundlagen der Leiterplattentechnik. Arnold Wiemers. Seminar und Tutorial
Arnold Wiemers Seminar und Tutorial Leiterplatten 46 Grundlagen der Leiterplattentechnik Eine umfassende Einführung in die Leiterplattentechnologie mit Querverweisen zum CAD-Design und zur Baugruppenfertigung.
MehrDesignrichtlinien. Zur Leiterkarten- und Baugruppenfertigung sowie Layouterstellung. exceet electronics GesmbH. Wildbichler Straße 2e / A - 6341 Ebbs
Designrichtlinien Zur Leiterkarten- und Baugruppenfertigung sowie Layouterstellung exceet electronics GesmbH Wildbichler Straße 2e / A - 6341 Ebbs Tel: +43 5373 43143-0 Fax: +43 5373 43143-888 info@exceet.at
MehrIL3 Innenlage 35µm Kupfer. 1x1080 FR4 1x2116 FR4 Bot L4 Außenlage 35µm Kupfer
4-Lagen Multilayer 0,80mm 35µ/35µ Standard Top L1 Außenlage 35µm Kupfer 1x2116 FR4 173µm 1x1080 FR4 IL2 Innenlage 35µm Kupfer 300µm FR4 IL3 Innenlage 35µm Kupfer 1x1080 FR4 173µm 1x2116 FR4 Bot L4 Außenlage
MehrOrCAD Layout Plus. 5 Layout. Lehrmaterial - Nur für den hochschulinternen Gebrauch! Dipl.- Ing. R. Frankemölle. Dipl.- Ing. J.
OrCAD Layout Plus Dipl.- Ing. J. Frei Dipl.- Ing. R. Frankemölle Lehrmaterial - Nur für den hochschulinternen Gebrauch! 5 Layout 5-1 Layout Zeichenerklärung Menüpunkt z.b. Design New Part Option = ausgewählt,
MehrFräsdaten aus Eagle erstellen. Ich wurde ja schon öfters nach der Erstellung von Fräsdaten aus EAGLE gefragt.
Ich wurde ja schon öfters nach der Erstellung von Fräsdaten aus EAGLE gefragt. Hier eine kurze Anleitung. Ich gehe davon aus, dass ein fertiges Board gefräst werden soll, um das zu erklären hab ich ein
MehrLeiterplatten 6 Hochschulseminar
Agenda Montag, 8. September 2014 1. Abschnitt Eine kurze Einführung in die historische Entwicklung der Designstrategie, sowie der Leiterplatten- und Baugruppentechnologie. Information zu den vorliegenden
MehrTechnologies for Innovative Solutions.
Technologies for Innovative Solutions www.we-online.com Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente,
MehrWebinar: HDI Design Empfehlungen HDI Design Guide. Würth Elektronik Circuit Board Technology
Webinar: HDI Design Empfehlungen HDI Design Guide Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 02.07.2013 Agenda Nomenklatur und Begriffe Warum Microvia Technik? Möglichkeiten Kosten
MehrDESIGNRULES (Stand: 08. Juli 2009)
DESIGNRULES (Stand: 08. Juli 2009) Printgröße: minimale Leiterplattenabmessung, wenn einzeln ausgefräst werden soll: PIU-PRINTEX GmbH Percostraße 18 1220 Wien Leiterplattentechnik Tel: +43 (0)1 250 80
MehrDokumentation die ungeliebte Aufgabe Jeder Designer hat mittlerweile
Produktqualität und Qualität der Dokumentation gehen Hand in Hand. Die Leiterplattendokumentation ist daher ein Hauptbestandteil der Entwicklungsarbeit. Ohne sie erhöht sich später der Projektaufwand.
MehrKostentreiber der Leiterplatte Seite 1
Kostentreiber der Leiterplatte 09.05.2017 Seite 1 www.we-online.de Agenda Die Kostentreiber Die Nutzenauslastung Die Materialauswahl Kupferpreisentwicklung Mechanische Bearbeitung Erweiterte Technologien
MehrHDI Leiterplatten. Publikationen
Stand der Technik im Hause ILFA Oliver Bürkle Der Parameterkatalog bildet das Gerüst im Hintergrund für die vorliegende Betrachtung des Gerberformates. Schaltungen die aus mind. 3 Lagen und mit mind. einer
MehrHandreichung für die Abschlussprüfung Teil 1 zur. Arbeitsaufgabe der Elektroniker für Geräte & Systeme
Handreichung für die Abschlussprüfung Teil 1 zur Arbeitsaufgabe der Elektroniker für Geräte & Systeme Erstellt von: KARL STORZ GMBH & Co. KG i.a. Mathias Lautenbacher Gewerbliche Ausbildung/ LM4 Elektrische
MehrLeiterplatten 1. Arnold Wiemers. LeiterplattenAkademie. Seminar
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 1 drc2 Eine Einführung in die aktuellen Produktionstechnologien mit Berücksichtigung der elementaren Designregeln für CAD und CAM Wer wird mit
MehrSchindler & Schill GmbH Bruderwöhrdstr. 15b Tel: +49 941 604 889 719 93055 Regensburg Email: info@easylogix.de Deutschland Web: www.easylogix.
Schindler & Schill GmbH Bruderwöhrdstr. 15b Tel: +49 941 604 889 719 93055 Regensburg Email: info@easylogix.de Deutschland Web: www.easylogix.de PCB-Investigator Professionelle Leiterplattenanalyse und
Mehr8. Kapitel / Arnold Wiemers
8. Kapitel / Arnold Wiemers Das AspektRatio für Leiterbilder Elementare Vorgaben für die Konstruktion von Leiterbildstrukturen Ohne Systematik ist Alles Nichts In der Leiterplattentechnik wird der Begriff
MehrSchoeller-Electronics GmbH Tel: +49(0) 64 23 81-0 Marburger Straße 65 Fax: +49(0) 64 23 26-11 35083 Wetter info@se-pcb.de
Marburger Straße 65 Fax: +49(0) 64 23 26-11 35083 Wetter info@se-pcb.de Was ist eine Polyflex-Schaltung? Polyflex ist eine, nach Art und Herstellungsverfahren einlagige flexible Schaltung, bei der die
MehrLabor Praktische Elektronik
Fakultät für Technik Bereich Informationstechnik Projektauftrag zum Rechnergestützten Entwurf einer Leiterplattenbaugruppe WS 2011/2012 Inhalt 1 Allgemeines...1 2 Ziele des Projekts...1 3 Aufgabenstellung...1
MehrEinführung in das Hardware- und Leiterplattendesign
Einführung in das Hardware- und Leiterplattendesign Grundlagen und Einführung in ein einfaches Leiterplatten CAD System Die Leiterplatte, ein unbekanntes Land Übersicht Kleine Bauteilkunde Einführung in
MehrAnleitung zum Erstellen einer Library (Altium)
Anleitung zum Erstellen einer Library (Altium) 1, Neue Library erstellen: File -> New -> Library -> Schematic Library Danach öffnet sich eine Zeichenfläche und am Rand eine Library Leiste. 1,1 Umbenennen
MehrDESIGNRULES (Stand: 30.08.2010)
DESIGNRULES (Stand: 30.08.2010) PIU-PRINTEX GmbH Percostraße 18 1220 Wien Leiterplattentechnik Tel: +43 (0)1 250 80 DW 90 Fax: +43 (0)1 250 80 DW 95 leiterplatten@piu-printex.at www.piu-printex.at Printgröße
MehrRichtlinien für Fertigungsunterlagen und -ablauf
Mit Leidenschaft zur Perfektion Richtlinien für Fertigungsunterlagen und -ablauf 1. Fertigungsunterlagen Im Auftragsfall werden vom Kunden vollständige Fertigungsunterlagen beigestellt: Bestückungsplan
Mehr3. Kapitel / Jennifer Vincenz
3. Kapitel / Jennifer Vincenz Padstacks: Was Hänschen nicht beachtet, kann Hans nicht verarbeiten Simple Einstellungen mit weitreichenden Konsequenzen Was genau ist eigentlich ein Padstack? Die präzise
MehrSchindler & Schill GmbH Bruderwöhrdstr. 15b Tel: +49 941 604 889 719 93055 Regensburg Email: info@easylogix.de Deutschland Web: www.easylogix.
Technologietag 2014 Schindler & Schill GmbH Bruderwöhrdstr. 15b Tel: +49 941 604 889 719 93055 Regensburg Email: info@easylogix.de Deutschland Web: www.easylogix.de Agenda EDA CAM nur zur Datenaufbereitung?
MehrPlugging Filling - Tenting
Plugging Filling - Tenting Freistellung von Vias in der Lötstoppmaske versus Schutz von Vias nach IPC 4761 1 Übersicht der Inhalte 1. Verfügbarkeit der Methoden in unseren Produktionen 2. Freistellen von
MehrERNI D-Sub Steckverbinder für THR (through hole reflow) Verfahren
ERNI D-Sub Steckverbinder für THR (through hole reflow) Verfahren Allgemeines Das THR-Verfahren stellt eine attraktive Möglichkeit dar, bedrahtete Bauteile im SMT Bestückungsprozeß zu verarbeiten, ohne
MehrUK-electronic 2013 Ausführungen zum Aufbau des Compressors THAT JAM V1.4 aus dem Musiker-Board
UK-electronic 2013 Ausführungen zum Aufbau des Compressors THAT JAM V1.4 aus dem Musiker-Board (mit freundlicher Genehmigung der Autoren) Seite 2...Grundlagen Seite 3..4...Materialliste Seite 5...Bestückungsplan
MehrLeiterplattenAkademie Kapitelübersicht Seminar Leiterplatten 2 KAPITEL 1 Anforderungen an Multilayersysteme... 2 KAPITEL 2 Beispiele für Leiterplatten- und Multilayersysteme 8 KAPITEL 3 Graphische Symbole...
MehrSIPLACE LED Centering. Dipl.-Ing. Norbert Heilmann, Siplace Technology & Networking Event 2014 Technology Scout
SIPLACE LED Centering Dipl.-Ing. Norbert Heilmann, Siplace Technology & Networking Event 2014 Technology Scout LED Fahrzeug Scheinwerfer stellen die Elektronikproduktion vor neue Herausforderungen Asymetrisches
MehrLeiterplattenAkademie Kapitelübersicht Seminar Leiterplatten 11 KAPITEL 1 Graphische Symbole... 5 KAPITEL 2 Konzeption eines Multilayers... 8 KAPITEL 3 Basismaterial... 20 KAPITEL 4 Prozessierbare Kupferdicken...
MehrPCB-Design-Regeln. Sieben Sünden beim Leiterplatten-Design Autor / Redakteur: Natalia Bahancova * / Gerd Kucera
PCB-Design-Regeln Sieben Sünden beim Leiterplatten-Design 12.03.12 Autor / Redakteur: Natalia Bahancova * / Gerd Kucera Es gibt keinen festgeschriebenen Weg wie Bauteile zu platzieren und deren Verbindungen
MehrSelektivlöten Empfehlungen für das Design von selektiv zu lötenden Baugruppen (Selektives Miniwellenlöten)
Selektivlöten Empfehlungen für das Design von selektiv zu lötenden Baugruppen (Selektives Miniwellenlöten) Die folgenden Angaben basieren auf bereits realisierten Projekten. Mindestabstände etc. können
MehrLeiterplatten & Baugruppendesign Übersicht. Leiterplatten & Baugruppendesign Bewertung: Leiterplatten & Baugruppendesign Bewertung:
März 2017 1 Übersicht Baugruppenfertigung als Bauteil, ihre Herstellung, ihre phys. Eigenschaften Designgrundlagen in der Leiterplattenentwicklung Leiterplattendesign und Geräteentwicklung EMV High Speed
MehrInsulated Metallic Substrate (IMS-Leiterplatten)
1 Wir sind Partner im Bereich IMS-Leiterplatten, Flex-Leiterplatten, CEM3, FR2 und FR4 Leiterplatten. Unsere Keramik-Substrate für Laser-Submounts, LED-Submounts, LED-Module, HF-Applikationen, Power-Elektroniken
MehrMultilayersysteme. Voraussetzung für die schnelle Verarbeitung hoher Datenraten. Arnold Wiemers
Multilayersysteme Voraussetzung für die schnelle Verarbeitung hoher Datenraten Arnold Wiemers Bayern Innovativ 25.01.2005 Arnold Wiemers Multilayersysteme 1 Die Kommunikationsart verändert sich über Text
Mehr2. Kapitel / Arnold Wiemers
2. Kapitel / Arnold Wiemers Wenn das Einfache schwierig wird Die Prozessierbarkeit von SMD-Bauformen kleiner/gleich 0402 Wie groß ist "klein"? Früher konnte man die kleinsten SMD-Bauformen sehen und staunen.
MehrInstitut für Antriebs- und Fahrzeugtechnik Klausur CAD SS 2015 Dr.-Ing. S. Umbach
Name, Vorname: Unterschrift: Matrikel- Nr.: Klausurbedingungen: Zugelassene Hilfsmittel sind dokumentenechtes Schreibzeug, Lineal, Geodreieck, Zirkel, Radienschablone und Taschenrechner. Die Bearbeitungszeit
MehrLeiterplatten. Glossar Leiterplatten
Glossar Leiterplatten 1 Index Leiterplatten AR, aspect ratio Feinleitertechnik FPC, flexible printed circuitry HDI, high density interconnect IPC, association connecting electronics industries Leiterbahn
MehrFlexible und starr-flexible Schaltungen
Flexible und starr-flexible Schaltungen Empfehlungen für head electronic GmbH Seestraße 11 83209 Prien am Chiemsee, Deutschland Telefon: +49 8051 6404512 Telefax: +49 8051 6404513 E-Mail: adrian.heller@head-electronic.de
Mehr4-Kanal RC-Memory Schalter Aufbau- und Bedienungsanleitung
www.cp-elektronik.de Stand: 24. Juni 2015 Inhaltsverzeichnis 1 Einführung 2 2 Aufbauanleitung 2 2.1 Allgemeine Hinweise............................. 2 2.2 Verarbeitung von SMD Bauteilen......................
MehrExcellondaten : Excellondaten werden für das Bohrprogramm und das Fräsprogramm verwendet.
9.1) Grundlagen 9.1.1) Gerberdaten 9.1.2) Excellondaten 9.2) Ausgabe aus Protel 9.2.1) Gerberdaten 9.2.2) Excellondaten Erklärung: Gerberdaten : Gerberdaten werden von jedem Leiterplattenhersteller für
MehrPflichtenheft Schaltnetzteil. Pflichtenheft
Pflichtenheft Projektname: Projektauftraggeber: Projektleiter: BFE Herr Hiller Mitglieder des Projektteams: Version des Pflichtenheftes: Version 1.1 Arne Geist, Christoph Mönk, Pascal Wahl Anforderungen:
MehrWebinar. Neue Möglichkeiten durch ECT Solder.
Webinar Neue Möglichkeiten durch ECT Solder www.we-online.com Neue Möglichkeiten durch ECT Solder Embedded Component Technology ECT Motivation Bestehende Lösungen um Komponenten einzubetten Vorstellung
MehrAnhang 1a: Struktur der Dokumentenübergabe zur EGP
Dokumentenübergabe zur EGP 1. Allgemeine Hinweise EGPen sind von den Flugsicherungsorganisationen bei datenelektronischer Übergabe gemäß nachstehender Strukturvorgaben zu erstellen, und wie in der beiliegenden
Mehr17. Kapitel / Jennifer Vincenz
17. Kapitel / Jennifer Vincenz Varianten - wie verwalten? Und noch eine handgetippte Liste Wie werden Bestückungs- und/oder Gerätevarianten verwaltet? Zwei Netzteile sollen konstruiert werden: sie teilen
MehrDesign-Richtlinie für flexible Leiterplatten
DE Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung e. V. FED e. V. - Ihr Fachverband für Design, Leiterplattenund Elektronikfertigung Alte Jakobstraße 85/86 10179 Berlin http://www.fed.de
Mehr