Carry-Lookahead Addierer (CLA)

Transkript

1 Carry-Lookahead Addierer (CLA) Idee: Vorausberechnung der Carry-Signale c i für alle n Stellen für i-ten Volladdierer gilt: c i+1 = a i b i + (a i +b i )c i := G i + P i c i G i = a i b i gibt an, ob in Stelle i ein Carry-Signal erzeugt wird ( Generate ) P i = a i +b i gibt an, ob Stelle i das Carry-Signal propagiert (=1) oder nicht (=0) für die Signale c i der ersten Stellen ergibt sich: c 1 = a 0 b 0 + (a 0 + b 0 )c 0 := G 0 + P 0 c 0 c = G 1 + P 1 G 0 + P 1 P 0 c 0 c 3 = G + P G 1 + P P 1 G 0 + P P 1 P 0 c 0 c = G 3 + P 3 G + P 3 P G 1 + P 3 P P 1 G 0 + P 3 P P 1 P 0 c 0 alle Signale c i lassen sich in der Zeit 3 bestimmen, die Summe s = a+b läßt sich (unabhängig von n) in der Zeit bestimmen! (jedoch sind große UND-Gatter mit max. n+1 Eingängen und ODER-Gatter mit max. n Eingängen nötig Annahme eines einheitlichen unrealistisch!) 17 Carry-Lookahead Addierer (Forts.) Beispiel: -bit CLA- Addierer 1

2 Carry-Lookahead Addierer (Forts.) Aufwand für n-stelligen CLA Addierer: zur Generierung der Signale P i und G i für alle n Stellen: n CUs zur Generierung eines Signals c i : (i + 1) CUs für ODER-Gatter sowie (i + 1) = (i + 3i)/ CUs für i UND-Gatter zur Generierung aller Signale c 1 bis c n : (n+1) = (n + 3n)/ CUs für ODER-Gatter sowie ( n )/ + 3(n + n)/ CUs für UND-Gatter Summe: n(n + 1)(n + 1)/1 + (5n + 9n)/ CUs = (n 3 + 3n + n)/1 +(15n + 7n)/1 CUs = (n 3 + 1n + n)/1 = (n 3 + 9n +1n)/ CUs zur Generierung der n Summenbits s i : n CUs insgesamt sind somit erforderlich: (n 3 + 9n +7n)/ CUs Aufwand für einige n: n CUs Carry-Lookahead Addierer (Forts.) Probleme des vollständigen CLA: sehr hoher Aufwand für große n Gatter mit vielen (bis zu n 1) Eingängen erforderlich hoher fan-in Gatterausgänge P i und G i sind mit sehr vielen (bis zu (n +1) / ) Gattereingängen verschaltet hoher fan-out vollständiger CLA ist nicht praktikabel! Lösung: Kombination von CLA und Carry-Ripple Addierer bei zwei möglichen Varianten: Aufteilen des n-bit Addierers in mehrere m-bit Addiererblöcke mit internen vollständigen CLAs und Propagation des Carrys zwischen den Blöcken durch Carry-Ripple Technik Ripple CLA (RCLA) Aufteilen des n-bit Addierers in mehrere m-bit Carry-Ripple Addiererblöcke und Generierung der Carry-Signale zwischen den Blöcken durch CLA Technik Block CLA (BCLA, Übung) 0

3 RCLA und BLCA Aufbau eines n-bit RCLA: Aufbau eines n-bit BCLA: 1 RCLA Logik für m-bit CLA-Block (mit Eingangsignalen i... i+m): c i+1 = a i b i + (a i + b i )c i := G i + P i c i c i+ = G i+1 + P i+1 G i + P i+1 P i c i... c i+m = G i+m-1 + P i+m-1 G i+m P i+m-1... P i+ P i+1 P i c i Aufwand für RCLA: n/m Aufwand (m-bit CLA) = n/m (m³ + 9m² + 7m)/ CUs = n (m² + 9m +7)/ CUs maximale Verzögerung (aus worst-case Analyse): zur Berechnung der P i und G i Signale zur Berechnung von c m (n/m ) zur Weiterleitung des Carry-Signals durch alle mittleren Blöcke 3 zur Berechnung von s n 1,..., s n m und c n insgesamt: (n/m+1)

4 RCLA (Forts.) Variation von n und m: Wortbreite n Blockgröße m Aufwand (CUs) Verzögerung ( ) Aufwand (in CUs, aus: Omondi) Verzögerung (in, aus: Omondi) 3 SBCLA und SRCLA weitere Reduktion der Zeit zur Propagation des Carry-Signals durch hierarchische Carry-Lookahead Strukturen: jeder Block generiert neben den m Signalen P i... P i+m 1 und G i... G i+m 1 noch die Signale P und G ( Block Propagate und Block Generate ) P = P i P i+1... P i+m 1 G = G i+m-1 + P i+m 1 G i+m P i+m 1 P i+m... P i+1 G i M benachbarte m-bit Blöcke stellen einen Superblock dar aus den Signalen P j, P j+1,..., P j+m 1 und G j, G j+1,..., G j+m 1 von M benachbarten Blöcken j, j 1,..., j M 1 und einem Eingangssignal c i kann dann das Signal c i+km durch Carry-Lookahead ermittelt werden: c i+mm = G j+m 1 + P j+m 1 G j+m P j+m 1 P j+m... P j+1 G j + P j+m 1 P j+m... P j c i sowohl bei BCLA ( Superblock CLA = SBCLA) als auch bei RCLA ( Super Ripple CLA = SRCLA) anwendbar!

5 SRCLA möglicher Aufbau eines n-bit SRCLA: max. Verzögerung bei q Superblöcken: (q + 3) zur Generierung aller Signale P i und G i zur Generierung aller Signale P j und G j q zum Durchlaufen der q = n / (m M) Superblöcke 3 zur Berechnung von s n-1 Aufwand: n (m³ + 1m² + 9m + M² + 9M + ) / m CUs 5 SRCLA (Forts.) Variation von n, m und M: Wortbreite n Blockgröße m Sblockgröße M 3 Aufwand (CUs) Verzögerung ( ) Aufwand (in CUs, aus: Omondi) Verzögerung (in, aus: Omondi)

6 Carry-Select Addierer Idee: in einem m-bit Carry-Select Addierblock werden zunächst die Summenbits s i+m-1, s i+m-,..., s i sowohl für c i = 0 als auch für c i =1 bestimmt das richtige Ergebnis wird später bei Vorliegen des Signals c i über einen Multiplexer ausgewählt Beispiel: -Bit Carry-Select Addierblock es kann hier jeder beliebige m-bit Addierer und jede Technik der Carry-Propagation verwendet werden! 7 Carry-Select Addierer (Forts.) Aufbau eines CLA-basierten n-bit Carry-Select Addierers: Aufwand: (nm² + 9nm + 79n + (n/m)³ + 9(n/m)² +0(n/m)) / CUs max. Verzögerung: nur! zur Generierung aller Signale P i und G i zur Generierung aller Signale P j und G j sowie aller c i0 und c i 1 zur Berechnung aller Summenbits s i0 und s i 1 zur Auswahl von s n-1,..., s 0

7 Carry-Select Addierer (Forts.) Kosten (in CUs) für Carry- Select Addierer bei Variation von n und m: Carry-Select Addierer stelllt guten Kompromiß zwischen Aufwand und max. Verzögerung dar: Addierer n = CUs n = CUs bitseriell 19 Carry-Ripple Carry-Skip CLA 50 RCLA (m=) (aus: Omondi) SRCLA Carry-Select Subtraktion statt der Entwicklung eines separaten Subtrahierwerkes ist es sinnvoller, für die Subtraktion a b die gleiche Hardware wie für die Addition einzusetzen sehr einfach bei Verwendung des Zweierkomplements für b Realisierung eines parallelen binären Addier-/Subtrahierwerkes (mit Steuersignal S=0 : a+b, S=1: a b): Überlauf bei v n = c n c n 1 30