2. Halbleiterspeicher

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "2. Halbleiterspeicher"

Transkript

1 2. Halbleiterspeicher Speicher mit wahlfreiem Zugriff (Random Access Memory): Zu jeder Speicherstelle kann gleich schnell zugegriffen werden. Matrixförmige Anordnung von 1Bit Speicherzellen, jede Speicherzelle ist durch Auswahl einer Zeile und einer Spalte eindeutig bestimmt. Organisation mal n : n Bit mit einer Adresse gleichzeitig angesprochen z.b. 32k x 8 Schreib-/Lesespeicher Speicherinhalt geht bei Abschalten der Versorgungsspannung verloren. SRAM: Statisches Ram (Random Access Memory) Speicherzelle besteht aus einer bistabilen Kippstufe (FlipFlop) Hoher Bauteileaufwand (6 Transistoren pro Zelle) geringe Speicherdichte. Kurze Zykluszeiten Verwendung als Cachespeicher Geringer Stromverbrauch Batteriepufferung möglich GEMP1 Kap2-1

2 Asynchrones SRAM P41256L (Low Power 32kx8 static CMOS RAM): GEMP1 Kap2-2

3 GEMP1 Kap2-3

4 GEMP1 Kap2-4

5 GEMP1 Kap2-5

6 Synchrones SRAM Eingangssignale (Adresse, Daten, Steuersignale) werden mit Taktflanke übernommen. Daten werden taktsynchron ausgegeben. Burstmodus: Nach Übernahme einer Adresse werden der Inhalt dieser Adresse und mit folgenden Takten die Inhalte der nachfolgenden Adressen gelesen (geschrieben). Während der Ausgabe eines Datums kann gleichzeitig eine neue Adresse übernommen werden (selbe Taktflanke). Beispiel: mt56lc256k Byteweises Schreiben möglich: BWE#, WEL#, WEH# ADV#: Address Advance; aktiviert internen Burstzähler ADSP#: Address Status Processor; unterbricht einen Burstvorgang, löst die Übernahme einer neuen externen Adresse aus und startet einen (internen) Lesevorgang. ADSC#: Address Status Controller; unterbricht einen Burstvorgang, löst die Übernahme einer neuen externen Adresse aus und startet einen Lese- oder Schreibvorgang. ZZ: Snooze Enable; bringt den Baustein in einen low power Zustand, Daten bleiben erhalten, alle Signale werden ignoriert. Mode: wählt zwischen linear burst und interleaved burst GEMP1 Kap2-6

7 GEMP1 Kap2-7

8 GEMP1 Kap2-8

9 GEMP1 Kap2-9

10 Dynamisches RAM Information ist in Form von Ladung auf einem Kondensator gespeichert. Dieser Kondensator ist Teil des Koppeltransistors Nur ein Bauelement pro Speicherzelle hohe Speicherdichte. Periodisches Auffrischen des Speicherinhaltes (refreshing) nötig (Leckströme). Adresse wird in zwei Teilen zeitlich hintereinender angelegt (weniger Anschlüsse). Organisation x1, x4, x8, x16 Beispiel : GLT4160L04 4Mx4 GEMP1 Kap2-10

11 GEMP1 Kap2-11

12 GEMP1 Kap2-12

13 GEMP1 Kap2-13

14 GEMP1 Kap2-14

15 GEMP1 Kap2-15

16 SDRAM (Synchrones Dynamisches Ram) Eingangssignale (Adresse, Daten, Steuersignale) werden mit Taktflanke übernommen. Daten werden taktsynchron ausgegeben. Zwei oder vier Speicherbänke (on chip interleaving) Burstmodus (linear oder interleaved), Länge einstellbar (1, 2, 4, 8, full page) Read latency (Anzahl der Takte zwischen Lesekommando und Datenausgabe) einstellbar. M5M4V4S40CTB (4M (2-BANK x WORD x 16-BIT) Synchronous DRAM) Grundlegende Kommandos Activate (ACT) [/RAS =L, /CAS =/WE =H]: Aktiviert eine Zeile in einer Bank, Auswahl der Bank mit BA und der Zeilenadresse mit A 0 bis A 8 Read (READ) [/RAS =H, /CAS =L, /WE =H]: Startet einen Burst-Lesevorgang von der aktivierten Bank, Auswahl der Spaltenadresse mit A 0 bis A 7. Das erste Datum erscheint nach der eingestellten Verzögerung (latency) am Datenausgang. GEMP1 Kap2-16

17 Write (WRITE) [/RAS =H, /CAS =/WE =L]: Startet einen Burst-Schreibvorgang in die aktivierte Bank, Auswahl der Spaltenadresse mit A 0 bis A 7. Precharge (PRE) [/RAS =L, /CAS =H, /WE =L]: Deaktiviert die mit BA ausgewählte aktive Bank und beendet einen evt. laufenden Burst nach eingestellter Verzögerung. Auto-Refresh (REFA) [/RAS =/CAS =L, /WE =CKE =H]: Startet einen Auto-Refresh- Zyklus, Refresh-Adresse und Bankauswahl werden intern generiert. Mode Register GEMP1 Kap2-17

18 GEMP1 Kap2-18

19 DDR-SDRAM (Double Data Rate) SDRAM bei dem sowohl bei der steigenden als auch bei der fallenden Flanke des Taktes ein Datentransfer stattfindet. Derzeit 166MHz Taktfrequenz 333M Transfers/Sekunde. RDRAM (RAMBUS) Ursprünglich von der Fa. Rambus entwickeltes Konzept für ein serielles Speicherinterface Verwendet wie DDR-SDRAM beide Taktflanken Besteht aus Controller, Channel (mehrere unabhängige Kanäle möglich) und RDRAM Channel: 16-Bit Datenbus, 8-Bit Adressbus (3 Bit Zeilen und 5 Bit Spalten parallel), hohe Taktfrequenz bis 533MHz kritisches Boarddesign (Übersprechen, Reflexionen, Skew), kurze Signalwege, Terminierung der Leitungen, geringer Signalhub (800mV). Paketorientierte Übertragung: Sowohl Daten als auch Adressen werden mit 4 Taktzyklen (8 Flanken) als Block übertragen. RDRAM-intern breiter Datenpfad (128Bit) zwischen Speichermatrix und Datenport mit geringerem Takt. Interne Logik teilt die 128 Bit in 16-Bit Pakete. Derzeit wesentlich teurer als DDR-SDRAM GEMP1 Kap2-19

20 Festwertspeicher: Information bleibt nach Abschalten der Versorgungsspannung erhalten. (M)ROM: (Mask) Read Only Memory Speicherzelle besteht aus leitender oder nichtleitender Verbindung bzw. MOSFET mit niedriger oder hoher Schwellspannung Information wird bei der Herstellung eingebracht (irreversibel) Businterface wie bei ASRAM. Nur für große Stückzahlen PROM: Programmable Read Only Memory Vom Anwender programmierbar (irreversible) Speicherzelle besteht aus einer auftrennbaren galvanischen Verbindung (Fusable Link) oder einem PN-Übergang, der leitend gemacht werden kann (AIM, Avalanche Induced Migration). Businterface wie bei ASRAM. GEMP1 Kap2-20

21 EPROM: Erasable PROM Speicherzelle besteht aus einem FAMOS Transistor (Floating gate Avalanche MOS) Befindet sich auf dem hochisolierten Gate keine elektrische Ladung, besitzt der Transistor eine niedrige Schwellspannung und wird bei Ansteuerung der Zeilenleitung leitend. Ist auf dem Gate eine negative Ladung vorhanden, hat der Transistor eine hohe Schwellspannung und wird bei Ansteuerung nicht leitend. Die Programmierung (Aufbringen von negativer Ladung auf das Gate) erfolgt durch Anlegen einer Spannung (ca. 12V) zwischen D und S sowie zwischen G und S (Programmiergerät). Businterface wie bei ASRAM. Durch Zufuhr von Energie (UV-Strahlung) fließt die Ladung von den Gates wieder ab und der Baustein ist gelöscht. EEPROM: Electrically Erasable PROM Speicherzelle besteht aus einem FLOTOX Transistor (floating gate tunnel oxid). Ähnlich dem FAMOS Transistor (anders geformte Gates). Befindet sich keine Ladung auf dem isolierten Gate, ist der Transistor selbstleitend, anderenfalls selbstsperrend zusätzlich ein Ankoppeltransistor pro Zelle notwendig geringere Speicherdichte als EPROM Durch eine positive Spannung zwischen Drain und Gate kann das isolierte Gate wieder entladen werden. Jedes Speicherwort ist gezielt wiederprogrammierbar. Erzeugung der nötigen Spannungen und Ablaufsteuerung zum Löschen und Programmieren sind am Baustein integriert Baustein in der Schaltung programmierbar; Businterface wie bei ASRAM. Bausteine auch mit serieller Schnittstelle verfügbar. GEMP1 Kap2-21

22 FLASH Memory: 1-Transistor-Zelle hohe Packungsdichte. Ähnlich der EPROM-Zelle, jedoch wesentlich geringerer Abstand zwischen dem isolierten Gate und dem Substrat elektrisch löschbar. Baustein in Blöcken löschbar und wiederbeschreibbar. Neue Entwicklung: Multi-Level Cell: dzt. Bis zu 8 unterschiedliche Ladungsmengen auf dem isolierten Gate möglich 3-Bit Information in einer Zelle gespeichert. NOR-Architektur: Wahlfreier Zugriff für Programmcode geeignet (XIP). Businterface wie bei ASRAM oder SSRAM (Burst). NAND-Architektur: Zugriff innerhalb eines Blocks sequentiell nicht für XIP, höhere Speicherdichte und kürzere Lösch- und Programmierzeiten als NOR- Architektur besonders zur Datenspeicherung geeignet (PC Cards, Compact Flash, MP3 Player, etc.). Businterface: Multiplex von Kommandos, Adressen und Daten. NVRAM (Non Volatile RAM) Asynchrones SRAM mit EEPROM als Backup Speicher. Wird ein Ausfall der Versorgungsspannung rechtzeitig erkannt, kann der Inhalt des SRAM ins EEPROM übertragen werden. Beim Anschalten der Versorgungsspannung wird der Inhalt des SRAM aus dem EEPROM restauriert. BBSRAM (Battery Backed SRAM) Asynchrones SRAM mit im Gehäuse integrierter Batterie. Die Batterie übernimmt bei Spannungsausfall die Versorgung zum Datenerhalt des SRAM. GEMP1 Kap2-22

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

5 Zusammengesetzte und reguläre Schaltungsstrukturen

5 Zusammengesetzte und reguläre Schaltungsstrukturen 5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen

Mehr

E Hauptspeicher und Cache

E Hauptspeicher und Cache und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

einfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten...

einfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten... 3 DRAM (10) Vor-/Nachteile von DRAM-Bausteinen: periodischer Refresh erforderlich hohe Zugriffszeit von ca. 60 ns für das erste Datenwort, dank FPM kürzere Zugriffszeit von ca. 30 ns für folgende Datenworte

Mehr

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),

Mehr

Halbleiterspeicher. Halbleiterspeicher

Halbleiterspeicher. Halbleiterspeicher Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung

Mehr

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)

Mehr

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12 Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static

Mehr

Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS).

Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS). 3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche

Mehr

Elektrizitätslehre und Elektronik. Halbleiterspeicher

Elektrizitätslehre und Elektronik. Halbleiterspeicher 1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden

Mehr

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1 Speicher / Memory V 1.0 Technische Berufsschule Zürich IT Seite 1 Einleitung: Der Speicher (engl. Memory) ist eine Kernfunktion in einem Rechner. Programme und Daten werden in Speichern abgelegt. Man spricht

Mehr

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin Vorlesung Technologische Grundlagen der Informationsverarbeitung Speicherung von Daten Dipl.-Ing. Gert Martin Datenspeicherung Prinzipien: Magnetische Speicherung Halbleiterspeicher (Speicher mit elektronischen

Mehr

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1 9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit

Mehr

Hauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik :

Hauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : H. Hauptspeicher H.. Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : Hierarchische Datenspeicherung. - Programmierung, Datenbanken,

Mehr

Arithmetische und Logische Einheit (ALU)

Arithmetische und Logische Einheit (ALU) Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 14. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Halbleiterspeicher i Statisches RAM Dynamisches RAM Zahlendarstellung

Mehr

Klassifizierung der Halbleiterspeicher

Klassifizierung der Halbleiterspeicher Klassifizierung der Halbleiterspeicher Halbleiterspeicher nicht flüchtig flüchtig AM nicht löschbar OM POM löschbar EPOM EEPOM statisch AM dynamisch AM abei bedeuten die Abürzungen: OM AM POM EPOM EEPOM

Mehr

F Programmierbare Logikbausteine

F Programmierbare Logikbausteine 1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur

Mehr

SRAM-Zelle Lesevorgang

SRAM-Zelle Lesevorgang SRAM-Zelle Lesevorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High - Potential 195 SRAM-Zelle Schreibvorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High

Mehr

8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften

8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften 8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften Automatisierungsgerät: Zentralbaugruppe mit Prozessor Kommunikationsbaugruppe (Feldbusanschaltung) Bussysteme

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Matrixbildung mit Speicherzellen Zugriff über Multiplexer und Demultiplexer

Matrixbildung mit Speicherzellen Zugriff über Multiplexer und Demultiplexer Kapitel 7 Versuch 700 Matrixbildung mit Speicherzellen ugriff über Multiplexer und Demultiplexer Der Übergang vom einzelnen Flipflop zu einem Register entspricht dem Übergang von Buchstaben zu einer eile

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM Referat von Sonja Trotter Hauptspeicher / Arbeitsspeicher / Speicher / RAM Inhaltsverzeichnis 1. Einleitung 2. Speicher 3. Hauptspeicher 3.1. Arbeitsspeicher 3.1.1. Allgemein 3.1.2. Leistungsmerkmale des

Mehr

F Programmierbare Logikbausteine

F Programmierbare Logikbausteine 1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur

Mehr

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme SSDs und Flash Memory Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme Seite 2 Inhalt Motivation Aufbau und Funktionsweise NAND vs NOR SLC vs MLC Speicherorganisation Vergleich mit konventionellen

Mehr

Speicherkomponenten - Halbleiterspeicher

Speicherkomponenten - Halbleiterspeicher MIKROPROZESSOR PROGRAMMIERUNG 4. VORLESUNG BIT LV-Nr. 439.026 SS2007 1 Ein Halbleiterspeicher dient der zeitlich begrenzten und unbegrenzten Aufbewahrung von Daten, Zuständen und Programmen in Form von

Mehr

MIKROPROZESSOR PROGRAMMIERUNG 4. VORLESUNG. LV-Nr. 439.026 SS2007 1 INSTITUT FÜR ELEKTRONIK BIT

MIKROPROZESSOR PROGRAMMIERUNG 4. VORLESUNG. LV-Nr. 439.026 SS2007 1 INSTITUT FÜR ELEKTRONIK BIT MIKROPROZESSOR PROGRAMMIERUNG 4. VORLESUNG BIT LV-Nr. 439.026 SS2007 1 Ein Halbleiterspeicher dient der zeitlich begrenzten und unbegrenzten Aufbewahrung von Daten, Zuständen und Programmen in Form von

Mehr

Software ubiquitärer Systeme

Software ubiquitärer Systeme Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

REFERAT ÜBER RAM-MODULE:

REFERAT ÜBER RAM-MODULE: REFERAT ÜBER RAM-MODULE: I N H A L T : M O D U L F O R M E N R A M - T y p e n T A K T R A T E N D A T E N R A T E N B U R S T - M O D I D Y N A M I S C H E S - R A M S T A T I S C H E S - R A M C O L

Mehr

1 2 3 4 5 6 7 8 9 Beim Anlegen von Spannung am Gate entsteht ein elektrisches Feld, was eine Anreicherung von Minoritätsladungsträgern unter dem Gate bewrikt.ab einer bestimmten Schwellenspannung wird

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Mikrocomputertechnik - Speicher

Mikrocomputertechnik - Speicher 4. peicher 4.1 Allgemeines peicherpyramide 4-1 peichermatrix 4-2 4.2 Halbleiterspeicher Klassifizierung der Halbleiterspeicher Halbleiterspeicher nicht flüchtig flüchtig RAM nicht löschbar ROM PROM löschbar

Mehr

Speicher. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Speicher. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Speicher Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Historische Entwicklung Begriffe SRAM DRAM Nichtflüchtige Speicher Caches Speicher 2 Lernziele

Mehr

Computer-Systeme. Teil 3: Das Boxmodell von Variablen

Computer-Systeme. Teil 3: Das Boxmodell von Variablen Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen

Mehr

Digitaltechnik. 6 Speicherelemente. Revision 1.4

Digitaltechnik. 6 Speicherelemente. Revision 1.4 Digitaltechnik 6 Speicherelemente A Revision 1.4 Übersicht Adressen Read-Only Memory ROM Random Access Memory RAM Datenbusse Caches Speicher Memory ROM: read-only memory RAM: random-access memory (besser

Mehr

Teil 3 Mikrocontroller

Teil 3 Mikrocontroller Teil 3 Mikrocontroller 3.1 Programm- und Datenspeicher 3.2 Realisierung von Speicherzellen 3.3 Programmierung Teil 3 Mikrocontroller 1 Advanced Architecture Optimizes the Atmel AVR CPU Delivering High

Mehr

Vorlesung: Technische Informatik 3

Vorlesung: Technische Informatik 3 Rechnerarchitektur und Betriebssysteme zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme zhang@informatik.uni-hamburg.de Inhaltsverzeichnis 4. Computerarchitektur........................235

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher

Mehr

4 DRAM-Varianten (2) 4 DRAM-Varianten. 4 DRAM-Varianten (4) 4 DRAM-Varianten (3)

4 DRAM-Varianten (2) 4 DRAM-Varianten. 4 DRAM-Varianten (4) 4 DRAM-Varianten (3) 4 DRAM-Varianten Möglichkeiten der Beschleunigung des Zugriffs auf Daten aus DRAM-Bausteinen: 1) Überlappung: Auslesen eines Datenwortes erfolgt simultan zum Anlegen der Adresse für den nächsten Zugriff

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.

Mehr

Course DEVICES & CIRCUITS

Course DEVICES & CIRCUITS Course DEVICES & CIRCUITS Chapter: Semiconductor Memories Michael E. Auer Source of figures: Jaeger/Blalock: Microelectronic Circuit Design, McGraw-Hill Course Content Introduction and Milestones in Microelectronics

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

Inhalt. 1. Motivation: Ein Beispielexperiment. 2. Analoge und digitale Signale. 3. Rechner Was tun mit den Signalen?

Inhalt. 1. Motivation: Ein Beispielexperiment. 2. Analoge und digitale Signale. 3. Rechner Was tun mit den Signalen? Inhalt 1. Motivation: Ein Beispielexperiment 2. Analoge und digitale Signale 3. Rechner Was tun mit den Signalen? 4. Bus Die Verbindung zur Peripherie 5. Zusammenfassung Motivation * Wie können Daten aufgenommen

Mehr

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Prof. Dr.-Ing. Sorin A. Huss Fachbereich Informatik Integrierte Schaltungen und Systeme SS 2009 Integrierte Schaltungen und Systeme Einführung

Mehr

Die Technologie von Solid State Disks

Die Technologie von Solid State Disks Beispielbild Die Technologie von Solid State Disks Matthias Niemann Fachbereich Mathematik und Informatik Institut für Informatik 30.01.09 Solid State Disk Überblick Massenspeicher ohne bewegliche Mechanik

Mehr

Automation und Prozessrechentechnik

Automation und Prozessrechentechnik Automation und Prozessrechentechnik Sommersemester 2 Prozessrechner, Mikroprozessor Aufgabe eines Prozessrechners Ein Prozessrechner ist ein (digitaler) Rechner, der einen technischen Prozess nach Vorgaben

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches.

6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches. A Digitaltechnik 6 Speicherelemente Übersicht n Read-Only Memory ROM Random Access Memory RAM Datenbusse Revision 1.4 Caches Speicher Memory RAM in PCs ROM: read-only memory RAM: random-access memory (besser

Mehr

Synthesis for Low Power Design

Synthesis for Low Power Design Synthesis for Low Power Design Prof. Thomas Troxler Hochschule Rapperswil Abstract Power optimization at high levels of abstraction has a significant impact on reduction of power in the final gate-level

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Mikrocomputertechnik Thema: Grundlage Informationseinheiten Zahlensysteme Zahlendarstellung im Computer Digitaltechnikgrundlagen Halbleiterspeicher Rechnerarchitektur Informationseinheiten BIT NIBBLE MSB

Mehr

Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für

Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für 1.3 Speicherwerk (1) Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für Leistungsfähigkeit und Kosten eines Rechners Idealvorstellung Ausreichend Kapazität Zugriffszeit kann stets

Mehr

5. Tutorium Digitaltechnik und Entwurfsverfahren

5. Tutorium Digitaltechnik und Entwurfsverfahren 5. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 13 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft

Mehr

Elektronik-Grundlagen II Digitale Schaltungen

Elektronik-Grundlagen II Digitale Schaltungen Elektronik-Grundlagen II Digitale Schaltungen H. T. Vierhaus BTU Cottbus Technische Informatik Digitale und analoge Signale u (t) t u (t) high (1) low (0) t Digitale Schaltung und Signal-Regenerierung

Mehr

Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches

Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches Speicher Typen TI-Übung 5 Speicher, Caches Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Charakteristik

Mehr

1 Grundlagen Digitaltechnik und Boolesche Algebra

1 Grundlagen Digitaltechnik und Boolesche Algebra Zahlendarstellungen Boolesche Logik Elementare digitale Grundschaltungen Digitale Speicherschaltungen und grundlegende Speicherarchitekturen WS 2015/16, 15.10.-2.11.2015 Folie 1 1.1 Zahlendarstellung Darstellung

Mehr

Anhang zum Lehrbuch Digitaltechnik, Gehrke, Winzker, Urbanski, Woitowitz, Springer-Verlag, 2016.

Anhang zum Lehrbuch Digitaltechnik, Gehrke, Winzker, Urbanski, Woitowitz, Springer-Verlag, 2016. Schaltsymbole in der Digitaltechnik Anhang zum Lehrbuch Digitaltechnik, Gehrke, Winzker, Urbanski, Woitowitz, Springer-Verlag, 2016. In diesem Anhang erfolgt eine Zusammenfassung der wichtigsten Begriffe

Mehr

Übersicht über Technologie und Nutzung von Solid State Drives

Übersicht über Technologie und Nutzung von Solid State Drives Fakultät Informatik, Institut für Angewandte Informatik, Professur für Technische Informationssysteme Übersicht über Technologie und Nutzung von Solid State Drives WS 2010/11, 6. Dezember 2010 Betreuer:

Mehr

Artur Hefczyc (Autor) Untersuchung von bistabilen Schaltelementen auf Basis von Cu(TCNQ)

Artur Hefczyc (Autor) Untersuchung von bistabilen Schaltelementen auf Basis von Cu(TCNQ) Artur Hefczyc (Autor) Untersuchung von bistabilen Schaltelementen auf Basis von Cu(TCNQ) https://cuvillier.de/de/shop/publications/6430 Copyright: Cuvillier Verlag, Inhaberin Annette Jentzsch-Cuvillier,

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie 1.2.4.1 Cache-Speicher (11) Ersetzungsstrategie Welcher Block wird ersetzt? Verschiedene Strategien LSF: Least Frequently Used LRU: Last Recently Used FIFO: First-In First-Out Random: zufällige Auswahl

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

Übersicht. 1. Was ist Flash Memory? 2. Wie funktioniert Flash Memory? Einordnung Vorteile, Nachteile. Spezielle Technologie Schreiben Lesen.

Übersicht. 1. Was ist Flash Memory? 2. Wie funktioniert Flash Memory? Einordnung Vorteile, Nachteile. Spezielle Technologie Schreiben Lesen. Übersicht 1. Was ist Flash Memory? Einordnung Vorteile, Nachteile 2. Wie funktioniert Flash Memory? Spezielle Technologie Schreiben Lesen Seite 2 Übersicht 3. Wo wird Flash Memory eingesetzt? Anwendungen

Mehr

Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes

Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes Grundlagen der Informatik III Wintersemester 2010/2011 13. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la

Mehr

Epromologie, Grundwissen

Epromologie, Grundwissen Epromologie, Grundwissen von Peter Bee und Erwin Reuß EPROM's, oder ROM's, sind eine sehr nützliche Sache. Eingesetzt werden sie immer dann, wenn ein Programm sofort nach dem Einschalten des Computers

Mehr

[SPEICHERCHIPS-TECHNOLOGIEN]

[SPEICHERCHIPS-TECHNOLOGIEN] 2009 Fachseminar Autor: Prof. Dr. Karl Otto Linn [SPEICHERCHIPS-TECHNOLOGIEN] Inhaltsverzeichnis 1 ERKLÄRUNG... 4 2 MOTIVATION... 4 3 EINLEITUNG... 4 4 SPEICHERCHIPS-TECHNOLOGIEN... 6 4.1 Flüchtiger Speicher...

Mehr

Mikrorechner-Technik

Mikrorechner-Technik Springer-Lehrbuch Mikrorechner-Technik Band II Busse, Speicher, Peripherie und Mikrocontroller Bearbeitet von Helmut Bähring Neuausgabe 2002. Taschenbuch. xxvii, 425 S. Paperback ISBN 978 3 540 43693 5

Mehr

Interdisziplinäres Laborpraktikum. Master ET. Versuch 783. Digitale Speicher

Interdisziplinäres Laborpraktikum. Master ET. Versuch 783. Digitale Speicher Interdisziplinäres Laborpraktikum Master ET Versuch 783 Digitale Speicher Institut für Nanoelektronik E-9 Technische Universität Hamburg-Harburg, 2009 Stand: 25.03.2009, Lait Abu-Saleh 1. Einleitung In

Mehr

1 Grundlagen Digitaltechnik und Boolesche Algebra

1 Grundlagen Digitaltechnik und Boolesche Algebra Zahlendarstellungen Boolesche Logik Elementare digitale Grundschaltungen Digitale Speicherschaltungen WS 2010/11, 19.10.2010 Folie 1 1.1 Zahlendarstellung Darstellung einer Zahl d mit einer Länge von N

Mehr

Grundlegendes zum PC

Grundlegendes zum PC Grundlegendes zum PC Grundsätzlicher Aufbau eines PC Bild eines PC Beschreibung Eingabegeräte Ausgabegeräte Speicher Sonstige Bild eines PC Beschreibung Sind alle gleich die PC Sind in 3 bereiche eingeteilt:

Mehr

- Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden

- Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden sequentielle Schaltungen: digitale Schaltung mit inneren Rückführungen sie haben eine zeitsequentielle Arbeitsweise, wobei die einzelnen diskreten Zeitpunkte durch innere Zustände repräsentiert werden

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

Speichertechnologien. Über das richtige Ablegen von Bits & Bytes. A. Steininger / TU Wien 1

Speichertechnologien. Über das richtige Ablegen von Bits & Bytes. A. Steininger / TU Wien 1 Speichertechnologien Über das richtige Ablegen von Bits & Bytes A. Steininger / TU Wien 1 Überblick Funktionsprinzipien von Speichern Klassifikation von Speichern ROM, SRAM, DRAM: Aufbau, Varianten, Anwendung,

Mehr

Technische Informatik 1

Technische Informatik 1 Technische Informatik 1 1 Einleitung Lothar Thiele Computer Engineering and Networks Laboratory Technische Informatik 1 2 Was ist Technische Informatik? A. Ralston, E.D. Reilly: Encyclopedia of Computer

Mehr

Speicherung digitaler Signale

Speicherung digitaler Signale Speicherung digitaler Signale von Fabian K. Grundlagen Flipflops Bisher: Schaltungen ohne Speichermöglichkeit Jetzt: Speichermöglichkeit durch Flipflops Flipflops Grundlagen Flipflops Was sind Flipflops?

Mehr

Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel

Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel 2 Der Mikrocontroller Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel 1 beschrieben. Auf dem Chip sind die, ein ROM- für das Programm, ein RAM- für die variablen

Mehr

Lerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk

Lerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk . Kingston DIMM Riegel, High-End RAM mit Passiv-Kühlung Autor: Ramon Schenk Inhaltsverzeichnis 1 Übersicht Dokumentation... 2 2 Der... 2 2.1 Erläuterung... 2 2.2 Speicherverfahren... 2 2.3 Bedeutung des

Mehr

Grundlagen der Digitaltechnik

Grundlagen der Digitaltechnik Grundlagen der Digitaltechnik Eine systematische Einführung von Prof. Dipl.-Ing. Erich Leonhardt 3., bearbeitete Auflage Mit 326 Bildern, 128 Tabellen, zahlreichen Beispielen und Übungsaufgaben mit Lösungen

Mehr

Teil 2.3. Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten?

Teil 2.3. Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten? Speichern von Daten Teil 2.3 Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten? 1 von 23 Inhaltsverzeichnis 3... Speicher sind Wichtig! 4... Speicher Einheiten 7... Flüchtiger Speicher

Mehr

Microcomputertechnik

Microcomputertechnik Microcomputertechnik mit Mikrocontrollern der Familie 8051 Bearbeitet von Bernd-Dieter Schaaf 2. Auflage 2002. Buch. 230 S. Hardcover ISBN 978 3 446 22089 8 Format (B x L): 16 x 22,7 cm Gewicht: 407 g

Mehr

Speicherung von Signalen - Flipflops, Zähler, Schieberegister

Speicherung von Signalen - Flipflops, Zähler, Schieberegister Lehrbehelf für Prozessregelung und echnerverbund, 3. Klasse HTL Speicherung von Signalen - Flipflops, Zähler, Schieberegister S - Flipflop Sequentielle Schaltungen unterscheiden sich gegenüber den kombinatorischen

Mehr

Digitaltechnik. Digitaltechnik Teil 3-1 - Prof. Komar. Teil 3: Programmierbare Logik. Inhaltsverzeichnis

Digitaltechnik. Digitaltechnik Teil 3-1 - Prof. Komar. Teil 3: Programmierbare Logik. Inhaltsverzeichnis Digitaltechnik Teil 3-1 - Prof. Komar Digitaltechnik Teil 3: Programmierbare Logik Inhaltsverzeichnis Speicher... 2 Umlaufspeicher, FIFO, LIFO... 3 Halbleiterspeicher (Matrixspeicher)... 5 Nichtflüchtige

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

Prozessintegration und Bauelementearchitekturen

Prozessintegration und Bauelementearchitekturen Prozessintegration und Bauelementearchitekturen Einleitung Überblick über die Silicium-Technologie CMOS-Technik Bipolar und BiCMOS - Technik Speicher Grundlagen Dynamische Speicherzelle (DRAM) Statische

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

1 Mikrocontroller. Mikroprozessortechnik MFB. Speicher, Programmübertragung

1 Mikrocontroller. Mikroprozessortechnik MFB. Speicher, Programmübertragung 1 Mikrocontroller... 1 1.1 Speicherarchitekturen bei uc... 1 1.2 Externer Speicher (Programm/Daten)... 2 1.3 Speicher als Peripherie... 2 2 Speichertechnologien... 2 2.1 RAM... 2 2.2 ROM... 2 2.3 PROM...

Mehr

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen

Mehr

SSDs: Grundlagen + Konfiguration für hohe Performance

SSDs: Grundlagen + Konfiguration für hohe Performance SSDs: Grundlagen + Konfiguration für hohe Performance Werner Fischer, Technology Specialist Thomas-Krenn.AG Thomas Krenn Roadshow 2010 11.10. Berlin 12.10. Hamburg 14.10. Köln 19.10. Frankfurt 20.10. Stuttgart

Mehr

Michael Gründl CS CN 24.09.2004. Themen:

Michael Gründl CS CN 24.09.2004. Themen: Themen: RAID: - Level - Parity (Referat Neuser) - Physikalischer Aufbau o Software-Raid o Hardware-Raid o Konfiguration (siehe Übung) - Speichernetze o DAS o NAS o SAN Halbleiterspeicher: - Übersicht -

Mehr

PC-Speichertechnologien im Überblick

PC-Speichertechnologien im Überblick PC-Speichertechnologien im Überblick Student: Martin Stephan Matrikel-Nr.: 11556 Fach: LCT Labor-Computertechnik Studiengang: Technische Informatik Angewandte Informatik Semester: I7I 1 Inhaltsverzeichnis

Mehr

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit)

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit) Der Demo-Computer besitzt einen 4Bit-Mikroprozessor. Er kann entsprechend Wörter mit einer Breite von 4 Bits in einem Schritt verarbeiten. Die einzelnen Schritte der Abarbeitung werden durch Lampen visualisiert.

Mehr

Ersetzt Solid State Memory die Festplatte?

Ersetzt Solid State Memory die Festplatte? Dr. Axel Koester Technologist IBM Systems & Technology Group Ersetzt Solid State Memory die Festplatte? Wird Speicher weiterhin billiger? Ersetzt Flash Memory die Festplatte? Quo vadis, Virtualisierung?

Mehr

Praktikum Grundlagen der Elektronik

Praktikum Grundlagen der Elektronik Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung

Mehr