Parallel Computing Platforms

Größe: px
Ab Seite anzeigen:

Download "Parallel Computing Platforms"

Transkript

1 Parallel Computing Platforms Hardware Modelle M. Thaler, TG208, Februar 15 1 Literatur [Mattson] pp [Grama] Chapter2, pp [Gove] pp [Rauber] Kapitel 1, pp Intel Manuals - AMD Manuals 1

2 40 Jahre Prozessorentwicklung Intel 4004 (1971) Core i7 (2008) Intel Bit 12 mm Transistoren 750 khz 100 KOPS Core i7 64-Bit 263 mm 2 800M Transistoren 3.2 GHz 33 GFLOPS Februar 15 2 i7 ~ 300'000 x Transistoren ~ 22 x Fläche ~ 300'000 x Operation (! OPS vsflops) Anmerkungen - 33 GFLOPS: im Durchschnitt (Peak = 51GFLOPS) 2

3 Um was geht es? Programmiermodell Uni-Prozessor für Programmierer vollständig transparent - Instruktionsreihenfolge in Program Order - Speichermodell Program Order, Cache versteckt Latenz - Programmierer muss sich nicht um HW kümmern concurrent execution mit Betriebssystemunterstützung Programmiermodell Multi-Prozessoren für Programmierer transparent? - Einfluss parallele Hardware Architektur Programmierung? - Speichermodell und Cache? - automatische Parallelisierung? parallel execution... was ist anders? Februar 15 3 concurrent - each program makes progress with time parallel -thingshappenat thesametime 3

4 slide... um was geht es? Mögliche parallele Architekturen? 3 Rechnerkomponenten - CPU - main memory - bus/ network CPU bus/ network memory Fragestellung wie Komponenten zu Mehrprozessor-System kombinieren? was ist für Programmierer anders bei mehreren Prozessoren? Modelle parallele Systeme verteilte Systeme Februar

5 ... um was geht es? 3 grundlegende Modelle für Parallelrechner CPU C C C C C C C shared memory C C C C C Shared Memory Multi-Prozessor M M M C C C C M M C C M M C interconnect C M M C Message-Passing Multi-Prozessor (Multi-Computer) C M C M C M lokaler Speicher vollständiger Rechner C+M C+M C+M Internet C+M Distributed System (Cloud) C+M C+M Februar 15 5 Shared Memory Multiprozessor: tightly coupled - z.b. Multicore Prozessoren - Eigenschaften alle CPU's identisch gemeinsamer Speicher - Programmierung relativ einfach - Datenaustausch über Speicher: data acces ~60ns (DRAM) Message-Passing Multi-Prozessor, Multi-Computer: loosly coupled - Eigenschaften CPU mit lokalem Speicher über Verbindungsnetzwerk verbunden: enge Kopplung - Programmierung aufwendiger als Shared Memory Message Passing Systems (z.b. MPI) - Datenaustausch über Meldungen, Latenz ~10ms - 100ms Verteilte System (Cloud): loosely coupled - Eigenschaften vollständige Systeme über Internet verbunden: loose Kopplung - Programmierung etwa wie Message-Passing - Datenaustausch. ähnlich wie bei Message Passing 5

6 Lehrziele Sie können parallele Systeme mit Flynn'sSchema klassifizieren und diskutieren erklären, wie Instruktions-Ströme als Hardware Threads auf Prozessoren ausgeführt werden die wichtigsten Einflussfaktoren der Hardware auf die Parallelverarbeitung aufzählen und diskutieren Sie können Problemstellungen um Caches in parallelen Systemen erklären und diskutieren erklären, um was es beim MemoryModel geht und welchen Einfluss das MemoryModel auf die Programmierung paralleler System hat Februar

7 Inhalt Flynn's Klassifikation Instruktionsausführung Multicore / Manycore Prozessoren Das Cache System Memory Consistency Models Februar

8 slide Flynn's Klassifikation (1972) Klassifikation nach Anzahl unabhängiger Instruktionströme unabhängiger Datenströme instructions in data control unit 4 Kombinationen SISD single instruction- single data SIMD single instruction- multiple data MISD multiple instruction- single data MIMD multple instruction- multiple data Definiert Programmiermodell Anwendungsdomänen CPU processor out data Februar

9 ... Flynn SISD ein Instruktionsstrom, ein Datenstrom typische Einprozessor von Neumann Architektur kein paralleler Rechner typische serielle Ausführung instructions in data control unit processor out data Februar

10 ... Flynn SIMD alle Prozessoren gleiche Instruktion auf verschiedene Daten typische Vertreter - Vektorprozessoren, GPU's, z.t. Signalprozessoren typische Anwendungen - fine-grained Paralellität mit wenig Interprozesskommunikation - z.b. Vektoraddition instructions in data in data in data in data in data control unit processor out data processor out data processor out data processor out data processor out data Februar SIMD - single instruction- multiple data SSE bei Intel und AMD Prozessoren SIMT bei GPUs - Single Instruction Multiple Threads - mehrere SIMD Processoren, die mehrere "Threads" emulieren unterstützt SPMD Pattern - Single Program Multiple Data 10

11 ... Flynn MISD alle Prozessoren verschiedene Programme auf gleichen Daten sehr geringe Bedeutung typische Anwendungen - Filterbank auf gemeinsamen Datenstrom - verschiedene Algorithmen zum Knacken von verschlüsselten Daten instructions instructions instructions instructions instructions in data control unit control unit control unit control unit control unit processor processor processor processor processor out data out data out data out data out data Februar

12 ... Flynn MIMD jeder Prozessor verschiedene Programm, verschiedene Daten zu unspezifisch weitere Aufteilung notwendig - shared memory(uma, NUMA) - distributed memory heute häufigste parallele Prozessorarchiktektur instructions in data instructions in data instructions in data instructions in data control unit processor out data control unit control unit processor processor interconnect out data out data control unit processor out data Februar Shared Memory - alle Prozessoren haben einen gemeinsamen Adresseraum und damit einen gemeinsamen Hauptspeicher kommunizieren (lesen und schreiben) über gemeinsame Daten (Variablen) UMA uniform memoryaccess - gemeinsamer Adressraum -der Zugriff auf alle Daten dauert gleich lang NUMA non-uniform memory access - gemeinsamer Adressraum -der Zugriff auf die Daten ist verschieden lang, je nach Ort des Speichers 12

13 slide MIMD: Shared Memory Shared Memory: UMA 1) resp. SMP SMP: Symmetric Multiprocessor gemeinsamer Adresseraum (Speicher) alle Prozessoren sind gleich sehr einfach zu programmieren (keine Datenverteilung) Anzahl Prozessoren (CPU's) beschränkt Speicherbandbreite - typische Multicore-Architekturen 1) Uniform Memory Access CPU CPU CPU CPU memory Februar Vorteile -globaler Adressraum ermöglicht benutzerfreundliche Programmierung (Programmierer muss sich nicht um Verteilung der Daten auf die Prozessoren kümmern) - Datenaustausch zwischen Tasks schnell und uniform Nachteile - Speicher und CPU skalieren nicht gemeinsam - Programmierer für Synchronisation verantwortlich Programmierung -Threads -openmp -etc. Die meisten aktuellen Supercomputer gehören zu dieser Klasse Viele MIMD-Computer enthalten SIMD Komponenten 13

14 ... MIMD: Shared Memory Shared Memory: NUMA 1) gemeinsamer Adresseraum, verschiedene Zugriffszeiten ein Speicherbereich "näher" am Prozessor reduziert Bandbreitenproblem Verteilung der Daten notwendig: Lokalitätsproblem CPU CPU CPU CPU CPU CPU CPU CPU memory memory CPU CPU CPU CPU memory memory CPU CPU CPU CPU 1) Non-Uniform Memory Access Februar Vorteile und Nachteile ähnlich wie bei SMP - logisch gleiche Programmierung wie bei SMP/UMA - Lokalität der Daten muss berücksichtigt werden - Synchronisation aufwendiger (Zugriffszeiten) locking von gemeinsamen Daten - Datenzugriffe transparent für Programmierer (wie bei SMP) Zugriffszeit Performance Trend sichtbar in Richtung NUMA -es können nicht beliebig viele CPU'san einen Speicher angeschlossen werden 14

15 ... MIMD: Distributed Memory Distributed Memory jeder Prozessor hat einen eigenen Adressraum Datenkommunikation über "message passing" - Zugriffszeiten abhängig von Technologie: wie Shared Memory bis mehrere Grössenordnung langsamer weitere Aufteilung in - MPP (massively parallel): networking eng mit gekoppelt - Clusters: off the shelf Computers and Networks interconnection network CPU CPU CPU CPU memory memory memory memory Februar Vorteile - Speicher skaliert mit Anzahl Prozessoren - schneller Zugriff auf lokalen Speicher - Kosten: off the shelf componenten Nachteile -Programmierer muss sich um viele Details der Kommunikation kümmern - Abbildung von globalen Datenstrukturen auf die Speicherorganisation ist explizit (durch Programmierer) - Latenz der Meldungen muss berücksichtigt werden communication and computation in parallel Programmierung - z.b. mit MPI (openmpi): Message Passing Interface Cluster mit Linux Beowulf clusters 15

16 ... MIMD Hybride Systeme Rechnerknoten mit eigenen Adressräumen jeder Knoten für sich SMP clustersof SMP Grids nutzen verteilte heterogene Systeme verbunden über LANs oder WANs(Internet) Unterschied zu Clusters - keine gemeinsame Verwaltung - Ressourcen gehören verschiedenen Organisatoren Februar Ein typischer hybrider Multicore Prozessor - IBM Cell Broadband Engine 16

17 Instruktionsausführung slide Instruktion z.b. in 4 Schritten fetch decode execute writeback fetch decode execute writeback t 4-stage Pipline: überlappende Schritte instructions issue rate latency fetch decode execute writeback fetch decode execute writeback fetch decode execute writeback fetch decode execute writeback fetch decode execute writeback t Februar Pipelining - macht einzelne Instruktion nicht schneller - mehr Instruktionen pro Zeit starten Programm schneller - erhöht Durchsatz aber nicht Verzögerung Moderne Prozessoren haben n = 4 oder mehr Pipeline Stufen - issue rate: Anzahl Instruktionen pro Zeit - latency: Start Instruktion Resultat verfügbar -Füllzeit: n -1 Probleme (Reduktion Durchsatz) - Datenabhängigkeiten Instruktion benötigt Datenwert von voriger Instruktion Latency abwarten (4 cylces) - Kontrollabhängigkeiten Sprungbefehle Pipeline muss sich neu füllen (Füllzeit) 17

18 ... moderne Prozessoren Mehrere Pipelines verschiedene Instruktionstypen - Integer - Float - Memory - Branch instructions integer pipeline float pipeline memory pipeline finish branch pipeline Februar Modernen Prozessoren mehrere Pipelines für die verschieden Instruktionstypen 18

19 Hyperthreading slide Idee konsekutive Instruktionen unabhängiger Hardware Thread - Instruktionen überlappen nicht pro Hardware Thread ein vollständiger Registersatz - Hardware Threads unabhängig - "Software Threads" Hardware Threads Betriebssystem sieht CPU pro Thread Februar Hyperthreading: grundsätzliche Idee -jeder Hardware Threadbesitzt einen eigenen Registersatz (alle Register, inkl. PC (IP)), die Hardware Threadsnutzen jedoch die Pipeline gemeinsam (jedoch einen anderen Slot) Register Set 1 Register Set 2 Register Set 3 Pipeline Register Set 4 -obiges Beispiel: vor jedem FetchZyklus wird der Registersatz umgeschaltet - Hardware Threads eigenständige Threads weniger Stalls wegen reduzierter Abhängigkeiten 19

20 ... Hyperthreading Eigenschaften Rechenressourcen und Caches gemeinsam genutzt logische oder virtuelle Prozessoren relativ kleine zusätzliche Chipfläche notwendig (~ +5%) weniger Pipeline Stalls pro Thread wegen - reduzierten Datenabhängigkeiten - Sprungbefehlen Performancegewinn abhängig von Anwendung - übliche Anwendungen ca. 15% -30% - unabhängige Software Threads bis ca. 90% wenn Prozessor-Ressourcen kein Flaschenhals - Cache, etc. Februar

21 slide Multicore vs. Manycore Multicore team of oxen Cores - optimiert als standalone"workhorses" - ein oder mehrere hardware threads - als Single Core Prozessor autonom Manycore flock of chickens Cores - optimiert für Zusammenarbeit (ALU) - reduzierte individuelle Performance - arbeiten immer zusammen SIMD Februar

22 Multicore Architektur Intel i7 Multicore (1 Chip) Nehalem Microarchitektur 2 oder 4 Cores Hyperthreading - 2 HW-Threads/ Core 3 Level Cache Hierarchy thread1 thread2 core 1st level cache 2nd level cache thread1 thread2 core 1st level cache 2nd level cache 4 Core i7 Nehalem, Quelle Intel 3rd level cache memory Februar Wichtige für Parallel Programmierung - Anzahl Cores und Hardware Threads - Cache System Threads Hardware Threads virtuelle CPU's - simultaneous multi threading oder hyperthreading -2-way 2 threadsper core Intel I7-2 Cores mobile Anwendungen (Laptops) -4/6 Cores PC's Cache Daten -1st level datacache, 32 KB, 4 clocklatency instrcache, 32 KB, - -2nd level dataund instrcache, 256 KB, 10 clocklatency -3rd level date und instrcache, 8 MB, clocklatency 4 MB für mobile Anwendungen -line size64 Bytes Die meisten Multicore-Prozessoren haben eine ähnliche Architektur 22

23 slide Manycore GPU's Graphics Processing Units mehrere 100 bis 1000 "Prozessoren" hohe Speicherbandbreite SIMD Architektur ursprünglich für Graphik entwickelt - heute oft für Datenverarbeitung verwendet Hersteller NVIDIA - Programmierung OpenGL, CUDA, opencl AMD (ATI) - Programmierung OpenGL, opencl(stream processing) "GPGPU" Februar Hinweis - werden die GPU ausschliesslich für Rechenzwecke verwenden keine Graphikprogrammierung - GPGPU General Purpose Graphics Processor Unit 23

24 ... GPU's Beispiel: AMD HD compute units(simd) 16 stream cores 5 processing elements 1600 processing elements compute unit stream core Februar ATI HD computeunits(simd unit) mit je 16 streamcores -jedes streamcoremit 5 processingelements, Registern und eine branch unit Processing elements - 32 bit float: 4 Operation oder -64 bitfloat: 2 addsoder 1 mul oder -24 bitint: 4 addoder mul -plus 1 mal: Spezialfunktionen, 32 bitfloat Operation, 32 bitintadd 2.15 Milliarden Transistoren (20nm) 154 GB/sec Speicherbandbreite 850 MhzClock Processing power single precision: 2.72 TeraFLOPS doubel precision: TeraFLOPS Max Power 188 Watt Hinweis -im Praktikum steht eine ATI V5800 mit 10 ComputeUnits zur Verfügung 24

25 Einfluss paralleler Hardware Wie/wo beeinflusst HW die Performance? Leistungsverbrauch und Clock Frequenz Speichersystem - Speicherhierarchie - Konsistenzmodelle Wie geht der Programmiere damit um? Februar

26 Energieverbrauch Leistungsaufnahme P P ~ Kapazität, Frequenz und Speisespannung P ~ C f V ~ C f ~ NCores f f ~ V C~ N Cores Rechenleistung Performance ~ Anzahl Cores und Frequenz Mehrere Cores mit gleicher Architektur was bringt's? Perf ~ N Cores f Februar Leistungsaufnahme steigt proportional zu -Taktfrequenz, Versorgungsspannung 2 und Kapazität eines Chips -Taktfrequenz und Versorgungsspannung verhalten sich ebenfalls proportional P ~ Cf 3 Beispiel: f f/2 und N Cores 2 N Cores Perf = P = 2N 1 2 Cores f 2N Cores 3 f 2 = = f N 2 8 N Cores Cores f 3 = 1 4 N Cores f 3 Probleme Power Wall - Leistungsaufnahme kann nicht mehr erhöht werden Leistungsdichte zu hoch - Leckströme steigen mit sinkender Spannung Verlustleistung 26

27 Main Memory and Caches Wieso? Zugriff auf Hauptspeicher langsam Zugriffszeit halbiert sich nur ca. alle 6 Jahre CPU -MemoryPerformance Gap memory gap Februar

28 ... Caches Wie funktionierts? CPU greift auf "Wort" zu - in Cache io - sonst Zugriff auf Datenblock mit "Wort" im Speicher CPU cache memory word block (line) Zugriffszeit T a T a nicht deterministisch Wahrscheinlichkeit, dass Wort im Cache = T C + (1-h) T M = T C + m T M Februar Cache funktioniert wegen Lokalitätsprinzip: Daten liegen örtlich und zeitlich nahe beieinander Mittlere Zugriffszeit hängt ab von -Zugriffszeit auf Cache T C -Zugriffszeit auf Speicher T M - Hitrate h Wahrscheinlichkeit, dass Wort in Cache Missrate m Wahrscheinlichkeit, dass Wort nicht in Cache -i.a. gilt h > 0.9 resp. m < 0.1 Mehrere Caches - zweistufig T a =T C1 + m C1 T C2 + m C1 m C2 T M - dreistufig T a =T C1 + m C1 T C2 + m C1 m C2 T C3 + m C1 m C2 m C3 T M 28

29 ... Caches Zugriffszeiten auf Caches Level 1 ~ 4Zyklen Level 2 ~ 10Zyklen Level 3 ~ 40Zyklen Februar Beispiel -Clock 2.5GHz -> T = 0.4 ns -Level ns -Level ns -Level ns -Memory to CPU: ~60.0 ns (random) sequentiell ~4 ns (26 ns: alle Bytes einer Cache Line lesen) -Annahme für alle Stufen: h = 0.9 -> m = 0.1 Ta = 1.6 ns ns ns ns Ta = 1.6 ns ns ns ns Ta = 2.2 ns immittel 29

30 Caches bei Multiprozessoren Mehrere Cores jedes Cores hat eigene Caches Caches auf gleichem Level gemeinsame Daten mehrere Kopien Mehrfach-Kopien in Caches müssen konsistent sein gleicher Wert lesen kein Problem schreiben Kopien konsistent halten Lösung Cache Coherence garantiert, dass schlussendlich alle Datenkopien aufdatiert sind z.b. MESI Protokoll Februar

31 Cache Coherence: MESI-Protokoll Cache-Konsistenz: SMP Systeme Zustände von Cache Lines Modified - Cache Line wurde modifiziert - nur in diesem Cache vorhanden Exclusive - Cache Line ist gleich wie Speicher - nur in diesem Cache vorhanden Shared - Cache Line ist gleich wie Speicher - in mehr als einem Cache vorhanden Invalid - Cache Line enthält keine gültigen Daten Februar Ein sehr häufig verwendetes Protokoll - oft auch in modifizierter Form MESI Protokoll regelt "read hit", "read miss", "write hit" und "write miss" für alle am Bus angeschlossenen Caches Cache Controller -überwachen Bus (snoop snoopingcache) und reagieren auf CoherenceSignale entsprechend dem Protokoll mit Zustandsänderungen siehe rote Pfeile Mehrere Cache Levels - Cache Zustände werden auf allen Levels unterhalten - Schreiben write through zum busnächsten Cache Weiter Information siehe Literatur 31

32 ... MESI-Protokoll Snooping Cache Controlerüberwachen Bus und regeln Konsistenz gemäss MESI-Protokoll MESI-Zustände Modified Exclusiv Shared Invalid Cache Line gültig? Speicherkopie? Kopien in anderen Caches? Schreiben der Line bewirkt... ja veraltet/ungültig nein geht nicht auf Bus ja gültig nein geht nicht auf Bus ja gültig ja (möglich) geht auf Bus & Caches aufdatieren nein - ja (möglich) direkt auf Bus Februar Lokale Ereignisse lösen - eine Zustandsänderung im "lokalen" Cache aus - eine Zustandsänderung in den "entfernten" Caches aus event read hit {M, E} read miss {I} write hit {S, E} write miss {I} local use local copy I S or I E {S, E} M I M remote no action {S, E, M } S {S, E, M } I {S, E, M } I Wenn eine Cache Line den Zustand von M X oder E S wechselt, muss zuerst der Hauptspeicher aufdatiert werden: -z.b. ReadMiss in einem anderen Cache 32

33 ... Cache Coherence Gemeinsame Daten (shared memory) häufige Schreib-/ Lese-Zugriffe auf örtlich nahe zusammen liegende Daten, z.b. Arrays, Structs, etc. - viel Busverkehr mit Speicher langsam weil T M >> T C führt u.u. zu - false sharing Zugriffe mehrerer Cores auf Daten in gleicher Cache Line viel Schreibverkehr mit Speicher - conflict misses/ capacity misses Daten aus letztem Cache (bei Bus) "verdrängt", aber gerade wieder benötigt führt zu Thrashing(dauerndes ein-/auslagern der Daten) Februar

34 ... Cache Coherence Hyperthreading Hardware Threads in gleichem Core gemeinsame Caches Lösungsansätze Daten so lokalwie möglich halten - Daten in lokalen Variablen verarbeiten, erst wenn nötig zurückschreiben - Datenstrukturen auf Cache Line Länge erweitern (Padding) Datenorganisation cache aware - Datenzugriff mit Schrittweite >= Cache Line - Datengruppierung Mehrfachverwendung geeignete Algorithmenwahl Februar

35 Memory consistency models Memory consistency model für SMPs eine formale Spezifikation (Vertrag) - wie der Programmierer Speicherzugriffe sieht erklärt den Unterschied, zwischen dem Verhalten, - das der Programmierer erwartet - und wie sich das System wirklich verhält für jede Programmiersprache definiert Intuitive Wahrnehmung Lesen gibt den zuletzt in den gleichen Speicherplatz geschriebenen Wert zurück Uniprozessoren: "zuletzt" ist definiert mit der Program Order - Reihenfolge der Speicheroperationen im Programm Februar siehe z.b. -S. V. Adve, K. Gharachorloo, "Shared Memory Consistency Models: A Tutorial", WRL Research Report, 95/7 Palo Alto, USA. 35

36 ... memory consistency models Uniprozessor Systeme Sicht Programmierer Program Order Optimierungen resp. re-ordering durch Compiler, Prozessor - erlaubt, solange "ProgramOrder" eingehalten - z.b. read-write reorder, out of order execution, etc. Multiprozessor Systeme SMP Speicheroperationen - parallel, d.h gleichzeitig - cache coherence, - write buffer Definition von Konsistenzmodellen notwendig - sequentielle Konsistenz (Leslie Lamport, 1975) - relaxed Konsistenz (alle heutigen Rechner-Systeme) Februar Shared Memory Systeme - jedes Core sieht gleichen, virtuellen Adressraum program order -Programm wird so ausgeführt, dass vom Programmierer vorgesehene Datenabhängigkeiten Kontrollabhängigkeiten eingehalten werden Moderne Prozessoren (Hardware) - halten logische "program order" ein - aber ordnen Instruktionsausführung neu out of order execution data prefetch write buffer(caches) etc. Compiler (Software) - optimieren Code unter Berücksichtigung der logischen program oder Hinweis: - es gibt auch noch weiter Konsistenzmodelle, siehe [Herlihy] 36

37 ... sequential consistency 1) Sicht des Programmierers zu jeder Zeit ein Prozessor mit Speicher verbunden Operationen einzelner Prozessoren - in programorder Operationen aller Prozessoren - in programorder - aber ineinander verschachtelt Implementation - möglich - restriktiv viele Optimierungen nicht möglich Relaxed memory Konsistenzmodelle einfacher zu implementieren, erlauben mehr Optimierungen 1) Leslie Lamport P 1 P 2 P 3 P N memory Februar Leslie Lamport -A multiprocessorsystemissequentiallyconsistentiftheresultof anyexecutionisthesameas iftheoperationsof all processors wereexecutedin somesequentialorder, and theoperationsof eachindividualprocessorappearin thissequencein theorder specified by its program Sequentielle Konsistenz -ein globaler Speicher, wird zufälligüber Schalter mit einem Prozessor verbunden auch mehrere Speicheroperationen von einem Prozessor möglich -jeder Prozessor führt seine eigenen Speicheroperationen in program order aus -der Schalter erzeugt die globale Serialisierungfür alle Prozessoroperationen Shared Memory Prozessoren (Multicores) - verwenden i.a. relaxed Speichermodelle -verwenden writebufferorstore-buffer(cachebypass) writebufferforwardingon read(lokaler Prozessor) - Speicheroperationen müssen Speicherhierarchie durchlaufen - Prozessoren out of order execution, etc. - Compiler Neuordnung von Instruktionen -seeeg. [Herlihy], p

38 Relaxed Memory Konsistenzmodelle Verschiedene Gründe Optimierung der Ausführungsreihenfolge von Instruktionen Write Buffer, etc. Z.B. Write Buffer wenige Worte schneller als Cache write through policy CPU cache memory Februar

39 Konsequenzen Relaxed Memory Model Speicheroperationen nicht gleiche Reihenfolge für alle Cores Daten u.u. noch nicht durch Speicherhierarchie propagiert Beispiel Petersons Algorithmus kritischer Abschnitt für 2 Tasks: lockfree(nur Software) flag[0] = flag[1] = false; turn = 0; criticaltask0() { flag[0] = true; turn = 1; while (flag[1] && turn == 1) {} /* critical section */ } flag[0] = false; criticaltask1() { flag[1] = true; turn = 0; while (flag[0] && turn == 0) {} /* critical section */ } flag[1] = false; Februar Algorithmus abhängig von Reihenfolge Zuweisung an -flag[] -turn "der letzte der turn setzt muss warten (wenn beide gleichzeitig in den kritischen Abschnitt eintreten wollen)" - arbeitet korrekt auf Uniprozessorsystemen -funktioniert nicht zuverlässig auf Multiprozessorsystem einem relaxedmemorymodell, z.b. Intel I7, Dual Core: Fehlerrate ~0.015%, erlaubt store-buffer forwarding Lösungen - Speichern (Laden) der Daten erzwingen volatile deklararieren memory fence Instruktionen verwenden - Intel: Instruktion mfence 39

40 Take Home Februar

Proseminar Rechnerarchitekturen. Parallelcomputer: Multiprozessorsysteme

Proseminar Rechnerarchitekturen. Parallelcomputer: Multiprozessorsysteme wwwnet-texde Proseminar Rechnerarchitekturen Parallelcomputer: Multiprozessorsysteme Stefan Schumacher, , PGP Key http://wwwnet-texde/uni Id: mps-folientex,v

Mehr

Systeme 1. Kapitel 6. Nebenläufigkeit und wechselseitiger Ausschluss

Systeme 1. Kapitel 6. Nebenläufigkeit und wechselseitiger Ausschluss Systeme 1 Kapitel 6 Nebenläufigkeit und wechselseitiger Ausschluss Threads Die Adressräume verschiedener Prozesse sind getrennt und geschützt gegen den Zugriff anderer Prozesse. Threads sind leichtgewichtige

Mehr

Cache-Kohärenz und -Konsistenz. Betreuer: Prof. Brüning Veton Kajtazi Mat.-Nr.: Universität Heidelberg

Cache-Kohärenz und -Konsistenz. Betreuer: Prof. Brüning Veton Kajtazi Mat.-Nr.: Universität Heidelberg Cache-Kohärenz und -Konsistenz Betreuer: Prof. Brüning Veton Kajtazi Mat.-Nr.: 3220501 Universität Heidelberg Inhaltsverzeichnis Wozu Caches? Unterschied Kohärenz und Konsistenz MESI-Protokoll Fazit 2

Mehr

2 Rechnerarchitekturen

2 Rechnerarchitekturen 2 Rechnerarchitekturen Rechnerarchitekturen Flynns Klassifikation Flynnsche Klassifikation (Flynn sche Taxonomie) 1966 entwickelt, einfaches Modell, bis heute genutzt Beschränkung der Beschreibung auf

Mehr

Mikrocontroller Grundlagen. Markus Koch April 2011

Mikrocontroller Grundlagen. Markus Koch April 2011 Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede

Mehr

Ein kleiner Einblick in die Welt der Supercomputer. Christian Krohn 07.12.2010 1

Ein kleiner Einblick in die Welt der Supercomputer. Christian Krohn 07.12.2010 1 Ein kleiner Einblick in die Welt der Supercomputer Christian Krohn 07.12.2010 1 Vorschub: FLOPS Entwicklung der Supercomputer Funktionsweisen von Supercomputern Zukunftsvisionen 2 Ein Top10 Supercomputer

Mehr

Übersicht. Nebenläufige Programmierung. Praxis und Semantik. Einleitung. Sequentielle und nebenläufige Programmierung. Warum ist. interessant?

Übersicht. Nebenläufige Programmierung. Praxis und Semantik. Einleitung. Sequentielle und nebenläufige Programmierung. Warum ist. interessant? Übersicht Aktuelle Themen zu Informatik der Systeme: Nebenläufige Programmierung: Praxis und Semantik Einleitung 1 2 der nebenläufigen Programmierung WS 2011/12 Stand der Folien: 18. Oktober 2011 1 TIDS

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

Einführung in die technische Informatik

Einführung in die technische Informatik Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen

Mehr

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer ITIS-D'' IT-Infrastruktur WS 2014/15 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. Foliensatz D'': Rechnerstrukturen, Teil 3 v1.0, 2014/11/27 Folie D''-1 Dieser Foliensatz Vorlesungsübersicht Seminar Wiss.

Mehr

Projektseminar Parallele Programmierung

Projektseminar Parallele Programmierung HTW Dresden WS 2014/2015 Organisatorisches Praktikum, 4 SWS Do. 15:00-18:20 Uhr, Z136c, 2 Doppelstunden o.g. Termin ist als Treffpunkt zu verstehen Labore Z 136c / Z 355 sind Montag und Donnerstag 15:00-18:20

Mehr

Softwarelösungen: Versuch 4

Softwarelösungen: Versuch 4 Softwarelösungen: Versuch 4 Nichtstun in Schleife wird ersetzt durch zeitweilige Zurücknahme der Anforderung, um es anderen Prozessen zu erlauben, die Ressource zu belegen: /* Prozess 0 */ wiederhole flag[0]

Mehr

Die Marvel, ein gedrosselter Supercomputer

Die Marvel, ein gedrosselter Supercomputer Die Marvel, ein gedrosselter Supercomputer Warum ist die Marvel so schnell? Warum ist die Marvel so langsam? Erfahrungen mit dem Softwaresupport Warum ist die Marvel so schnell? Hardware Z.Cvetanovic,

Mehr

Virtueller Seminarordner Anleitung für die Dozentinnen und Dozenten

Virtueller Seminarordner Anleitung für die Dozentinnen und Dozenten Virtueller Seminarordner Anleitung für die Dozentinnen und Dozenten In dem Virtuellen Seminarordner werden für die Teilnehmerinnen und Teilnehmer des Seminars alle für das Seminar wichtigen Informationen,

Mehr

Intel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte

Intel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte Intel 80x86 symmetrische Multiprozessorsysteme Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte Gliederung I. Parallel Computing Einführung II.SMP Grundlagen III.Speicherzugriff

Mehr

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated

Mehr

Anleitung zur Nutzung des SharePort Utility

Anleitung zur Nutzung des SharePort Utility Anleitung zur Nutzung des SharePort Utility Um die am USB Port des Routers angeschlossenen Geräte wie Drucker, Speicherstick oder Festplatte am Rechner zu nutzen, muss das SharePort Utility auf jedem Rechner

Mehr

4D Server v12 64-bit Version BETA VERSION

4D Server v12 64-bit Version BETA VERSION 4D Server v12 64-bit Version BETA VERSION 4D Server v12 unterstützt jetzt das Windows 64-bit Betriebssystem. Hauptvorteil der 64-bit Technologie ist die rundum verbesserte Performance der Anwendungen und

Mehr

In 12 Schritten zum mobilen PC mit Paragon Drive Copy 11 und Microsoft Windows Virtual PC

In 12 Schritten zum mobilen PC mit Paragon Drive Copy 11 und Microsoft Windows Virtual PC PARAGON Technologie GmbH, Systemprogrammierung Heinrich-von-Stephan-Str. 5c 79100 Freiburg, Germany Tel. +49 (0) 761 59018201 Fax +49 (0) 761 59018130 Internet www.paragon-software.com Email sales@paragon-software.com

Mehr

Programmierparadigmen. Programmierparadigmen. Imperatives vs. objektorientiertes Programmieren. Programmierparadigmen. Agenda für heute, 4.

Programmierparadigmen. Programmierparadigmen. Imperatives vs. objektorientiertes Programmieren. Programmierparadigmen. Agenda für heute, 4. Agenda für heute, 4. Mai, 2006 Programmierparadigmen Imperative Programmiersprachen In Prozeduren zusammengefasste, sequentiell ausgeführte Anweisungen Die Prozeduren werden ausgeführt, wenn sie als Teil

Mehr

Lizenzierung von System Center 2012

Lizenzierung von System Center 2012 Lizenzierung von System Center 2012 Mit den Microsoft System Center-Produkten lassen sich Endgeräte wie Server, Clients und mobile Geräte mit unterschiedlichen Betriebssystemen verwalten. Verwalten im

Mehr

Einrichtung des Cisco VPN Clients (IPSEC) in Windows7

Einrichtung des Cisco VPN Clients (IPSEC) in Windows7 Einrichtung des Cisco VPN Clients (IPSEC) in Windows7 Diese Verbindung muss einmalig eingerichtet werden und wird benötigt, um den Zugriff vom privaten Rechner oder der Workstation im Home Office über

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Einführung in die Systemprogrammierung

Einführung in die Systemprogrammierung Einführung in die Systemprogrammierung Speedup: Grundlagen der Performanz Prof. Dr. Christoph Reichenbach Fachbereich 12 / Institut für Informatik 30. April 2015 Eine Aufgabe aus der Praxis Gegeben ein

Mehr

Zeichen bei Zahlen entschlüsseln

Zeichen bei Zahlen entschlüsseln Zeichen bei Zahlen entschlüsseln In diesem Kapitel... Verwendung des Zahlenstrahls Absolut richtige Bestimmung von absoluten Werten Operationen bei Zahlen mit Vorzeichen: Addieren, Subtrahieren, Multiplizieren

Mehr

In 15 einfachen Schritten zum mobilen PC mit Paragon Drive Copy 10 und Microsoft Windows Virtual PC

In 15 einfachen Schritten zum mobilen PC mit Paragon Drive Copy 10 und Microsoft Windows Virtual PC PARAGON Technologie GmbH, Systemprogrammierung Heinrich-von-Stephan-Str. 5c 79100 Freiburg, Germany Tel. +49 (0) 761 59018201 Fax +49 (0) 761 59018130 Internet www.paragon-software.com Email sales@paragon-software.com

Mehr

Lizenzen auschecken. Was ist zu tun?

Lizenzen auschecken. Was ist zu tun? Use case Lizenzen auschecken Ihr Unternehmen hat eine Netzwerk-Commuterlizenz mit beispielsweise 4 Lizenzen. Am Freitag wollen Sie Ihren Laptop mit nach Hause nehmen, um dort am Wochenende weiter zu arbeiten.

Mehr

Formular»Fragenkatalog BIM-Server«

Formular»Fragenkatalog BIM-Server« Formular»Fragenkatalog BIM-Server«Um Ihnen so schnell wie möglich zu helfen, benötigen wir Ihre Mithilfe. Nur Sie vor Ort kennen Ihr Problem, und Ihre Installationsumgebung. Bitte füllen Sie dieses Dokument

Mehr

Grundlagen verteilter Systeme

Grundlagen verteilter Systeme Universität Augsburg Insitut für Informatik Prof. Dr. Bernhard Bauer Wolf Fischer Christian Saad Wintersemester 08/09 Übungsblatt 3 12.11.08 Grundlagen verteilter Systeme Lösungsvorschlag Aufgabe 1: a)

Mehr

Architektur von Parallelrechnern 50

Architektur von Parallelrechnern 50 Architektur von Parallelrechnern 50 Rechenintensive parallele Anwendungen können nicht sinnvoll ohne Kenntnis der zugrundeliegenden Architektur erstellt werden. Deswegen ist die Wahl einer geeigneten Architektur

Mehr

Verwendung des IDS Backup Systems unter Windows 2000

Verwendung des IDS Backup Systems unter Windows 2000 Verwendung des IDS Backup Systems unter Windows 2000 1. Download der Software Netbackup2000 Unter der Adresse http://www.ids-mannheim.de/zdv/lokal/dienste/backup finden Sie die Software Netbackup2000.

Mehr

Parallelrechner (1) Anwendungen: Simulation von komplexen physikalischen oder biochemischen Vorgängen Entwurfsunterstützung virtuelle Realität

Parallelrechner (1) Anwendungen: Simulation von komplexen physikalischen oder biochemischen Vorgängen Entwurfsunterstützung virtuelle Realität Parallelrechner (1) Motivation: Bedarf für immer leistungsfähigere Rechner Leistungssteigerung eines einzelnen Rechners hat physikalische Grenzen: Geschwindigkeit von Materie Wärmeableitung Transistorgröße

Mehr

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock

Mehr

Inhalt. 1 Einleitung AUTOMATISCHE DATENSICHERUNG AUF EINEN CLOUDSPEICHER

Inhalt. 1 Einleitung AUTOMATISCHE DATENSICHERUNG AUF EINEN CLOUDSPEICHER AUTOMATISCHE DATENSICHERUNG AUF EINEN CLOUDSPEICHER Inhalt 1 Einleitung... 1 2 Einrichtung der Aufgabe für die automatische Sicherung... 2 2.1 Die Aufgabenplanung... 2 2.2 Der erste Testlauf... 9 3 Problembehebung...

Mehr

Lizenzierung von Windows Server 2012

Lizenzierung von Windows Server 2012 Lizenzierung von Windows Server 2012 Das Lizenzmodell von Windows Server 2012 Datacenter und Standard besteht aus zwei Komponenten: Prozessorlizenzen zur Lizenzierung der Serversoftware und CALs zur Lizenzierung

Mehr

I N F O R M A T I O N V I R T U A L I S I E R U N G. Wir schützen Ihre Unternehmenswerte

I N F O R M A T I O N V I R T U A L I S I E R U N G. Wir schützen Ihre Unternehmenswerte I N F O R M A T I O N V I R T U A L I S I E R U N G Wir schützen Ihre Unternehmenswerte Wir schützen Ihre Unternehmenswerte Ausfallsicherheit durch Virtualisierung Die heutigen Anforderungen an IT-Infrastrukturen

Mehr

Grundlagen der Parallelisierung

Grundlagen der Parallelisierung Grundlagen der Parallelisierung Philipp Kegel, Sergei Gorlatch AG Parallele und Verteilte Systeme Institut für Informatik Westfälische Wilhelms-Universität Münster 3. Juli 2009 Inhaltsverzeichnis 1 Einführung

Mehr

Die allerwichtigsten Raid Systeme

Die allerwichtigsten Raid Systeme Die allerwichtigsten Raid Systeme Michael Dienert 4. Mai 2009 Vorbemerkung Dieser Artikel gibt eine knappe Übersicht über die wichtigsten RAID Systeme. Inhaltsverzeichnis 1 Die Abkürzung RAID 2 1.1 Fehlerraten

Mehr

Fragen zur GridVis MSSQL-Server

Fragen zur GridVis MSSQL-Server Fragen zur GridVis MSSQL-Server Frage Anmerkung 1.0 Server allgemein 1.1 Welche Sprache benötigt die Software bzgl. Betriebssystem/SQL Server (deutsch/englisch)? 1.2 Welche MS SQL Server-Edition wird mindestens

Mehr

schnell und portofrei erhältlich bei beck-shop.de DIE FACHBUCHHANDLUNG mitp/bhv

schnell und portofrei erhältlich bei beck-shop.de DIE FACHBUCHHANDLUNG mitp/bhv Roboter programmieren mit NXC für Lego Mindstorms NXT 1. Auflage Roboter programmieren mit NXC für Lego Mindstorms NXT schnell und portofrei erhältlich bei beck-shop.de DIE FACHBUCHHANDLUNG mitp/bhv Verlag

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Bitte verwenden Sie nur dokumentenechtes Schreibmaterial!

Bitte verwenden Sie nur dokumentenechtes Schreibmaterial! VO 182.711 Prüfung Betriebssysteme 8. November 2013 KNr. MNr. Zuname, Vorname Ges.)(100) 1.)(35) 2.)(20) 3.)(45) Zusatzblätter: Bitte verwenden Sie nur dokumentenechtes Schreibmaterial! 1 Synchronisation

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

! " # $ " % & Nicki Wruck worldwidewruck 08.02.2006

!  # $  % & Nicki Wruck worldwidewruck 08.02.2006 !"# $ " %& Nicki Wruck worldwidewruck 08.02.2006 Wer kennt die Problematik nicht? Die.pst Datei von Outlook wird unübersichtlich groß, das Starten und Beenden dauert immer länger. Hat man dann noch die.pst

Mehr

WINDOWS 8 WINDOWS SERVER 2012

WINDOWS 8 WINDOWS SERVER 2012 WINDOWS 8 WINDOWS SERVER 2012 IT Fachforum 2012 :: 24.09.-27.09.2012 Andreas Götzfried IT Fachforum::Agenda Windows 8 Windows Server 2012 Zertifizierung WINDOWS 8 Schöne neue Welt Andreas Götzfried Windows

Mehr

peer-to-peer Dateisystem Synchronisation

peer-to-peer Dateisystem Synchronisation Ziel Realisierungen Coda Ideen Fazit Literatur peer-to-peer Dateisystem Synchronisation Studiendepartment Informatik Hochschule für Angewandte Wissenschaften Hamburg 30. November 2007 Ziel Realisierungen

Mehr

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard

Mehr

4.1 Download der App über den Play Store

4.1 Download der App über den Play Store 4 4.1 Download der App über den Play Store Die App TopSec Phone kann über den Play Store auf dem Smartphone oder über das Internet an Ihrem Computer heruntergeladen werden. Um Inhalte laden zu können,

Mehr

Folgende Einstellungen sind notwendig, damit die Kommunikation zwischen Server und Client funktioniert:

Folgende Einstellungen sind notwendig, damit die Kommunikation zwischen Server und Client funktioniert: Firewall für Lexware professional konfigurieren Inhaltsverzeichnis: 1. Allgemein... 1 2. Einstellungen... 1 3. Windows XP SP2 und Windows 2003 Server SP1 Firewall...1 4. Bitdefender 9... 5 5. Norton Personal

Mehr

Nutzung von GiS BasePac 8 im Netzwerk

Nutzung von GiS BasePac 8 im Netzwerk Allgemeines Grundsätzlich kann das GiS BasePac Programm in allen Netzwerken eingesetzt werden, die Verbindungen als Laufwerk zu lassen (alle WINDOWS Versionen). Die GiS Software unterstützt nur den Zugriff

Mehr

2. Braunschweiger Linux-Tage. Vortrag über RAID. von. Thomas King. http://www.t-king.de/linux/raid1.html. 2. Braunschweiger Linux-Tage Seite 1/16

2. Braunschweiger Linux-Tage. Vortrag über RAID. von. Thomas King. http://www.t-king.de/linux/raid1.html. 2. Braunschweiger Linux-Tage Seite 1/16 2. Braunschweiger Linux-Tage Vortrag über RAID von Thomas King http://www.t-king.de/linux/raid1.html 2. Braunschweiger Linux-Tage Seite 1/16 Übersicht: 1. Was ist RAID? 1.1. Wo wurde RAID entwickelt? 1.2.

Mehr

Schritt-Schritt-Anleitung zum mobilen PC mit Paragon Drive Copy 10 und VMware Player

Schritt-Schritt-Anleitung zum mobilen PC mit Paragon Drive Copy 10 und VMware Player PARAGON Technologie GmbH, Systemprogrammierung Heinrich-von-Stephan-Str. 5c 79100 Freiburg, Germany Tel. +49 (0) 761 59018201 Fax +49 (0) 761 59018130 Internet www.paragon-software.com Email sales@paragon-software.com

Mehr

Wir unterscheiden folgende drei Schritte im Design paralleler Algorithmen:

Wir unterscheiden folgende drei Schritte im Design paralleler Algorithmen: 1 Parallele Algorithmen Grundlagen Parallele Algorithmen Grundlagen Wir unterscheiden folgende drei Schritte im Design paralleler Algorithmen: Dekomposition eines Problems in unabhängige Teilaufgaben.

Mehr

WIE ERHÖHT MAN DIE EFFIZIENZ DES BESTEHENDEN RECHENZENTRUMS UM 75% AK Data Center - eco e.v. 1. Dezember 2009

WIE ERHÖHT MAN DIE EFFIZIENZ DES BESTEHENDEN RECHENZENTRUMS UM 75% AK Data Center - eco e.v. 1. Dezember 2009 WIE ERHÖHT MAN DIE EFFIZIENZ DES BESTEHENDEN RECHENZENTRUMS UM 75% AK Data Center - eco e.v. 1. Dezember 2009 HOST EUROPE GROUP Größter Anbieter von standardisierten Managed Hosting Lösungen in Deutschland

Mehr

Anleitung zum Extranet-Portal des BBZ Solothurn-Grenchen

Anleitung zum Extranet-Portal des BBZ Solothurn-Grenchen Anleitung zum Extranet-Portal des BBZ Solothurn-Grenchen Inhalt Anleitung zum Extranet-Portal des BBZ Solothurn-Grenchen 2.2 Installation von Office 2013 auf Ihrem privaten PC 2.3 Arbeiten mit den Microsoft

Mehr

SharePoint Demonstration

SharePoint Demonstration SharePoint Demonstration Was zeigt die Demonstration? Diese Demonstration soll den modernen Zugriff auf Daten und Informationen veranschaulichen und zeigen welche Vorteile sich dadurch in der Zusammenarbeit

Mehr

Raytracing auf Desktop PCs Optimizing Cache Usage (Intel Corp.)

Raytracing auf Desktop PCs Optimizing Cache Usage (Intel Corp.) Raytracing auf Desktop PCs Optimizing Cache Usage (Intel Corp.) von Martin Stöcker Motivation Geschwindigkeit der Prozessoren verdoppelt sich alle 18 Monate (Moore s Law) Geschwindigkeit des Speichers

Mehr

Quanton Manual (de) Datum: 20.06.2013 URL: http://wiki:8090/pages/viewpage.action?pageid=9928792 )

Quanton Manual (de) Datum: 20.06.2013 URL: http://wiki:8090/pages/viewpage.action?pageid=9928792 ) Datum: 20.06.2013 URL: http://wiki:8090/pages/viewpage.action?pageid=9928792 ) Inhaltsverzeichnis 1 quanton flight control rev. 1 3 1.1 Anschlüsse für Peripheriegeräte 3 1.1.1 Eingänge / Ausgänge 3 1.1.2

Mehr

Super rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun?

Super rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun? Super rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun? Marius Mertens 20.02.2015 Super rechnen ohne Superrechner? Warum? Algorithmik und Parallelisierung Wie? Alternative Architekturen

Mehr

OpenMP am Beispiel der Matrizenmultiplikation

OpenMP am Beispiel der Matrizenmultiplikation OpenMP am Beispiel der Matrizenmultiplikation David J. Meder, Dr. Victor Pankratius IPD Tichy Lehrstuhl für Programmiersysteme KIT die Kooperation von Forschungszentrum Karlsruhe GmbH und Universität Karlsruhe

Mehr

5 Speicherverwaltung. bs-5.1 1

5 Speicherverwaltung. bs-5.1 1 5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus

Mehr

8. Bintec Router Redundancy Protocol (BRRP) 8.1 Einleitung

8. Bintec Router Redundancy Protocol (BRRP) 8.1 Einleitung 8. Bintec Router Redundancy Protocol (BRRP) 8.1 Einleitung Im Folgenden wird die Konfiguration von BRRP gezeigt. Beide Router sind jeweils über Ihr Ethernet 1 Interface am LAN angeschlossen. Das Ethernet

Mehr

Protected User-Level DMA in SCI Shared Memory Umgebungen

Protected User-Level DMA in SCI Shared Memory Umgebungen Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen

Mehr

Architektur Verteilter Systeme Teil 2: Prozesse und Threads

Architektur Verteilter Systeme Teil 2: Prozesse und Threads Architektur Verteilter Systeme Teil 2: Prozesse und Threads 21.10.15 1 Übersicht Prozess Thread Scheduler Time Sharing 2 Begriff Prozess und Thread I Prozess = Sequentiell ablaufendes Programm Thread =

Mehr

TTS - TinyTimeSystem. Unterrichtsprojekt BIBI

TTS - TinyTimeSystem. Unterrichtsprojekt BIBI TTS - TinyTimeSystem Unterrichtsprojekt BIBI Mathias Metzler, Philipp Winder, Viktor Sohm 28.01.2008 TinyTimeSystem Inhaltsverzeichnis Problemstellung... 2 Lösungsvorschlag... 2 Punkte die unser Tool erfüllen

Mehr

Konfigurationsanleitung Access Control Lists (ACL) Funkwerk. Copyright Stefan Dahler - www.neo-one.de 13. Oktober 2008 Version 1.0.

Konfigurationsanleitung Access Control Lists (ACL) Funkwerk. Copyright Stefan Dahler - www.neo-one.de 13. Oktober 2008 Version 1.0. Konfigurationsanleitung Access Control Lists (ACL) Funkwerk Copyright Stefan Dahler - www.neo-one.de 13. Oktober 2008 Version 1.0 Seite - 1 - 1. Konfiguration der Access Listen 1.1 Einleitung Im Folgenden

Mehr

SAP Memory Tuning. Erfahrungsbericht Fritz Egger GmbH & Co OG. Datenbanken sind unsere Welt www.dbmasters.at

SAP Memory Tuning. Erfahrungsbericht Fritz Egger GmbH & Co OG. Datenbanken sind unsere Welt www.dbmasters.at SAP Memory Tuning Erfahrungsbericht Fritz Egger GmbH & Co OG Wie alles begann Wir haben bei Egger schon öfter auch im SAP Bereich Analysen und Tuning durchgeführt. Im Jan 2014 hatten wir einen Workshop

Mehr

Installation OMNIKEY 3121 USB

Installation OMNIKEY 3121 USB Installation OMNIKEY 3121 USB Vorbereitungen Installation PC/SC Treiber CT-API Treiber Einstellungen in Starke Praxis Testen des Kartenlesegeräts Vorbereitungen Bevor Sie Änderungen am System vornehmen,

Mehr

WinVetpro im Betriebsmodus Laptop

WinVetpro im Betriebsmodus Laptop WinVetpro im Betriebsmodus Laptop Um Unterwegs Daten auf einem mobilen Gerät mit WinVetpro zu erfassen, ohne den Betrieb in der Praxis während dieser Zeit zu unterbrechen und ohne eine ständige Online

Mehr

3.14 Die Programmieroberfläche Programmierung

3.14 Die Programmieroberfläche Programmierung 121 3.14 Die Programmieroberfläche Programmierung Besonderheiten Die Oberflächen der einzelnen Quellen (3S, KW-Software, Siemens-TIA-Portal, logi.cad 3, PAS4000) sind in sich unterschiedlich. Aber auch

Mehr

Klassenentwurf. Wie schreiben wir Klassen, die leicht zu verstehen, wartbar und wiederverwendbar sind? Objektorientierte Programmierung mit Java

Klassenentwurf. Wie schreiben wir Klassen, die leicht zu verstehen, wartbar und wiederverwendbar sind? Objektorientierte Programmierung mit Java Objektorientierte Programmierung mit Java Eine praxisnahe Einführung mit BlueJ Klassenentwurf Wie schreiben wir Klassen, die leicht zu verstehen, wartbar und wiederverwendbar sind? 1.0 Zentrale Konzepte

Mehr

1 Aufgaben zu Wie funktioniert ein Computer?

1 Aufgaben zu Wie funktioniert ein Computer? 71 1 Aufgaben zu Wie funktioniert ein Computer? Netzteil a) Welche Spannungen werden von PC-Netzteilen bereitgestellt? 3.3 V, 5 V, 12 V, -5 V, -12 V. b) Warum können PC-Netzteile hohe Leistungen liefern,

Mehr

Bedienungsanleitung PC-Konfigurationssoftware des ID Inclinometers

Bedienungsanleitung PC-Konfigurationssoftware des ID Inclinometers Bedienungsanleitung PC-Konfigurationssoftware des ID Inclinometers 1. Installation und Programmstart Die Verbindung zum Inclinometer funktioniert nicht unter Windows XP, 2000. 1.1 Installation Zur Installation

Mehr

Vergleich von RFID Systemen. EM 410x, 125kHz hitag, 125kHz mifare 13,56 MHz Legic 13,56 MHz. Allgemeine Funktionsweise:

Vergleich von RFID Systemen. EM 410x, 125kHz hitag, 125kHz mifare 13,56 MHz Legic 13,56 MHz. Allgemeine Funktionsweise: Vergleich von n EM 410x, 125kHz hitag, 125kHz mifare 13,56 MHz Legic 13,56 MHz Allgemeine Funktionsweise: Die berührungslosen Datenträger zeichnen sich durch eine sehr bequeme Handhabung und durch eine

Mehr

Lizenzierung von SharePoint Server 2013

Lizenzierung von SharePoint Server 2013 Lizenzierung von SharePoint Server 2013 Das Lizenzmodell von SharePoint Server 2013 besteht aus zwei Komponenten: Serverlizenzen zur Lizenzierung der Serversoftware und CALs zur Lizenzierung der Zugriffe

Mehr

Excel beschleunigen mit dem mit Windows HPC Server 2008 R2

Excel beschleunigen mit dem mit Windows HPC Server 2008 R2 Excel beschleunigen mit dem mit Windows HPC Server 2008 R2 Steffen Krause Technical Evangelist Microsoft Deutschland GmbH http://blogs.technet.com/steffenk Haftungsausschluss Microsoft kann für die Richtigkeit

Mehr

Anleitung zur Installation des Printservers

Anleitung zur Installation des Printservers Anleitung zur Installation des Printservers 1. Greifen Sie per Webbrowser auf die Konfiguration des DIR-320 zu. Die Standard Adresse ist http://192.168.0.1. 2. Im Auslieferungszustand ist auf die Konfiguration

Mehr

Updatehinweise für die Version forma 5.5.5

Updatehinweise für die Version forma 5.5.5 Updatehinweise für die Version forma 5.5.5 Seit der Version forma 5.5.0 aus 2012 gibt es nur noch eine Office-Version und keine StandAlone-Version mehr. Wenn Sie noch mit der alten Version forma 5.0.x

Mehr

Session Beans & Servlet Integration. Ralf Gitzel ralf_gitzel@hotmail.de

Session Beans & Servlet Integration. Ralf Gitzel ralf_gitzel@hotmail.de s & Servlet Integration Ralf Gitzel ralf_gitzel@hotmail.de 1 Themenübersicht Ralf Gitzel ralf_gitzel@hotmail.de 2 Übersicht Motivation Das Interface Stateful und Stateless s Programmierung einer Stateful

Mehr

Cell and Larrabee Microarchitecture

Cell and Larrabee Microarchitecture Cell and Larrabee Microarchitecture Benjamin Grund Dominik Wolfert Universität Erlangen-Nürnberg 1 Übersicht Einleitung Herkömmliche Prozessorarchitekturen Motivation für Entwicklung neuer Architekturen

Mehr

Werte Kollegin, werter Kollege!

Werte Kollegin, werter Kollege! Werte Kollegin, werter Kollege! Das BM.I hat zur Softwareausstattung einen Vertrag mit Microsoft. Innerhalb dieses Vertrages bietet Microsoft für alle aktiven Bediensteten des BM.I das sogenannte Home

Mehr

Tapps mit XP-Mode unter Windows 7 64 bit (V2.0)

Tapps mit XP-Mode unter Windows 7 64 bit (V2.0) Tapps mit XP-Mode unter Windows 7 64 bit (V2.0) 1 Einleitung... 2 2 Download und Installation... 3 2.1 Installation von WindowsXPMode_de-de.exe... 4 2.2 Installation von Windows6.1-KB958559-x64.msu...

Mehr

Übersicht Oracle Lizenzierung Oracle Lizenz-Shop www.ise-lizenzen.de

Übersicht Oracle Lizenzierung Oracle Lizenz-Shop www.ise-lizenzen.de Übersicht Oracle Lizenzierung Oracle Lizenz-Shop www.ise-lizenzen.de Auf den folgenden Seiten bekommen Sie einen Überblick über das Oracle Lizenzmodell und die Möglichkeit, wie Sie schnell und einfach

Mehr

Windows Server 2008 (R2): Anwendungsplattform

Windows Server 2008 (R2): Anwendungsplattform Mag. Christian Zahler, Stand: August 2011 13 14 Mag. Christian Zahler, Stand: August 2011 Mag. Christian Zahler, Stand: August 2011 15 1.5.2 Remotedesktop-Webverbindung Windows Server 2008 (R2): Anwendungsplattform

Mehr

iphone-kontakte zu Exchange übertragen

iphone-kontakte zu Exchange übertragen iphone-kontakte zu Exchange übertragen Übertragen von iphone-kontakten in ein Exchange Postfach Zunächst muss das iphone an den Rechner, an dem es üblicherweise synchronisiert wird, angeschlossen werden.

Mehr

- Zweimal Wöchentlich - Windows Update ausführen - Live Update im Norton Antivirusprogramm ausführen

- Zweimal Wöchentlich - Windows Update ausführen - Live Update im Norton Antivirusprogramm ausführen walker radio tv + pc GmbH Flüelerstr. 42 6460 Altdorf Tel 041 870 55 77 Fax 041 870 55 83 E-Mail info@walkerpc.ch Wichtige Informationen Hier erhalten sie einige wichtige Informationen wie sie ihren Computer

Mehr

neue Horizonte eröffnen.

neue Horizonte eröffnen. Weltweit schnellste Lösung zur Passwort-Wiederherstellung : neue Horizonte eröffnen. Vladimir Katalov Olga Koksharova ElcomSoft Co. Ltd. ElcomSoft ist ührender Experte auf den Gebieten Computer- und Mobile-

Mehr

Systemanforderungen ab Version 5.31

Systemanforderungen ab Version 5.31 Systemanforderungen ab Version 5.31 Auszug aus BüroWARE Erste Schritte Version 5.4 Generelle Anforderungen SoftENGINE BüroWARE SQL / Pervasive Das Programm kann sowohl auf 32 Bit- als auch auf 64 Bit-en

Mehr

Lösungsvorschlag zur 4. Übung

Lösungsvorschlag zur 4. Übung Prof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 09/10 Lösungsvorschlag zur 4. Übung 1 Präsenzübungen 1.1 Schnelltest a) Welche Aussagen zu Bewertungskriterien

Mehr

Step by Step Webserver unter Windows Server 2003. von Christian Bartl

Step by Step Webserver unter Windows Server 2003. von Christian Bartl Step by Step Webserver unter Windows Server 2003 von Webserver unter Windows Server 2003 Um den WWW-Server-Dienst IIS (Internet Information Service) zu nutzen muss dieser zunächst installiert werden (wird

Mehr

Erste Hilfe. «/IE Cache & Cookies» Logout, alte Seiten erscheinen, Erfasstes verschwindet?

Erste Hilfe. «/IE Cache & Cookies» Logout, alte Seiten erscheinen, Erfasstes verschwindet? Erste Hilfe «/IE Cache & Cookies» Logout, alte Seiten erscheinen, Erfasstes verschwindet? Cache Einstellungen Im Internet Explorer von Microsoft wie auch in anderen Browsern (zum Beispiel Firefox) gibt

Mehr

Internet Explorer Version 6

Internet Explorer Version 6 Internet Explorer Version 6 Java Runtime Ist Java Runtime nicht installiert, öffnet sich ein PopUp-Fenster, welches auf das benötigte Plugin aufmerksam macht. Nach Klicken auf die OK-Taste im PopUp-Fenster

Mehr

Anleitung zur Nutzung des SharePort Plus

Anleitung zur Nutzung des SharePort Plus Besuchen Sie uns auf unserer Webseite www.dlink.de, www.dlink.at, www.dlink.ch oder unserer Facebook Seite http://www.facebook.com/dlinkgmbh Anleitung zur Nutzung des SharePort Plus Mit dem SharePort Plus

Mehr

E-Mail Adressen der BA Leipzig

E-Mail Adressen der BA Leipzig E-Mail Adressen der BA Jeder Student der BA bekommt mit Beginn des Studiums eine E-Mail Adresse zugeteilt. Diese wird zur internen Kommunikation im Kurs, von der Akademie und deren Dozenten zur Verteilung

Mehr

2 Die Terminaldienste Prüfungsanforderungen von Microsoft: Lernziele:

2 Die Terminaldienste Prüfungsanforderungen von Microsoft: Lernziele: 2 Die Terminaldienste Prüfungsanforderungen von Microsoft: Configuring Terminal Services o Configure Windows Server 2008 Terminal Services RemoteApp (TS RemoteApp) o Configure Terminal Services Gateway

Mehr

Prof. Dr. Norbert Pohlmann, Institut für Internet Sicherheit - if(is), Fachhochschule Gelsenkirchen. Lage der IT-Sicherheit im Mittelstand

Prof. Dr. Norbert Pohlmann, Institut für Internet Sicherheit - if(is), Fachhochschule Gelsenkirchen. Lage der IT-Sicherheit im Mittelstand Lage der IT-Sicherheit im Mittelstand Inhalt Die Situation heute: Eine kritische Bewertung 2 Inhalt Die Situation heute: Eine kritische Bewertung 3 IT-Sicherheit u. Vertrauenswürdigkeitrdigkeit Veränderung,

Mehr

Video Unlimited -Nutzungsbeschränkungen

Video Unlimited -Nutzungsbeschränkungen Video Unlimited -Nutzungsbeschränkungen In diesem Dokument werden Beschränkungen erklärt, die für die Verwendung von Videos gelten, die Sie über Video Unlimited -Dienste gekauft oder ausgeliehen haben

Mehr

1Computergrundlagen = 1*16 + 0*8 + 1*4 + 1*2 + 0*1

1Computergrundlagen = 1*16 + 0*8 + 1*4 + 1*2 + 0*1 Kapitel 1 1Computergrundlagen Zusammenfassung des Stoffes In diesem Kapitel haben Sie die Komponenten eines Computers und die Rolle von Computern in Netzwerken kennen gelernt. Wir stellten insbesondere

Mehr

DOKUMENTATION VOGELZUCHT 2015 PLUS

DOKUMENTATION VOGELZUCHT 2015 PLUS DOKUMENTATION VOGELZUCHT 2015 PLUS Vogelzucht2015 App für Geräte mit Android Betriebssystemen Läuft nur in Zusammenhang mit einer Vollversion vogelzucht2015 auf einem PC. Zusammenfassung: a. Mit der APP

Mehr