Lehrstuhl für Integrierte Systeme

Transkript

1 Lehrstuhl für Integrierte Systeme Andreas Herkersdorf BICC Open Labs Trends bei Embedded Systems Gesamtes Spektrum von Anwendungen: Mobile Kommunikationstechnik, Tablets, Unterhaltungselektronik, Automobiltechnik, Medizintechnik, Industrieautomatisierung, Avionik, Massive Zunahme der Funktionen pro Gerät und Komplexität / Leistungsanforderungen je Funktion als Konsequenz aus Technologie-Push und -Pull BICC Open Labs Folie 2 1

2 Quelle: H.-J. Bullinger, Fraunhofer Gesellschaft Konsens: Für eine nachhaltige Lösung dieser gesellschaftlicher Herausforderungen ist eine leistungsstarke IuK in Form von Embedded Systems unverzichtbar: Technologie-Pull BICC Open Labs Folie 3 Multi-/Manycore Prozessoren: Technologie-Push Führende Prozessorhersteller verfolgen eine Multi-/Manycore Strategie Höchstmögliche echenleistung pro Watt und Fläche echenplattformen für Embedded Systems: Flugzeug-/Automobilelektronik Medizintechnik Ind. Automatisierungstechnik Kommunikationstechnik Multicore-Technologie stellt Industrie und Forschung aber auch vor gänzlich neue Herausforderungen Intel SCC BICC Open Labs Folie 4 2

3 Multicore Herausforderungen für Embedded Systems Programmierung und effiziente Nutzung der verfügbaren essourcen Portierung (mit und ohne Parallelisierung) bestehender Legacy- Anwendungen auf Multicore-Prozessoren Modellierung, Programmiermodelle und Werkzeugunterstützung für Entwurf und Validierung von Prozessoren und Anwendungen Unterstützung und Garantie für nicht-funktionale Anforderungen Echtzeit, Energieeffizienz, Sicherheit, Zuverlässigkeit, Verfügbarkeit In unterschiedlichen Zielmärkten: Automotive, Avionik, Industriesteuerungen / obotik, Kommunikationstechnik, Medizinelektronik Unterscheidet Embedded und Cyber Physical Systems Anwendungen fundamental von General Purpose Computing es gibt keine: One size fits all! Lösung BICC Open Labs Folie 5 Lösungsansatz: Standard Architekturen mit IP Beschleunigern SW Extensions Companion HW MPSoC specific SW A B FU Stufe 0 Stufe 1 Stufe 2 Stufe 3 Standard Multicore duo Freescale QorlQ Intel SCC mit Standard OS und Middleware Software Lösung auf Std. Multicore VxWorks TOS SafeOS PCB Erweiterungen von Std. Multicore Beschleuniger Coprozessoren ASICs ASSP FPGA Generalisierung Härtere Anforderungen Anwendungsspezifische, heterogene MC TI TMS320 Infineon SLE78 PowerQUICC BICC Open Labs Folie 6 3

4 Entwurfsraumbewertung mittels Simulationswerkzeugen Task execution Deadline violated Virtueller Prototyp eines MPSoC CPU1 Busy wait Task preempted CPU0 Signal fired Ctrl Semaphore synchronization Task waiting I/O Ctrl BICC Open Labs Folie 7 Simulative Entwurfsraumbewertung Architektur- und Partitionierungsbewertung Performanz-Profiling von Anwendungen auf Multicore-Prozessoren Durchgängige Tool-Kette von Modellierung der Anwendung und der Multicore-Architektur bis zum Echtzeit, Zuverlässigkeits- und Sicherheits-Nachweis Traces Exploration Trace-driven McSim Task mappings/ resource allocation xml Debugging mehr-fädiger Programme Synchronisierung und Kohärenzprüfung von Zugriffen auf gemeinsame essourcen BICC Open Labs Folie 8 4

5 Power SoPC Prototyping Lab FPGA Platforms Hight Tech Global Virtex 5 PCIE (LX330T) XILINX ML510 Virtex 5 (FX130T) XILINX ML410 Virtex 4 (FX60) XILINX XUP Board Virtex 5 (LX110T) AVNET Virtex-II Pro Development Kit (VP20) Tektronix TLA7016 Mainframe 3 Logic Analyzer Modules ch. per module, up to 128 Mb per ch., up to 2 GHz timing speed 1 Pattern Generator Module 64 ch., 2 Mb vector depth, max. 268 MHz clock rate Spirent TestCenter Ethernet Tester Oscilloscopes Tektronix TDS 5104B 4 ch., 1 GHz Bandwidth, 5 GS/s 2x Tektronix TDS 3044B 4 ch., 400 MHz Bandwidth, 5 GS/s Agilent programmable DC power supplies BICC Open Labs Folie 9 Migration auf Multicore T T 1 1 App Ausführen paralleler Anwendungen mit harten Echtzeitbedingungen Bestmögliche Ausnutzung der verfügbaren essourcen heterogener MPSoC T 2 T 2 T T 3 3 T 4 T 4 Gegenseitige Beeinflussung von echenkernen und Peripherie Auflösung von Wettstreitigkeiten und Abschottung bei Nutzung gemeinsam genutzter essourcen Vorhersagbare Leistungsmetriken Mittels Timing-Modellierung und Simulation T 5 T 5 T 6 T 6 CPU I/O Latenz CPU BICC Open Labs Folie 10 5

6 Lehrstuhl für Integrierte Systeme Management: Director Prof. Dr. sc.techn. Andreas Herkersdorf Privatdozent Prof. Dr.-Ing. Walter Stechele Dr.-Ing. Thomas Wild Sekretariat Verena Draga Gabi Spöhrle Doris Zeller Systemadministration Wolfgang Kohtz Projekte: Automotive econfigurable SD Platform Energy-Efficient E/E Architecture AutoVision Autonomic SoC ASoC ELY - able MPSoC Networking / MPSoC InvasIC esource aware Computing VirTherm-3D 2D & 3D-NoC NPU100 MAPCO FlexPath Wissenschaftliche Mitarbeiter: Bouajila, Abdelmajid Feilen, Michael Hartl, obert Ihmig, Matthias Lankes, Andreas May, David Miller, Felix Paul, Johny Plyaskin, oman Pujari avi Kumar auchfuss, Holm Vonbun, Michael Walla, Gregor Wallentowitz, Stefan Zaib, Aurang Zeppenfeld, Johannes Lehrstuhl für Integrierte Systeme Anwendungsspezifische Multi-Prozessor Lösungen für Internet Paketvermittlung, Computer Vision and Automobilelektronik HW Beschleuniger, Network-on-Chip & Speicherhierarchie Entwurf High-level HW/SW System Modellierung, Performanz Simulation & Bewertung Bio-inspirierte Verfahren Selbst- Organisation und Fehlertoleranz econfigurable Computing und FPGA MPSoC Prototyping I/O CPU CPU Video IF NoC Coproc0 Coproc1 HW HW ICAP MEM IF accel. accel. System-on-Chip platform Gebäude N1, TUM Stammgelände 6

7 Danke für Ihre Aufmerksamkeit! Fragen? BICC Open Labs Folie 13 7