Technische Informatik 1 - Übung & 22. Dezember Philipp Miedl
|
|
|
- Marielies Beutel
- vor 6 Jahren
- Abrufe
Transkript
1 Technische Informatik 1 - Übung & 22. Dezember 2017 Philipp Miedl Philipp Miedl
2 Motivation Aufteilen des Hauptspeichers auf mehrere Prozesse Philipp Miedl
3 Motivation Aufteilen des Hauptspeichers auf mehrere Prozesse Jeder Prozess hat eigenen privaten Speicherbereich/unabhängigen Adressraum Philipp Miedl
4 Grundprinzip Vorlesungsfolie 6-59 Philipp Miedl
5 Adressabbildung Vorlesungsfolie 6-61 Philipp Miedl
6 Translation Lookaside Buffer Vorlesungsfolie 6-75 Philipp Miedl
7 Ziele der Übungen TLB Einfluss auf die Performanz Philipp Miedl
8 Ziele der Übungen TLB Einfluss auf die Performanz Zusammenhang TLB, Seitentabelle und Cache Philipp Miedl
9 Ziele der Übungen TLB Einfluss auf die Performanz Zusammenhang TLB, Seitentabelle und Cache Voraussetzung: Vorlesung Kapitel 6 - Speicherhierachie (Virtueller Speicher) Philipp Miedl
10 Aufgabe 1: Performanz Philipp Miedl
11 Lösung Aufgabe ( 1a ) II Ergibt sich aus: Philipp Miedl
12 Lösung Aufgabe ( 1a ) II Ergibt sich aus: Zeit bei notwendigen Datenzugriff (Suchzeit im TLB und Zugriffszeit Hauptspeicher) EAT = (h + s) + m (o + s) + p (f + s) Philipp Miedl
13 Lösung Aufgabe ( 1a ) II Ergibt sich aus: Zeit bei notwendigen Datenzugriff (Suchzeit im TLB und Zugriffszeit Hauptspeicher) Zeit bei TBL-Miss (Suchzeit im TLB und TLB-Miss-Bearbeitungszeit) EAT = (h + s) + m (o + s) + p (f + s) Philipp Miedl
14 Lösung Aufgabe ( 1a ) II Ergibt sich aus: Zeit bei notwendigen Datenzugriff (Suchzeit im TLB und Zugriffszeit Hauptspeicher) Zeit bei TBL-Miss (Suchzeit im TLB und TLB-Miss-Bearbeitungszeit) Zeit bei Seitenfehler (Suchzeit im TLB und Seitenfehler-Bearbeitungszeit) EAT = (h + s) + m (o + s) + p (f + s) Philipp Miedl
15 Lösung Aufgabe ( 1a ) II Ergibt sich aus: Zeit bei notwendigen Datenzugriff (Suchzeit im TLB und Zugriffszeit Hauptspeicher) Zeit bei TBL-Miss (Suchzeit im TLB und TLB-Miss-Bearbeitungszeit) Zeit bei Seitenfehler (Suchzeit im TLB und Seitenfehler-Bearbeitungszeit) EAT = (h + s) + m (o + s) + p (f + s) = 18.1 ns Philipp Miedl
16 Lösung Aufgabe ( 1b ) I #virtuelle Seiten = virtueller Adressraum Seitengröße = 232 = Philipp Miedl
17 Lösung Aufgabe ( 1b ) I #virtuelle Seiten = virtueller Adressraum Seitengröße = 232 = TLB-Missrate m = 1 TLB-Hitwahrscheinlichkeit = 1 TLB-Seiteneinträge #virtuelle Seiten = = Philipp Miedl
18 Lösung Aufgabe ( 1b ) II #physikalische Seiten = physikalischer Adressraum Seitengröße Seitenfehlerrate p = 1 Seiten-Hitwahrscheinlichkeit = 1 #physikalische Seiten #virtuelle Seiten = = = 229 = Philipp Miedl
19 Lösung Aufgabe ( 1b ) II #physikalische Seiten = physikalischer Adressraum Seitengröße Seitenfehlerrate p = 1 Seiten-Hitwahrscheinlichkeit = 1 #physikalische Seiten #virtuelle Seiten = = = 229 = ETA = (h + s) + p (f + s) + m (o + s) = ms Philipp Miedl
20 Aufgabe 2: TLB, Seitentabelle und Cache I Philipp Miedl
21 Hinweis Aufgabe ( 2b ) virtuelle Adresse? Seitentabelle?? physikalische Adresse? Cache Adresse Philipp Miedl
22 Lösung Aufgabe ( 2a ) - Grösse Cache #Bytes in Cache = #Zeilen k-assoziativität #Byte pro Block = = = 2 15 Philipp Miedl
23 Lösung Aufgabe ( 2b ) - Addressaufteilung 31 virtuelle Adresse virtuelle Seitennummer Seitenoffset 0 20 Seitentabelle 12 physikalische Adresse phys. Seitennummer Seitenoffset Cache Adresse Cachetag Cacheindex BO Philipp Miedl
24 Lösung Aufgabe ( 2c ) - Grösse Seitentabelle #virtuelle Seiten adressierbar in Seitentabelle: 2 #Adressbits #Bytes in Seite = = 2 20 Philipp Miedl
25 Lösung Aufgabe ( 2c ) - Grösse Seitentabelle #virtuelle Seiten adressierbar in Seitentabelle: 2 #Adressbits #Bytes in Seite = = 2 20 Größe Seitentabelle in Bits: #Einträge #Bits = #Einträge ( (26 12) B Z ) Philipp Miedl
26 Lösung Aufgabe ( 2c ) - Grösse Seitentabelle #virtuelle Seiten adressierbar in Seitentabelle: 2 #Adressbits #Bytes in Seite = = 2 20 Größe Seitentabelle in Bits: #Einträge Bits für physikalische Seitennummer #Bits = #Einträge ((26 12) B Z ) Philipp Miedl
27 Lösung Aufgabe ( 2c ) - Grösse Seitentabelle #virtuelle Seiten adressierbar in Seitentabelle: 2 #Adressbits #Bytes in Seite = = 2 20 Größe Seitentabelle in Bits: #Einträge Bits für physikalische Seitennummer Validbit #Bits = #Einträge ( (26 12) B Z ) Philipp Miedl
28 Lösung Aufgabe ( 2c ) - Grösse Seitentabelle #virtuelle Seiten adressierbar in Seitentabelle: 2 #Adressbits #Bytes in Seite = = 2 20 Größe Seitentabelle in Bits: #Einträge Bits für physikalische Seitennummer Validbit Dirtybit #Bits = #Einträge ( (26 12) B Z ) Philipp Miedl
29 Lösung Aufgabe ( 2c ) - Grösse Seitentabelle #virtuelle Seiten adressierbar in Seitentabelle: 2 #Adressbits #Bytes in Seite = = 2 20 Größe Seitentabelle in Bits: #Einträge Bits für physikalische Seitennummer Validbit Dirtybit Referencebit #Bits = #Einträge ( (26 12) B Z ) Philipp Miedl
30 Lösung Aufgabe ( 2c ) - Grösse Seitentabelle #virtuelle Seiten adressierbar in Seitentabelle: 2 #Adressbits #Bytes in Seite = = 2 20 Größe Seitentabelle in Bits: #Einträge Bits für physikalische Seitennummer Validbit Dirtybit Referencebit Bits für Zugriffsberechtigung B Z #Bits = #Einträge ( (26 12) B Z ) Philipp Miedl
31 Lösung Aufgabe ( 2c ) - Grösse Seitentabelle #virtuelle Seiten adressierbar in Seitentabelle: 2 #Adressbits #Bytes in Seite = = 2 20 Größe Seitentabelle in Bits: #Einträge Bits für physikalische Seitennummer Validbit Dirtybit Referencebit Bits für Zugriffsberechtigung B Z #Bits = #Einträge ( (26 12) B Z ) = 2 20 (17 + B Z ) Philipp Miedl
32 Lösung Aufgabe ( 2d ) - Maximale Anzahl Valid Seiten Philipp Miedl
33 Lösung Aufgabe ( 2d ) - Maximale Anzahl Valid Seiten Maximaler #Seiten mit Valid == 1 entspricht maximalen Anzahl physikalischer Seiten im Hauptspeicher Philipp Miedl
34 Lösung Aufgabe ( 2d ) - Maximale Anzahl Valid Seiten Maximaler #Seiten mit Valid == 1 entspricht maximalen Anzahl physikalischer Seiten im Hauptspeicher Maximale Anzahl physikalische Seiten im Hauptspeicher = Hauptspeichergröße Seitengröße = 226 = Philipp Miedl
35 Lösung Aufgabe ( 2e ) - Wieviele Blöcke konkurrieren um Cachzeile Cache hat 2 10 Cachezeilen Philipp Miedl
36 Lösung Aufgabe ( 2e ) - Wieviele Blöcke konkurrieren um Cachzeile Cache hat 2 10 Cachezeilen Virtueller Adressraum hat = 229 Blöcke Philipp Miedl
37 Lösung Aufgabe ( 2e ) - Wieviele Blöcke konkurrieren um Cachzeile Cache hat 2 10 Cachezeilen Virtueller Adressraum hat = 229 Blöcke = 2 19 Blöcke im virtuellen Adressraum konkurrieren um 4 Blöcke in einer Cachezeile Philipp Miedl
38 Lösung Aufgabe ( 2f ) I - Abbildung Virtuelle Adresse auf Cache eindeutig? virtuelle Adresse Seitentabelle 12 physikalische Adresse unbekannt u Cache Adresse u unbekannt Philipp Miedl
39 Lösung Aufgabe ( 2f ) II - Abbildung Virtuelle Adresse auf Cache eindeutig? Normalerweise nur an 4 Blöcken im Cache aufgrund 4-fach Assoziativität Philipp Miedl
40 Lösung Aufgabe ( 2f ) II - Abbildung Virtuelle Adresse auf Cache eindeutig? Normalerweise nur an 4 Blöcken im Cache aufgrund 4-fach Assoziativität Bit 12 der physikalischen Adresse durch Seitentabelle bestimmt kann 0 oder 1 sein 8 Blöcken im Cache Philipp Miedl
41 Lösung Aufgabe ( 2f ) II - Abbildung Virtuelle Adresse auf Cache eindeutig? Normalerweise nur an 4 Blöcken im Cache aufgrund 4-fach Assoziativität Bit 12 der physikalischen Adresse durch Seitentabelle bestimmt kann 0 oder 1 sein 8 Blöcken im Cache Berechnung Cachezeilen: Philipp Miedl
42 Lösung Aufgabe ( 2f ) II - Abbildung Virtuelle Adresse auf Cache eindeutig? Normalerweise nur an 4 Blöcken im Cache aufgrund 4-fach Assoziativität Bit 12 der physikalischen Adresse durch Seitentabelle bestimmt kann 0 oder 1 sein 8 Blöcken im Cache Berechnung Cachezeilen: Aufteilen virtuelle Adresse auf Seitenoffset und Seitennummer physikalischer Seitenoffset Philipp Miedl
43 Lösung Aufgabe ( 2f ) II - Abbildung Virtuelle Adresse auf Cache eindeutig? Normalerweise nur an 4 Blöcken im Cache aufgrund 4-fach Assoziativität Bit 12 der physikalischen Adresse durch Seitentabelle bestimmt kann 0 oder 1 sein 8 Blöcken im Cache Berechnung Cachezeilen: Aufteilen virtuelle Adresse auf Seitenoffset und Seitennummer physikalischer Seitenoffset Physikalischer Seitenoffset Byteoffset im Cache (3 LSBs) sowie Teil des Index (9 MSBs) Philipp Miedl
44 Lösung Aufgabe ( 2f ) II - Abbildung Virtuelle Adresse auf Cache eindeutig? Normalerweise nur an 4 Blöcken im Cache aufgrund 4-fach Assoziativität Bit 12 der physikalischen Adresse durch Seitentabelle bestimmt kann 0 oder 1 sein 8 Blöcken im Cache Berechnung Cachezeilen: Aufteilen virtuelle Adresse auf Seitenoffset und Seitennummer physikalischer Seitenoffset Physikalischer Seitenoffset Byteoffset im Cache (3 LSBs) sowie Teil des Index (9 MSBs) Letztes Index-Bit unbestimmt Philipp Miedl
45 Lösung Aufgabe ( 2f ) II - Abbildung Virtuelle Adresse auf Cache eindeutig? Normalerweise nur an 4 Blöcken im Cache aufgrund 4-fach Assoziativität Bit 12 der physikalischen Adresse durch Seitentabelle bestimmt kann 0 oder 1 sein 8 Blöcken im Cache Berechnung Cachezeilen: Aufteilen virtuelle Adresse auf Seitenoffset und Seitennummer physikalischer Seitenoffset Physikalischer Seitenoffset Byteoffset im Cache (3 LSBs) sowie Teil des Index (9 MSBs) Letztes Index-Bit unbestimmt Lösungen: Zeilen 0x10c und 0x30c Philipp Miedl
46 Aufgabe 3: TLB, Seitentabelle und Cache II Philipp Miedl
47 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Philipp Miedl
48 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) Philipp Miedl
49 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) virtuelle Seitennummer: Verbleibenden 8 Bits (6-13) Philipp Miedl
50 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) virtuelle Seitennummer: Verbleibenden 8 Bits (6-13) TLB besitzt 4 Zeilen 2 Bits (6-7) TLB-Index Philipp Miedl
51 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) virtuelle Seitennummer: Verbleibenden 8 Bits (6-13) TLB besitzt 4 Zeilen 2 Bits (6-7) TLB-Index Verbleibenden 6 Bits (8-13) TLB-Tag Philipp Miedl
52 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) virtuelle Seitennummer: Verbleibenden 8 Bits (6-13) TLB besitzt 4 Zeilen 2 Bits (6-7) TLB-Index Verbleibenden 6 Bits (8-13) TLB-Tag Aufteilung der physikalischen Adresse: Philipp Miedl
53 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) virtuelle Seitennummer: Verbleibenden 8 Bits (6-13) TLB besitzt 4 Zeilen 2 Bits (6-7) TLB-Index Verbleibenden 6 Bits (8-13) TLB-Tag Aufteilung der physikalischen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) Philipp Miedl
54 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) virtuelle Seitennummer: Verbleibenden 8 Bits (6-13) TLB besitzt 4 Zeilen 2 Bits (6-7) TLB-Index Verbleibenden 6 Bits (8-13) TLB-Tag Aufteilung der physikalischen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) physikalische Seitennummer: Verbleibenden 6 Bits (6-11) = 2 6 Seiten im physikalischen Speicher Philipp Miedl
55 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) virtuelle Seitennummer: Verbleibenden 8 Bits (6-13) TLB besitzt 4 Zeilen 2 Bits (6-7) TLB-Index Verbleibenden 6 Bits (8-13) TLB-Tag Aufteilung der physikalischen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) physikalische Seitennummer: Verbleibenden 6 Bits (6-11) = 2 6 Seiten im physikalischen Speicher Cache: Philipp Miedl
56 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) virtuelle Seitennummer: Verbleibenden 8 Bits (6-13) TLB besitzt 4 Zeilen 2 Bits (6-7) TLB-Index Verbleibenden 6 Bits (8-13) TLB-Tag Aufteilung der physikalischen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) physikalische Seitennummer: Verbleibenden 6 Bits (6-11) = 2 6 Seiten im physikalischen Speicher Cache: Blockgröße 4 Byte 2 Bits (0-1) Cache-Byteoffset Philipp Miedl
57 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) virtuelle Seitennummer: Verbleibenden 8 Bits (6-13) TLB besitzt 4 Zeilen 2 Bits (6-7) TLB-Index Verbleibenden 6 Bits (8-13) TLB-Tag Aufteilung der physikalischen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) physikalische Seitennummer: Verbleibenden 6 Bits (6-11) = 2 6 Seiten im physikalischen Speicher Cache: Blockgröße 4 Byte 2 Bits (0-1) Cache-Byteoffset 16 Cache Zeilen 4 Bits (2-5) Cacheindex Philipp Miedl
58 Lösung Aufgabe ( 3a ) I Aufteilung der Virtuellen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) virtuelle Seitennummer: Verbleibenden 8 Bits (6-13) TLB besitzt 4 Zeilen 2 Bits (6-7) TLB-Index Verbleibenden 6 Bits (8-13) TLB-Tag Aufteilung der physikalischen Adresse: Seitenoffset: 64 Byte pro Seite 6 Bits (0-5) physikalische Seitennummer: Verbleibenden 6 Bits (6-11) = 2 6 Seiten im physikalischen Speicher Cache: Blockgröße 4 Byte 2 Bits (0-1) Cache-Byteoffset 16 Cache Zeilen 4 Bits (2-5) Cacheindex Verbleibenden 6 Bits (6-11) Cachetag Philipp Miedl
59 Lösung Aufgabe ( 3a ) II 13 virtuelle Adresse TLB Adresse virtuelle Seitennummer 8 13 TLB Tag TIDX Seitenoffset 0 Seitentabelle 6 physikalische Adresse phys. Seitennummer Seitenoffset Cache Adresse Cachetag Cacheindex BO Philipp Miedl
60 Lösung Aufgabe ( 3b ) I Virtuelle Adresse: 0x0268 0b TLB: Seitentabelle: Übersetzung der virtuellen Adresse: Parameter Wert Index 1 VPN 09 VPN 09 Tag 02 PPN 20 TLB-Index 1 PPN 20 Valid 1 TLB-Tag 02 Valid 1 TLB-Hit (j/n) j Tag 04 Seitenfehler (j/n) n PPN Valid 0 PPN 20 Philipp Miedl
61 Lösung Aufgabe ( 3b ) II Physikalische Adresse {PPN, Seitenoffset} 0x828 0b Cache: Index a Tag 20 Valid 1 Byte[0] 0d Byte[1] 1f Byte[2] f 1 Byte[3] d0 Daten: Parameter Wert Byteoffset 0 Cacheindex Cachetag 20 Cachehit (j/n) resultierendes Datenbyte a j 0d Philipp Miedl
62 Lösung Aufgabe ( 3c ) I Virtuelle Adresse: 0x0197 0b TLB: Seitentabelle: Übersetzung der virtuellen Adresse: Parameter Wert Index 2 VPN 06 VPN 06 Tag 01 PPN 22 TLB-Index 2 PPN 22 Valid 1 TLB-Tag 01 Valid 1 TLB-Hit (j/n) j Tag 07 Seitenfehler (j/n) n PPN Valid 0 PPN 22 Philipp Miedl
63 Lösung Aufgabe ( 3c ) II Physikalische Adresse {PPN, Seitenoffset} 0x8a7 0b Cache: Index 5 Tag 22 Valid Byte[0] Byte[1] Byte[2] Byte[3] Daten: Parameter Wert Byteoffset 3 Cacheindex 5 Cachetag 22 Cachehit (j/n) resultierendes Datenbyte n Philipp Miedl
64 Lösung Aufgabe ( 3d ) I Virtuelle Adresse: 0x035e 0b TLB: Seitentabelle: Übersetzung der virtuellen Adresse: Parameter Wert Index 1 VPN 0d VPN 0d Tag 02 PPN 04 TLB-Index 1 PPN 20 Valid 1 TLB-Tag 03 Valid 1 TLB-Hit (j/n) n Tag 04 Seitenfehler (j/n) n PPN 32 PPN 04 Valid 1 Philipp Miedl
65 Lösung Aufgabe ( 3d ) II Physikalische Adresse {PPN, Seitenoffset} 0x11e 0b Cache: Index f Tag 22 Valid 1 Byte[0] cf Byte[1] 7a Byte[2] 9b Byte[3] a0 Daten: Parameter Wert Byteoffset 0 Cacheindex Cachetag 20 Cachehit (j/n) resultierendes Datenbyte a j 0d Philipp Miedl
66 Lösung Aufgabe ( 3e ) I Virtuelle Adresse: 0x021a 0b TLB: Seitentabelle: Übersetzung der virtuellen Adresse: Parameter Wert Index 0 VPN VPN 08 Tag 05 PPN TLB-Index 0 PPN Valid TLB-Tag 02 Valid 0 TLB-Hit (j/n) n Tag 12 Seitenfehler (j/n) j PPN 42 PPN Valid 1 Philipp Miedl
67 Questions? Philipp Miedl ETZ G Philipp Miedl
Aufgabe 4 : Virtueller Speicher
Sommer 216 Technische Informatik I Lösungsvorschlag Seite 16 Aufgabe 4 : Virtueller Speicher (maximal 27 Punkte) 4.1: Generelle Funktionsweise (maximal 5 Punkte) (a) (1 Punkt) Nennen Sie zwei Gründe, weshalb
Technische Informatik 1 - HS 2017
Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik 1 - HS 2017 Übung 11 Datum: 21. 22. 12. 2017 Virtueller Speicher 1 Performanz Gehen Sie von einem virtuellen
Lösungsvorschlag zur 6. Übung
rof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 9/1 Lösungsvorschlag zur 6. Übung 1 räsenzübungen 1.1 Schnelltest a) Caches und virtueller Speicher können
Grundlagen der Informatik III Wintersemester 2010/2011
Grundlagen der Informatik III Wintersemester 2010/2011 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt 07.02.2011 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen bearbeitet werden.
Grundlagen der Informatik III Wintersemester 2010/2011
Grundlagen der Informatik III Wintersemester 21/211 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt mit Lösungsvorschlag 7.2.211 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen
RO-Tutorien 15 und 16
Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 10 am 29.06.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft
Lösungsvorschlag zur 5. Übung
Prof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 09/10 Lösungsvorschlag zur 5. Übung 1 Präsenzübungen 1.1 Schnelltest a) Welche Aussagen über Caches sind
Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben
Themen heute Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben Besprechung des 9. Übungsblattes Aufgabe 2 Ist in einer Aufgabe wie hier keine explizite Wortbreite angegeben, nicht
Tutorium Rechnerorganisation
Woche 10 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
Tutorium Rechnerorganisation
Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
Virtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
Tutorium Rechnerorganisation
Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
CA Übung 30.01.2006. Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder
CA Übung 30.01.2006 Hallo zusammen! Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder Adrian Schüpbach: scadrian@student.ethz.ch Christian Fischlin: cfischli@student.ethz.ch
Vorlesung Rechnerarchitektur. Speicher V 1.2
Speicher V 1.2 Speicheranbindung früher und heute Bei der MU0 wurde der Speicher in einem Taktzyklus gelesen und geschrieben Dieses Verhalten war für ältere Rechner charakteristisch und stimmt auch noch
Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10
Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10 Dominik Schoenwetter Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität
Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.
Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur
Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3
Institut für Kommunikationsnetze und Rechnersysteme Technische Informatik I Paul J. Kühn, Matthias Meyer Übung 3 Speicherhierarchie Inhaltsübersicht Aufgabe 3.1 Daten-Cache Aufgabe 3.2 Virtueller Speicher
Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur
Themen heute Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Besprechung des 8. Übungsblattes Aufgabe 2.6. In diesem
Prüfung WS 1997/98. Studiengang: Informatik Fächergruppe: Software (I4) Tag: Bearbeitungszeit: 4 Stunden. Name:... Matr.Nr.:...
Prüfung WS 1997/98 Studiengang: Informatik Fächergruppe: Software (I4) Tag: 4.3.1998 Bearbeitungszeit: 4 Stunden Name:... Matr.Nr.:... Punkte:... Note:... Hilfsmittel: Vorlesungsskripte und Lehrbücher
Vorlesung 14 Speichersysteme (2)
D - CA - XIV - MH - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 14 Speichersysteme (2) Sommersemester 2003 Leitung: Prof. Dr. Miroslaw Malek D - CA - XIV - MH - 2 SPEICHERSYSTEME
Technische Informatik 1
Technische Informatik 1 6 Speicherhierarchie Lothar Thiele Computer Engineering and Networks Laboratory Arbeitsprinzipien 6 2 Übersicht Speicherhierarchie Ziele: Dem Benutzer möglichst viel Speicherkapazität
Technische Informatik 2 Speichersysteme, Teil 2
Technische Informatik 2 Speichersysteme, Teil 2 Prof. Dr. Miroslaw Malek Sommersemester 2009 www.informatik.hu-berlin.de/rok/ca Thema heute Virtueller Speicher Virtueller Seitenspeicher Seitenregister
Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler
Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler 1 Überlegungen Wenn wir einige Seiten eines Programms in den Speicher laden, brauchen wir eine Strategie, welche Seiten als nächstes geladen werden
Lösungsvorschlag zur 8. Übung
Prof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 09/10 Lösungsvorschlag zur 8. Übung 1 Bonuspunkteübungen Diese Übungen werden nicht in den Präsenzübungen
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
RO-Tutorien 17 und 18
RO-Tutorien 17 und 18 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery TUTORIENWOCHE 12 AM 19.07.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der
Cache Blöcke und Offsets
Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich
(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
, SS2012 Übungsgruppen: Do., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speicher und Peripherie 183.579, SS2012 Übungsgruppen: Do., 31.05. Mi., 06.06.2012 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung
Grundlagen der Informatik III
Grundlagen der Informatik III WS 2009 / 2010 [Folien basierend auf VL von Prof. Eckert, WS 07/08, und von Prof. Fellner WS 08/09] Prof. Dr. rer. nat. Frederik Armknecht Sascha Müller Daniel Mäurer Fachbereich
Speicherarchitektur (16)
Zuweisungsstrategien für Cacheblocks: direct-mapped Speicherarchitektur (16) voll-assoziativ mengen-assoziativ Beispiel: Vorlesung Rechnersysteme SS `09 E. Nett 15 Speicherarchitektur (16) Konfigurationsmöglichkeiten
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) J. Zhang zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme
Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Informatik III Wintersemester 2010/2011 15. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la
Rechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 13. Vorlesung Inhalt Cache Lesen Schreiben Überschreiben Memory Management Unit (MMU) Translation Lookaside Buffer (TLB) Klausurvorbereitung Inhalte der Klausur Rechnergrundlagen
Cache. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011
Cache Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Cache 1/53 2012-02-29 Einleitung Hauptspeicherzugriffe sind langsam die
Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Informatik III Wintersemester 2010/2011 25. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la
Besprechung der Probeklausur Übungsscheine, inoffizielle Evaluation Übungsaufgaben Noch Fragen?
Themen heute Besprechung der Probeklausur Übungsscheine, inoffizielle Evaluation Übungsaufgaben Noch Fragen? Besprechung der Probeklausur Probeklausur wird jetzt ausgeteilt Notenschlüssel: 45 37,5 Punkte:
Anbindung zum Betriebssystem (BS)
5.1 Einleitung Anbindung zum Betriebssystem (BS) Aufgaben BS Schnittstelle zur Hardware Sicherstellung des Betriebs mit Peripherie Dienste erfüllen für Benutzung Rechner durch Verwaltung der Ressourcen
Technische Informatik 2 Speichersysteme, Teil 3
Technische Informatik 2 Speichersysteme, Teil 3 Prof. Dr. Miroslaw Malek Sommersemester 2004 www.informatik.hu-berlin.de/rok/ca Thema heute Virtueller Speicher (Fortsetzung) Translation Lookaside Buffer
Lösungsvorschlag für Übung September 2009
Universität Mannheim Vorlesung Betriebssysteme Lehrstuhl für Praktische Informatik 1 Herbstsemester 2009 Prof. Dr. Felix Freiling Dipl.-Inform. Jan Göbel Lösungsvorschlag für Übung 2 25. September 2009
Zwei Möglichkeiten die TLB zu aktualisieren
Zwei Möglichkeiten die TLB zu aktualisieren Die MMU kümmert sich um alles (Hardware-Lösung) sucht die p-entry wenn diese nicht da ist, behandelt direkt das TLB-miss zum Schluss wird die neue p-entry (virt
Betriebssysteme. Speicherverwaltung - Grundlegende Konzepte. Sommersemester 2014 Prof. Dr. Peter Mandl. Prof. Dr. Peter Mandl Seite 1.
Speicherverwaltung - Grundlegende Konzepte Sommersemester 2014 Prof. Dr. Peter Mandl Prof. Dr. Peter Mandl Seite 1 Gesamtüberblick 1. Einführung in 2. Betriebssystemarchitekturen und Betriebsarten 3. Interruptverarbeitung
Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging
Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Grundlegende Bedeutung von Speicheradressierung: Wie sind die Daten auf Dem Speicher
Technische Informatik II Wintersemester 2002/03 Sommersemester 2001. Heiko Holtkamp Heiko@rvs.uni-bielefeld.de
Technische Informatik II Wintersemester 2002/03 Sommersemester 2001 Heiko Holtkamp Heiko@rvs.uni-bielefeld.de Speicher ist eine wichtige Ressource, die sorgfältig verwaltet werden muss. In der Vorlesung
Grob-Struktur des Prozessor-Speichersystems
2.3.2 Speicherstruktur (1) Grob-Struktur des Prozessor-Speichersystems Chipsatz (Erklärung s. später, Folie 104) 22.4.-27.5.2013, Folie 52 2.3.2 Speicherstruktur (2) Zugriff Prozessor zumeist auf schnelle
Fachbericht Thema: Virtuelle Speicherverwaltung
Fachbericht 15.10.99 1 HINTERGRÜNDE/ MOTIVATION 2 2 FUNKTIONEN DER SPEICHERVERWALTUNG 2 3 ARTEN DER SPEICHERVERWALTUNG 2 3.1 STATISCHE SPEICHERVERWALTUNG 2 3.2 DYNAMISCHE SPEICHERVERWALTUNG 3 3.2.1 REALER
Virtueller Speicher WS 2011/2012. M. Esponda-Argüero
Virtueller Speicher WS / Virtuelle Speicher Bis jetzt sind wir davon ausgegangen, dass Prozesse komplett im Hauptspeicher gelagert werden. Speicherreferenzen sind nur logische Adressen, die dynamisch in
Wunschvorstellung der Entwickler vom Speicher
Wunschvorstellung der Entwickler vom Speicher Unendlich groß Unendlich schnell Nicht flüchtig billig Obwohl sich der verfügbare Speicher laufend erhöht, wird immer mehr Speicher benötigt, als verfügbar
(Prüfungs-)Aufgaben zum Thema Speicherverwaltung
(Prüfungs-)Aufgaben zum Thema Speicherverwaltung 1) Ein Betriebssystem mit virtueller Speicherverwaltung arbeite mit 32 Bit langen virtuellen Adressen einer Seitengröße von 4KB zweistufigem Paging, wobei
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 21.12.2016 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von Betriebssystemen
Visualiserung des Prinzips von virtuellem Speicher
Visualiserung des Prinzips von virtuellem Speicher Benutzerhandbuch Inhaltsverzeichnis Installationsanweisung 3 Systemanforderung 3 Das Programm 3 Das Programm starten 3 Das Hauptfenster der segmentorientierten
Einführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen
Betriebssysteme Sommersemester Betriebssysteme. 5. Kapitel. Adressumsetzung. Dr. Peter Tröger / Prof. M. Werner. Professur Betriebssysteme
Betriebssysteme Sommersemester 2017 Betriebssysteme 5. Kapitel Adressumsetzung Dr. Peter Tröger / Prof. M. Werner Professur Betriebssysteme 5.1 Speicher schneller, teurer, kleiner Betriebssysteme Adressumsetzung
Wie groß ist die Page Table?
Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten
Übung zu Grundlagen der Betriebssysteme. 13. Übung 22.01.2012
Übung zu Grundlagen der Betriebssysteme 13. Übung 22.01.2012 Aufgabe 1 Fragmentierung Erläutern Sie den Unterschied zwischen interner und externer Fragmentierung! Als interne Fragmentierung oder Verschnitt
Paging. Einfaches Paging. Paging mit virtuellem Speicher
Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz
TU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Alfons Kemper, Ph.D.
TU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Alfons Kemper, Ph.D. Blatt Nr. 07 Übung zur Vorlesung Einsatz und Realisierung von Datenbanksystemen im SoSe16 Moritz Kaufmann
Hans-Georg Eßer, Hochschule München, Betriebssysteme I, SS Speicherverwaltung 1
Sep 19 14:20:18 amd64 sshd[20494]: Accepted rsa for esser from ::ffff:87.234.201.207 port 61557 Sep 19 14:27:41 amd64 syslog-ng[7653]: STATS: dropped 0 Sep 20 01:00:01 amd64 /usr/sbin/cron[29278]: (root)
Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches
Speicher Typen TI-Übung 5 Speicher, Caches Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Charakteristik
Proseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert
Proseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert 1.: Speicherung und Adressierung von Daten Bei der Speicheradressierung
183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013
VU Technische Grundlagen der Informatik Übung 7: Speicher, Peripherie 183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung
Nachholklausur Informatik II
Technische Universität Darmstadt Teil Informatik II Fachbereich Informatik Frühjahr 2001 Fachgebiet Graphisch-Interaktive Systeme Prof. Dr. J. L. Encarnação Dr. J. Schönhut Nachholklausur Informatik II
Linux Paging, Caching und Swapping
Linux Paging, Caching und Swapping Inhalte Paging Das Virtuelle Speichermodell Die Page Table im Detail Page Allocation und Page Deallocation Memory Mapping & Demand Paging Caching Die verschiedenen Caches
1. Speicher. Typische Nutzung eines Adreßraums. Systemsoftware. Textbereich relativ klein. Sehr großer Abstand zwischen Heap und Stack
1. Speicher 1 Typische Nutzung eines Adreßraums Textbereich relativ klein Sehr großer Abstand zwischen Heap und Stack Keine Verunreinigungen durch: E/A-Bereiche nicht bestückte Adreßbereiche fremde Kontrollflüsse
Konzepte von Betriebssystemkomponenten Referat am Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner
Konzepte von Betriebssystemkomponenten Referat am 24.11.2003 Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner Gliederung Adressräume Page Faults Demand Paging Copy
é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus
4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts
1. Von-Neumann-Architektur (7/66 Punkte)
Fakultät Informatik/Mathematik Seite 1/8 Datum: 23.12.2010 Name: Vorname: Arbeitszeit: 60 Minuten Matr.-Nr.: Hilfsmittel: alle eigenen Unterschrift: wird vom Prüfer ausgefüllt 1 2 3 4 5 6 7 8 9 Diese hat
3 Schnittstelle zum Betriebssystem 3.1 Einleitung
3.1 Einleitung 1 Anbindung zum Betriebssystem (BS) Aufgaben BS Schnittstelle zur Hardware Sicherstellung des Betriebs mit Peripherie Dienste erfüllen für Benutzung Rechner Dateiverwaltung (Kopieren, Verwalten,.)
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Maren Bennewitz Version 29.1.214 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten
8.1. Klassifikation von Speichern
Kapitel 8 - Speicherorganisation Seite 171 Kapitel 8 Speicherorganisation 8.1. Klassifikation von Speichern Es gibt zwei große Gruppen von Speichern: Halbleiterspeicher und mechanisch bewegte Speicher,
(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de)
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
Das Konzept der Speicherhierarchie
Das Konzept der Speicherhierarchie Small is fast, daher sind kleine Speicher schneller (und kosten mehr pro Byte). Vergrößerung von Speichern und schnellerer Zugriff sind aber Schlüsselfunktionen in der
7. Speicherverwaltung
7. Speicherverwaltung Ziele Zuteilung des Arbeitsspeicher Abbildung der symbolischen Adresse auf die physikalische Adresse Adress-Transformation Symbolische Adresse verschiebbare Adresse physikalische
4.3 Hintergrundspeicher
4.3 Hintergrundspeicher Registers Instr./Operands Cache Blocks Memory Pages program 1-8 bytes cache cntl 8-128 bytes OS 512-4K bytes Upper Level faster Disk Tape Files user/operator Mbytes Larger Lower
Rechnerorganisation. Überblick über den Teil 13
Rechnerorganisation Teil 3 9. Juni 2 KC Posch Überblick über den Teil 3 Arbiter: Wie können sich 2 aktive Partner vertragen? Direkter Speicherzugriff: Ein Ko Prozessor zum Daten Schaufeln Die Verbesserung
Schreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen).
Schreiben von Pages Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Write Through Strategie (siehe Abschnitt über Caching) ist hier somit nicht sinnvoll. Eine sinnvolle
Betriebssysteme I WS 2016/2017. Betriebssysteme / verteilte Systeme Tel.: 0271/ , Büro: H-B 8404
Betriebssysteme I WS 2016/2017 Betriebssysteme / verteilte Systeme rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 2. Februar 2017 Betriebssysteme / verteilte Systeme Betriebssysteme
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Maren Bennewitz Version 13.2.213 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Maren Bennewitz Version 5.2.214 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 11.01.2017 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, historische Entwicklung, unterschiedliche Arten von Betriebssystemen
Modul IP7: Rechnerstrukturen
64-040 Rechnerstrukturen 64-040 Modul IP7: Rechnerstrukturen http://tams.informatik.uni-hamburg.de/ lectures/2012ws/vorlesung/rs Kapitel 18 Andreas Mäder Universität Hamburg Fakultät für Mathematik, Informatik
Inhaltsübersicht. Speicherverwaltung Teil I. Motivation. Prinzipielle Arten der Speicherverwaltung
Speicherverwaltung Teil I Hard- und Software-Komponenten zur Speicherverwaltung Inhaltsübersicht Zusammenhängende Speicherzuteilung Partitionen fester Größe Partitionen variabler Größe Methoden zur Verwaltung
Prozessorarchitektur. Speicher. M. Schölzel
Prozessorarchitektur Speicher M. Schölzel Inhalt Aufbau von Speicher Organisation der Speicherhierarchie Inhalt Aufbau von Speicher Organisation der Speicherhierarchie Prozessor-Memory-Gap µproc 60%/yr.
Speicherorganisation
Speicherorganisation John von Neumann 1946 Ideal wäre ein unendlich großer, undendlich schneller und undendlich billiger Speicher, so dass jedes Wort unmittelbar, d.h. ohne Zeitverlust, zur Verfügung steht
DYNAMISCHE VERWALTUNG VIRTUELLEN SPEICHERS FÜR ECHTZEITSYSTEME
1 / 25 DYNAMISCHE VERWALTUNG VIRTUELLEN SPEICHERS FÜR ECHTZEITSYSTEME Martin Böhnert, Thorsten Zitterell, Christoph Scholl Albert-Ludwigs-Universität Freiburg Fakultät für Angewandte Wissenschaften Institut
Adreßräume. Motivation. Seitenersetzung (Paging) Systemsoftware. = Referenzlokalität. Seite 2.1. Instruktionen werden wiederholt ausgeführt
Adreßräume Seitenersetzung (Paging) Motivation Instruktionen werden wiederholt ausgeführt Variablen werden wiederholt referenziert Gründe: Sequentielle Ausführung überwiegt Tatsächliche Prozedurverschachtelung
Virtueller Speicher und Cache. VL5 GRT, SS 2004, Kneisel
Virtueller Speicher und Cache VL5 GRT, SS 2004, Kneisel Speicherhierarchie Übersicht! Ausgangsproblem, Motivation! Virtueller Speicher " Paging, Adressübersetzung, Pufferung " Segmentierung Abgrenzung
Lösung von Übungsblatt 2
Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende
Prüfungsklausur SS 14
Prüfungsklausur 31231 SS 14 Prof. Dr. J. Keller 23.08.2014 1 FernUniversität Hagen Prüfungsklausur 31231 23.08.2014 Seite 2 Inhaltsverzeichnis 1 Codierungsverfahren 3 2 Speichermedien und Peripheriegeräte
Betriebssysteme SS Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. SB 3 ( , v2) Speicherverwaltung Ein-/Ausgabegeräte und Schnittstellen
Betriebssysteme SS 2013 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. SB 3 (17.03.2013, v2) Speicherverwaltung Ein-/Ausgabegeräte und Schnittstellen 17.03.2013, v2 Modul 6: Betriebssysteme, SS 2013, Hans-Georg
virtueller Speicher - Trennung des logischen Speichers der Anwendung vom physikalischen Speicher.
Kapitel 9 virtueller Speicher Seite 1 Kapitel 9: virtueller Speicher - Seiten-Swap Hintergrund virtueller Speicher - Trennung des logischen Speichers der Anwendung vom physikalischen Speicher. - Der Adressraum
wichtigstes Betriebsmittel - neben dem Prozessor: Speicher
Speicherverwaltung Aufgaben der Speicherverwaltung wichtigstes Betriebsmittel - neben dem Prozessor: Speicher Sowohl die ausführbaren Programme selbst als auch deren Daten werden in verschiedenen Speicherbereichen
Über mich. Betriebssysteme Tutorium 1. Organisatorisches I. Was machen wir heute? Tutorien Wöchentliches Tut-Blatt Vorbereitung auf Theorieblätter
Über mich Betriebssysteme Tutorium 1 Philipp Kirchhofer philipp.kirchhofer@student.kit.edu http://www.stud.uni-karlsruhe.de/~uxbtt/ Lehrstuhl Systemarchitektur Universität Karlsruhe (TH) 8. Oktober 009
Konzepte von Betriebssystem- Komponenten Olessia Usik 20. Juni 2005
Konzepte von Betriebssystem- Komponenten Olessia Usik olessia@freenet.de 20. Juni 2005 1 GROß 2 SCHNELL UNENDLICH Gliederung 1. Einleitung 2. Swapping 3. Virtuelle Speicherverwaltung 3.1 Segmentorientierter
Teil IX. Adressraum und Arbeitsspeicher
Teil IX Adressraum und Arbeitsspeicher wosch SS 2005 SOS1 IX-1 Überblick 11 Adressraum Adressraum Physikalischer Adressraum Logischer Adressraum Virtueller Adressraum Zusammenfassung Arbeitsspeicher Speicherzuteilung
Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor
![Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor](/thumbs/56/38846879.jpg "Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor")
[Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg Januar 2006 1 / 100 Inhalt dieser
Adressraumkonzepte Betriebssystemsicht. Teil IX. Adressraum und Arbeitsspeicher. Überblick
Adressraumkonzepte Betriebssystemsicht 11 Adressraum Teil IX Adressraum und Arbeitsspeicher physikalischer Adressraum definiert einen nicht-linear adressierbaren, von Lücken durchzogenen Bereich von E/A-Schnittstellen
Kapitel 9 Hauptspeicherverwaltung
Kapitel 9 Hauptspeicherverwaltung Einführung: Speicher als Betriebsmittel Speicherkapazität wächst ständig ein PC heute hat 1000 mal soviel Speicher wie 1965 der größte Computer der Welt Anwendungsprogramme