Adressierung von Speichern und Eingabe- Ausgabegeräten

Transkript

1 Adressierung von Speichern und Eingabe- Ausgabegeräten Adressdecodierung Die Busstruktur von Prozessorsystemen verbindet die Bauteile über gemeinsame Leitungen. Auf dem Bus darf zu einer Zeit immer nur ein einziger Bauteil Sender sein. Zur Auswahl dieses Bausteins dient die Adresse sowie erforderliche Steuersignale. Adressen Jeder Busteilnehmer erhält eine Hausnummer, über die er angesprochen werden kann. Diese Adresse muss zusammen mit Steuersignalen eine eindeutigen Erkennung eines Busteilnehmers ermöglichen. Die Decodierung erzeugt aus der Adresse ein Signal, das einen Busteilnehmer selektiert. Innere Decodierung: In Speicherbausteinen befinden sich Decoder, die aus der angelegten Adresse das entsprechende Speicherwort aktivieren. Die Steuersignale Read ( RD ) und Write (WR ) bestimmen dann, ob gelesen oder geschrieben werden soll. Äußere Decodierung: Wählt unter vielen gleichberechtigten Busteilnehmer einen Baustein aus. Diese Funktion wird mit Logik-Bausteinen (UND, ODER, etc.) oder speziellen Decoderbausteinen realisiert. Innere und äußere Decodierung von 3 Speicherbausteinen: Adressierung von Speichern und I/O Devices 1/

2 Beispiel: n = 16, sechzehn Adressleitungen -> 64 K Adressraum, 8 Speicherbausteine mit je 8 K Speicherworten -> x = 12, innere Decodierung A0 bis A12, äußere Decodierung A13, A14, A15. High Speed CMOS Logic 3-to-8 Line Decoder (oder 1 aus 8 Decoder) Beispiel: n = 16, sechzehn Adressleitungen -> 64 K Adressraum, 2 Speicherbausteine mit je 32 K Speicherworten -> x = 14, innere Decodierung A0 bis A14, die äußere Decodierung mit A15 reduziert sich auf einen Inverter. Adressierung von Speichern und I/O Devices 2/

3 Speicherzugriffe Die Zugriffszeit eines Speichers ist die Zeit vom Anliegen einer gültigen Adresse und CE bis zum Zeitpunkt gültiger Daten. Gängige Werte für die Zugriffszeiten von Halbleiterspeichern liegen im Bereich zwischen weniger als 60 ns und 450 ns und mehr. Lesen: CE (Chip Enable), das von der Adressdecodierung kommt, und OE (Output Enable), das mit dem Lesesignal des Prozessors verbunden ist, müssen auf LOW-Pegel liegen. Der Mikroprozessor übernimmt die Daten am Ende des Lesezyklus. Zu diesem Zeitpunkt müssen die Daten an den Ausgängen des Speichers stabil anstehen. Schreiben: Die Adresse der zu beschreibenden Speicherzelle liegt am Adressbus und die zu schreibenden Daten liegen am Datenbus. Aus einem Teil der Adresse erzeugt die Decodierlogik ein CE. Nun erzeugt der Mikroprozessor ein Schreibsignal, mit welchem die am Speicher anstehenden Daten in den Speicherbaustein eingeschrieben werden. Adressierung von Speichern und I/O Devices 3/

4 Adressierung von Schnittstellenbausteinen (I/O Bausteine) Ein-/Ausgabebausteine verhalten sich für den Mikroprozessor nicht viel anders als Speicherbausteine. Der Ausgabebaustein übernimmt die Daten, speichert sie im bausteininternen Zwischenspeicher (Latch) (die Auswahl des Bausteins erfolgt durch das Signal STROBE, die Adresse und den Decoder über CS) und gibt sie durch Treiberstufen verstärkt an seinen Ausgängen aus. Die zuletzt geschriebenen Daten befinden sich im Latch, bis sie durch neue Daten überschrieben werden. Ein Eingabebaustein schaltet im richtigen Moment die Eingänge auf den Datenbus (Signal OUTPUT ENABLE), sodass der Mikroprozessor die Daten übernehmen kann (die Auswahl des Bausteins erfolgt durch die Adresse und den Decoder über CS). Register-Interface von Peripheriebausteinen Moderne Peripheriebausteine sind programmierbar, d. h. ihre Funktion kann durch das Programm einer bestimmten Aufgabenstellung angepaßt werden. Zur Kommunikation mit dem Mikroprozessor verwenden Peripheriebausteine interne Register. Die Auswahl der Register erfolgt über Adress- und Steuerleitungen. Datenregister Dem Datenregister übergibt der Mikroprozessor die auszugebenden Daten bzw. er liest aus dem Datenregister die einzulesenden Daten. Kommandoregister/Steuerregister Adressierung von Speichern und I/O Devices 4/

5 Im Kommandoregister stellt der Mikroprozessor mit geeigneten Steuerworten die von ihm gewünschte Betriebsart eines Peripheriebausteins ein. Man kann Steuerworte als Befehle an den Baustein betrachten, die bestimmte Abläufe im Peripheriebaustein bewirken. Statusregister/Zustandsregister Durch das Statusregister informiert der Peripheriebaustein den Mikroprozessor über seinen Zustand. Kommandoregister und Statusregister haben meist die gleiche Adresse im Baustein obwohl es sich um unterschiedliche Speicherzellen handelt. Das Kommandoregister wird beim Schreiben, das Statusregister beim Lesen angesprochen Parallele Ein-/Ausgabe In vielen Fällen sind die Peripheriebausteine byte-orientiert. Latch-Baustein, z.b. 74xx573/74xx373 oder 8282: Adressierung von Speichern und I/O Devices 5/

6 Einfache Eingabe mit Tri-State-Treiber-Bausteinen, z. B oder 74xx244: Adressierung von Speichern und I/O Devices 6/