Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 4 Zahlendarstellung/Rechenarithmetik/Rechenwerke

Transkript

1 Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 4 Zahlendarstellung/Rechenarithmetik/Rechenwerke Aufgabe 1: a) Bestimmen Sie die Darstellung der Zahl zur Basis 7. Verwenden Sie hierzu beide in der Vorlesung vorgestellten Berechnungsmethoden = b) Wenden Sie die Berechnungsmethode,,sukzessive Division mit Rest in aller Ausführlichkeit auf eine beliebige Zahl z=z z z an. Berechnen Sie die Darstellung zur Basis 7 in Abhängigkeit von z 2, z 1, z 0. (z z z ) : 7 = (z z ) Rest z 0 (z z ) : 7 = (z ) Rest z 1 Die Zahl ist: (z 2, z 1, z 0 ) (z ) : 7 = 0 Rest z 2 c) Bestimmen Sie Darstellungen der Zahl im Hexadezimalsystem (Basis b=16), im Binärsystem (Basis b=2), im Oktalsystem (Basis b=8) sowie im 12er-System. Wie kann die Umwandlung zwischen den Darstellungen der Basen 2, 8, 16 vereinfacht werden? = 71 16, = 161 8, = , = ( ) 2 (7 1) 16 Zusammenfassung von 4er Blöcken der Binärzahl ( ) 2 (1 6 1) 8 Zusammenfassung von 3er Blöcken der Binärzahl d) Bestimmen Sie die 6-stellige 2-er-Komplement Binärdarstellung der Zahl Wie sieht die 8-stellige Darstellung dieser Zahl aus? = (6-Stellig, positive) (1-er Komplement) (2-er Komplement) (2-er Komplement mit 8 Stellen, Vorzeichenerweiterung) e) Bestimmen Sie die Binärdarstellung der Zahlen und Wie viele Nachkommastellen werden zur exakten Darstellung jeweils benötigt? = , (0011) 2 Der Ausdruck in den Klammern wiederholt sich periodisch. f) Wie lautet die 2-er Komplement Binärdarstellung der Zahl bei Verwendung von k=3 Vorkommastellen und m=4 Nachkommastellen? = 0100,0110 (Mit Vorzeichenbit) 1-er Komplement: = er Komplement: =

2 Aufgabe 2: Forscher des SETI-Projekts haben aus den Tiefen des Universums eine Botschaft intelligenten Lebens empfangen. Die Wesen haben offensichtlich 3 Hände mit jeweils 5, 1 und 5 Fingern pro Hand. Zur Darstellung nichtnegativer ganzer Zahlen {0,1..} verwenden Sie die positionale Notation (z 2, z 1, z 0 ) ψ, welche sich hervorragend zum Zählen mit den Fingern eignet. Die Forscher kamen zu dem Schluss, dass gilt: z=z 0 +6 z 1 +b 2 z 2 mit z 0, z 2 {0..5}, z 1 {0,1}, Allein die Zahl b 2 vermochten Sie nicht zu bestimmen. a) Wie wird die Zahl b 2 von den Wesen sinnvollerweise gewählt worden sein, um mit ihren Fingern einem möglichst großen, lückenlosen Wertebereich zählen zu können? b 2 = z 0max +6 z 1max +1, b 2 =12 b) Welchen Zahlenbereich kann man mit dieser Codierung abdecken? max=515 ψ = (Insgesamt 72 Zahlen (0..71) - Maximum) c) Berechnen Sie (z 2, z 1, z 0 ) ψ =305 ψ +113 ψ. Eignet sich diese Zahlendarstellung zur Berechnung von Summen? 502 ψ =62 10, Für Nichteinheimischen schwierig!!! Aber prinzipiell zur stellenweisen Addition geeignet. Aufgabe 3: Gegeben sei das untenstehende Rechenwerk. Es besteht aus 7 Registern A, Ax,B..F mit 4 Bit Breite, einem 4-Bit Volladdierer mit einem D-Flipflop zum Speichern des Übertrags, einem bitweisen 4-Bit Inverter (1-er Komplement) und einem Multiplexer. Dicke Linien symbolisieren 4 Bit breite Leitungen, dünne Linien einfache Verbindungen. Die Register dienen zur Speicherung von 4-Bit-Worten. Die Register A und Ax bilden zusammen ein 8-Bit Rechts-Schieberegister. A enthält die höherwertigen 4 Bit, Ax die unteren 4 Bit. Der Ausgang des Registers A dient als Eingang des Inverters, des Addierers und kann zusätzlich als Eingang für die Register B..F dienen. Der Multiplexer wählt aus, welcher Wert auf den Eingang des Registers A geschaltet wird. Die Addiereinheit addiert den Inhalt der Register A und B und gibt das 4-Bit Resultat über den Multiplexer an das Register A weiter. Bei jeder Addition wird der Wert des Übertrags in einem D-Flipflop (,,Carry-Bit ) gespeichert. Instruktionen Exchange A R, R = {B..F} Copy A R, R = {B..F} Copy R A, R = {Ax,B..F} Clear Carry Set Carry SHR A,Ax A,Ax Complement A AddCarryA,B A AddAx 0 =1A,B A

3 Das Rechenwerk wird von einem Steuerwerk mit den notwendigen Takt-, Setz-, Rücksetzund Auswahlsignalen versorgt. Ein Programm für das Steuerwerk besteht aus einer Sequenz der oben aufgeführten Instruktionen (Befehlen). Der Befehl SHR A, Ax A, Ax stellt die Rechtsschiebeoperation um ein Bit dar. Das höchste Bit A 3 von Register A wird mit einer 0 aufgefüllt, das niedrigste Bit Ax 0 ist verloren. AddCarry A,B A stellt eine vorzeichenlose Addition von A und B unter Berücksichtigung des Carry-Bits dar, wobei das Ergebnis in A abgelegt wird und das Carry-Bit bei Überlauf gesetzt und sonst gelöscht wird. AddAx 0=1A,B A entspricht der eben beschriebenen Addition, wird jedoch nur dann ausgeführt, wenn das Bit Ax 0 des Registers Ax den Wert 1 hat. a) Entwickeln Sie ein Programm, das zwei 8-Bit-Binärzahlen (D,C)=(D 3..D 0,C 3..C 0 ) und (F,E)=( F 3..F 0,E 3..E 0 ) addiert und das Ergebnis wieder in (D,C) speichert. die niederen 4-Bit(D,C) in B Copy E A die niederen 4-Bit(F,E) in A Clear Carry Carry=0 am Anfang AddCarryA,B A die niedere 4-Bits summieren Copy A C die niedere 4-Bits speichern Copy D A die höhere 4-Bit(D,C) in B Copy F A die höhere 4-Bit(F,E) in A AddCarryA,B A die höhere 4-Bits summieren Copy A D die höhere 4-Bits speichern b) Modifizieren Sie das Programm so, dass es die Differenz (D,C) - (F,E) berechnet und in (D,C) ablegt. die niederen 4-Bit(D,C) in B Copy E A die niederen 4-Bit(F,E) in A Complement A 1-er Komplement der niederen 4-Bit bilden Set Carry um 2-er Komplement zu bilden AddCarryA,B A die niedere 4-Bits summieren Copy A C die niedere 4-Bits speichern Copy D A die höheren 4-Bit(D,C) in B Copy F A die höheren 4-Bit(F,E) in A Complement A 1-er Komplement der höheren 4-Bit bilden AddCarryA,B A die höhere 4-Bits summieren Copy A D die höhere 4-Bits speichern

4 c) Entwerfen Sie ein Programm, das zwei vorzeichenlose 4-Bit-Zahlen C und D multipliziert und das Ergebnis in (D,C) speichert. Die Multiplikation erfolgt folgendermaßen: C D = (C 3 C 2 C 1 C 0 ) (D 3 D 2 D 1 D 0 ) F 30 F 20 F 10 F 00 + F 31 F 21 F 11 F 01 F 32 F 22 F 12 F 02 F 33 F 23 F 13 F 03 (F 33 +Carry)S 5 S 4 S 3 S 2 S 1 S 0 C x D y =F xy, S F i(k-i) = S k i Der Algorithmus der Multiplikation mit dem obengezeigten Rechenwerk ist wie folgt: A+Ax D 3 D 2 D 1 D 0 B F 30 F 20 F 10 F 00 A+Ax 0 F 30 F 20 F 10 F 00 D 3 D 2 D 1 B F 31 F 21 F 11 F A+Ax 0 Carry 1 + F 31 F 30 + F 21 F 20 + F 11 F 10 + F 01 F 00 D 3 D 2 B F 32 F 22 F 12 F A+Ax 0 Carry 2 + F 32 Carry 1 + F 31 + F 22 F 30 + F 21 + F 12 F 20 + F 11 + F 02 F 10 + F 01 F 00 D 3 B F 33 F 23 F 13 F A+Ax Carry 4 Carry 3 + F 33 Carry 2 + F 32 + F 23 Carry 1 + F 31 + F 22 + F 13 F 30 + F 21 + F 12 + F 03 F 20 + F 11 + F 02 F 10 + F 01 F 00

5 Copy D A Clear Carry * ** AddAx 0 =1A,B A Copy A D Copy Ax A Copy A F AddCarryA,B A Das Carry in A 0 Das Carry in Ax 3 Copy Ax A Das Carry in A 3 Copy D A Clear Carry AddCarryA,B A Copy A D Copy F A Die nächste Zwischensumme in B *** Copy D A Wiederherstellung des A- Zustands von D (wiederholt sich von * bis *** - 2Mal und von * bis ** 1-Mal) Copy A D Copy Ax A Copy A C Setzt die Bitkontrolle der Multiplikation in Ax Generiert die erste Zwischensumme der Multiplikation Die nächste Zwischensumme der Multiplikation ohne Carry in A Das nächste Kontrollbit der Multiplikation in Ax 0 Zwischenspeicherung der Zustände von A und Ax in D und F A, B und Ax werden zu NULL gesetzt Das Carry wird für die neue Zwischensumme berücksichtigt,z.b ohne Carry Carry mit Carry Das Carry in B 3 Die gespeicherte Zwischensumme der Multiplikation ohne Carry in A Die gespeicherte Zwischensumme der Multiplikation mit Carry in A Zwischenspeicherung von A in D Wiederherstellung des Ax- Zustands von F Multiplikationsergebnis in (D, C)

6 Aufgabe 4: Die Addition zweier 16-Bit Zahlen A und B soll mit Hilfe der CLA-Technik (,,Carry Look Ahead ) realisiert werden. a) Schätzen Sie die Anzahl der Gatter ab, die zur Realisierung eines vollständigen 16-Bit CLA-Addierers erforderlich sind. Wie groß ist die Gesamtverzögerung der Schaltung, wenn die Gatterlaufzeit t beträgt? (Siehe Vorlesung - Kapitel 2 : Rechnerarithmetik, s ) Carry-Signal pro Stuffe (i+1) AND + 2 OR C AND + 2 OR C AND + 2 OR... C 2 3 AND + 2 OR C 1 2 AND + 2 OR Alle Carry_Logic 135 AND + 30 OR Alle FA 32 AND + 32 XOR + 16 OR Alle Gatter 32 XOR AND + 46 OR = 245 Gatter Carry_Logic 3 t FA 2 t (Verzögerung t pro HA) Gesamtverzögerung 5Dt b) Vier 4-Bit-CLA-Bausteine sollen zu einem 2-stufigen 16-Bit CLA-Addierer zusammengeschaltet werden. Bestimmen Sie die Signale C in aus den Signalen P und G der einzelnen Bausteine. Vergleichen Sie Aufwand und Gesamtverzögerung mit a). C 4 = G I + P I.C 0 C 8 = G II + P II.C 4 = G II + P II.G I + P II.P I.C 0 C 12 = G III + P III.C 8 = G III + P III.G II + P III.P II.G I + P III.P II.P I.C 0

7 Zeitaufwand pro CLA 5 t Zeitaufwand für die Zusätzliche Logik 2 t ( t pro AND - und t pro OR -Gatter) Gesamtverzögerung 7Dt Alle Carry_Logic pro CLA 14 AND + 8 OR Alle 4 FA pro CLA 8 AND + 8 XOR + 4 OR Alle CLA 88 AND + 32 XOR+ 48 OR Zusätzliche Logik 6 AND + 3 OR Alle Gatter 32 XOR + 94 AND + 51 OR = 177 Gatter Aufgabe 5: Gegeben sei ein 3x3-Bit Multiplizierer für vorzeichenlose Zahlen. Entwerfen Sie eine Schaltung, die unter Zuhilfenahme dieses Multiplizierers vorzeichenbehaftete 4-Bit Zahlen multiplizieren kann. Sowohl Eingabe als auch Ausgabe sollen im 1-er Komplement dargestellt sein. Welche Wortbreite sollten Sie für die Ausgabe mindestens vorsehen?