Seminar Großrechneraspekte (Mainframe): Von Betriebssystemen bis zur Datenbank und darüber hinaus. E/A Architektur

Transkript

1 Seminar Großrechneraspekte (Mainframe): Von Betriebssystemen bis zur Datenbank und darüber hinaus E/A Architektur Thomas Scheffler Friedrich-Schiller-Universität Jena Institut für Informatik Lehrstuhl für Datenbanken und Informationssysteme Siegmundsburg am Rennsteig 15. Mai 2003

2 Gliederung 1. Einführung 2. Subchannel System 3. Architekturvergleich: Workstation < > Mainframe 4. Zusammenfassung Thomas Scheffler 15. Mai 2003

3 Einführung Ein-Ausgabe Limit Leistungsbegrenzung von Computerarchitekturen: CPU-Geschwindigkeit Größe, Bandbreite, Latenz des Hauptspeichers Ein-/Ausgabe-Organisation Thomas Scheffler Einführung 15. Mai 2003

4 z900 Central Electronic Complex Multi Chip Module (MCM): L2-Cache verbindet 20 Prozessoren (16 CPUs, 3 SAPs, 1 Reserve) 4 Memory Bus Adapter (MBA) Chips für Anschluss von E/A Adapterkarten und Hauptspeicher Alle Verbindungen Punkt zu Punkt getaktet mit 450MHz = gute Latenz- und Bandbreitenwerte je Prozessor 14,5 GB/s L2-Cache bei 20 ns gesamt: 290 GB/s Bandbreite Hauptspeicher: 29 GB/s zseries SMP E/A Konfiguration

5 Memory Bus Adapter 6 byte-serielle full-duplex Busse getaktet mit 500MHz bei DDR ca. 750 MB/s netto = in Praxis 29 GB/s über alle MBAs und Busse Busse verwenden Self Timed Interface (STI) ähnlich PCI-Bus jedoch Kabellänge bis 15 Meter bei höheren Takt Switches koppeln Busse bietet 4 full-duplex STI-Ausgänge: Datenrate 333 MB/s oder 500 MB/s von insgesamt 96 Ausgängen 84 nutzbar für I/O Cards (z.b. FICON, GigaBit Ethernet etc.) sind in E/A Rahmen (I/O Cages) untergebracht System Area Network max. 3 Rahmen mit je 28 Karten über Integrated Cluster Bus (ICB) und Inter System Channel (ISC) Cards Steigerungen möglich: = Parallel Sysplex Thomas Scheffler Memory Bus Adapter 15. Mai 2003

6 S/390 & zseries E/A-Architektur Channelsubsystem Kanäle (Channel Paths) Unterkanäle (Subchannels) Kanalprogramme (Channel Programs) Thomas Scheffler Architektur 15. Mai 2003

7 S/390 & zseries E/A-Architektur: Kanal Kanal (Channel) bis zu 256 (8 Bit) leistungsfähiger E/A-Adapter mit speziellen Anforderungen hinsichtlich RAS (Reliability, Aviability, Serviceability) wichtigstes Beispiel: Common I/O Card ähnlich einem SCSI-Bus/-Interface verbindet Steuereinheiten (S/390 Control Units) mit Channel Subsystem Thomas Scheffler Architektur 15. Mai 2003

8 S/390 & zseries E/A-Architektur: Unterkanal Unterkanal bis zu 256 pro Kanal (8 Bit) charakterisiert durch 16 Bit Adresse verbindet E/A Geräte mit Steuereinheiten (S/390 Control Units) fester Speicherbereich zugeordnet, enthält: Anfangsadresse des Kanalprograms Channel Path Identifier Thomas Scheffler Architektur 15. Mai 2003

9 S/390 & zseries E/A-Architektur: Kanalprogramm Kanalprogramm eingeleitet durch CPU-Befehl "Start Subchannel"(SSCH) zugehörige Maschinenbefehle werden als Channel Command Words bezeichnet Verarbeitung (parallel zu CPUs) durch Channel Subsystem auf System Assist Processors Kanal Steuereinheit Thomas Scheffler Architektur 15. Mai 2003

10 S/390 & zseries E/A-Architektur: Kanalprogramm(2) Kanalprogramm nach Beendigung Unterbrechung der CPU (mit Status) S/390 Besonderheit: Zugriff auf Kanal NICHT exklusiv für ein Betriebssystem Channel Subsystem stellt sicher, daß sich E/A-Operationen nicht gegenseitig stören Thomas Scheffler Architektur 15. Mai 2003

11 S/390 & zseries E/A-Architektur: Kanalprogramm(3) z900 Central Electronic Complex Aufgabenteilung SAP führt Kanalprogramm aus Channel Path liest CCW aus Hauptspeicher und leitet über FICON an Control Unit : führt Programm mit Hilfer der E/A- Elektronik aus. Bsp: Zugriffsarm von Platte xyz auf Spur abc! S/390-Ein-/Ausgabe-Architektur Thomas Scheffler Architektur 15. Mai 2003

12 Aufgaben der Steuereinheit am Beispiel: Festplatten-Steuereinheit E/A Kommandos (CCW) ausführen: SEEK, SEARCH, READ, WRITE, etc. Fehlerkorrektur E/A Befehlswiederholung Statusinformationen sammeln und SAP weitergeben Unterbrechungssignale erzeugen und an SAP weitergeben eine von mehreren Festplatten selektieren Cache- und RAID-Management... Thomas Scheffler Architektur 15. Mai 2003

13 Optimierung in der Ansteuerung Steigerung der Geschwindigkeit und Ausfallsicherheit durch: E/A-Geräte können über bis zu 8 Channel Paths mit Channel Subsystem verbunden sein z.b: E/A-Operation über einen Kanal initiert, über anderen Datentransfer Kopplung eines E/A-Geräts mit mehreren Steuereinheiten Steuereinheiten können wiederum an mehrere S/390 Rechner angeschlossen werden = Parallel Sysplex Thomas Scheffler Architektur 15. Mai 2003

14 Channel vs. Channel Path Channel Als Kanal (Channel) wird die physikalische Verbindung zwischen einem System (bzw. seinem Channel Subsystem) und einer Control Unit bezeichnet. Channel Path Als Channel Path wird die logische Verbindung zwischen einem System und einer Control Unit bezeichnet. Thomas Scheffler Architektur 15. Mai 2003

15 PC & Workstations E/A gängig PCI-Adapter Karten OS oder Applikation initiiert Operation CPU führt Anweisung aus Programm greift über Memory Mapped I/O (MMIO) direkt auf Register und Datenbereich der Adapterkarte zu Busmasterübertragung von Daten im Hauptspeicher in Puffer des PCI-Adapters Bietet nur limitierten Schutzmechanismus! = Besser bei PCI-X und PCI-Express gehandhabt (Error Correction CODE) eigene Logik auf Adapter oft ohne Prüfmechanismen = Adapter kann falsche Speicherbereiche überschreiben = Sicherheit/Stabilität des Systems wird durch PCI-Karten beeinflußt! Thomas Scheffler Architekturkonzepte 15. Mai 2003

16 zseries Kanäle früher aus diskrete Bauteile realisiert heute kostengünstige Standard-PC-Komponenten = PCI-Adapter spielen wesentliche Rolle bei zseries gegenüber PC ist Central Electronic Complex Bereich stärker abgeschirmt = DMA für PCI-Karten auf zseries-hauptspeicher nicht möglich Basis für Sicherheit Common I/O Card Basis für FICON- und Fibre Channel-Kanal, Gigabit ATM etc. Stellt PCI bzw PCI-X Interface zur Verfügung Thomas Scheffler Architekturkonzepte 15. Mai 2003

17 Sicherheitskonzept: Common I/O Card Funktionsweise Common I/O Card enthält 2x (PowerPC Prozessor, Memory Controller) & lokaler Speicher, STI-PCI Bridge Redundanz?: Master:Checker STI-PCI Bridge als Voter = Abruch der Operation, bei differenten Ergebnissen = Adressierungsfehler sollen vermieden werden DMA(PCI) > Puffer Common I/O DMA(CIO) > zseries Hauptspeicher zus. Schutzmechanismen schließen Datentransfer- und Adressierungsfehler aus. STI-PCI Bridge als Firewall zwischen zseries Prozessor und Bridge CRC Check über gesamte Strecke auf Platte wird gespeichert: (Datum, CRC, Adresse) = nicht nur korrekte Daten übertragen, sondern auch gewünschte Thomas Scheffler Architekturkonzepte 15. Mai 2003

18 Datenspeicherung UNIXe, NT Zuordnung nur durch Partition Den Ort innerhalb dieser bestimmt Betriebssystem verschiedene Dateisysteme für unterschiedliche Anforderungen Zugriff über Verzeichnisstruktur Vorteile: einfache Verwaltung dynamische Vergrößerung optimale Speicherplatznutzung Nachteile: Fragmentierung der Dateien keine optimale Leserate OS/390 Dateien müssen bezüglich Größe und physikalischen Adressbereich manuell eingerichtet werden Dateisystem identisch mit Inhalt des Datenträgers: drei verschieden Dateiformate: DAM Datei mit direktem Zugriff SAM Datei mit sequentiellen Zugriff VSAM Datei mit index-sequentiellen Zugriff Zugriff über Control-Blöcke, die Datenbasis für Betriebssystemfunktionen sind Vorteile: keine (kaum) Fragmentierung der Dateien optimale Platzierung = bessere Leserate Nachteile: wohlmöglich Speicherplatzverschwendung erhöhter Verwaltungsaufwand Thomas Scheffler Datenspeicherung 15. Mai 2003

19 Queued Direct I/O SAP entlastet CPU, jedoch Start und Ende des Channel Programs belastet CPU, letzteres durch Unterbrechung Abhilfe: Queued Direct I/O (QDIO) wird von Common I/O Card unterstützt QDIO-Protokolle basieren auf (theoretisch) endlosen Kanalprogrammen Thomas Scheffler Architekturkonzepte 15. Mai 2003

20 Queued Direct I/O Memory Bus Adapter nach SSCH-Maschinenbefehl, E/A-Anweisungen in Outputoder Request-Queue Kanal liest Queue aus und bearbeitet Anweisungen CPU des Kanals muß nur angestoßen werden, wenn Request-Queue leer Kanal legt eingehende Nachrichten in Input- oder Completion-Queue CPU muß nur unterbrochen werden, wenn Input-Queue leer QDIO Channel Schnittstelle Thomas Scheffler Architekturkonzepte 15. Mai 2003

21 Zusammenfassung S/390-Ein-/Ausgabe-Architektur bietet: hohe Erweiterbarkeit (Scalability) hohe Durchsatzraten (Throughput) hohe Verfügbarkeit (Availability) hohe Sicherheit (Reliability) Thomas Scheffler Zusammenfassung 15. Mai 2003

22 Quellen Eigenschaften einer modernen Ein-/Ausgabe-Architektur, Helge Lehmann/Wilhelm G. Spruth, it - Information Technology 2003/1, Oldenbourg Verlag Einführung in z/os und OS/390,P. Herrmann/U. Kebschull/W. G. Spruth, Oldenbourg Verlag S/390 I/O S/390 I/O System chu/ps mainframes/data/stda/main.html The Integrated Cluster Bus for the IBM S/390 Parallel Sysplex IBM eserver z900 I/O subsystem The IBM eserver pseries 690 Reliability, Availability, Serviceability: ras.html Thomas Scheffler Quellen 15. Mai 2003