14. Vorlesung Grundlagen der analogen Schaltungstechnik

Transkript

1 14. Vorlesung Grundlagen der analogen Schaltungstechnik 1

2 Differenzverstärker Kleinsignal-ESB 0 V4 V5 RD1 1k RD2 1k G1 G2 2 u aus1 V1 V3 V2 u aus2 V1 U SU S 1 3 SU S 1 U V2 gm1 gm2 RD1 V1 V2 gm1 gm2 RD2 V1 V2 V$4, V$5 gm1 gm2 gm1 gm2 V$4 1 2 gm RD1 V1 V2, V$5 1 gm RD2 V1 V2 2 Differenzverstärkung V V 4 5 gm RD V1 V2 0 Bei rein differentieller Anregung V1 V2=U id V1=U id /2 und V2= U id /2 ist hier signalmäßig Masse! gm1 V1 gm2 V2 V3 = mit gm 1 = gm 2 = gm V3 = gm1 gm2 V1 V2 2 2

3 Stromspiegel und Differenzverstärkerstufen Idealer Stromspiegel I ref I 2 = αi ref i α αi U Einfacher Stromspiegel mit MOSFETs Transistor M 1 ist diode-connected I ref I 2 r IN r OUT D M 1 M 2 D U DS2 S U GS = f -1 (I ref ) S Dank an Prof. Zapf 4

4 Stromspiegel Wenn M 1 und M 2 matchen (gleiches µ, C ox, U TH ) und M 2 im Sättigungsbereich bleibt, dann gilt: I2 W2/ L2 W2 bei L L I W / L W ref Bei MOSFETs kann man (gleiche Kanallängen vorausgesetzt) das Stromverhältnis durch das Verhältnis der Kanalweiten festlegen. Damit kann man feste Stromverhältnisse einstellen. Wichtig: M2 muss in Sättigung sein: U DS2 > U DSSat2! nicht nutzbar! I 2 U DSSat U GS = const U DS2 Kleinsignalverhalten: M 1 ist diode-connected r IN = 1 / g m1 ; M 2 ist in Source-Grundschaltung r OUT = r DS2. Dank an Prof. Zapf 5

5 Stromspiegel: Erhöhung des Ausgangswiderstands Prinzip: Erhöhung des Ausgangswiderstands durch Gegenkopplung r IN I ref I 2 nicht nutzbar! D S M 1 M 2 U GS R I ref R R D S r OUT U 2 I 2 R = 0 R > 0 Steigung ~ r out U 2min U 2 U DSSat Constraints: Matching M 1 /M 2 ; Matching der beiden Widerstände; M 2 im Sättigungsbereich. Die beiden Widerstände R stellen eine stromabhängige Spannungsgegenkopplung (I/U-GK) dar. Vorteil: Durch die Wirkung der Gegenkopplung erhöht sich der Ausgangswiderstand auf r r 1 g R OUT DS2 m2 Dank an Prof. Zapf 6

6 Kaskoden-Stromspiegel I ref I 2 r OUT D M 1 M 2 D S U GS1 S U DS2 > U DSSat2 D M 3 M 4 D U DS4 > U DSSat4 S U GS3 S Constraints für sichere Funktion: Matching M 1 /M 2 und M 3 /M 4 ; zudem müssen M 2 und M 4 in Sättigung sein. Besonderheit: Höherer Innenwiderstand r OUT 1 1 r r g r r r g r OUT DS2 m2 DS 4 DS 4 DS2 m2 DS 4 Dank an Prof. Zapf 7

7 Vergleich der Strukturen MOS - Biploar Wilson- Stromspiegel 8

8 Vergleich der Strukturen MOS Bipolar (Strombank) 9

9 Ersetzen von Widerständen/AP-Einstellung durch Stromquellen/Stromspiegel Emitter- oder Source-Schaltung v gm ( r r ) u 1 CE3 CE1 v gm ( r r ) u 1 DS3 DS1 10

10 Hier das gleiche SS11 A3, Emitterschaltung mit Stromquellenlast hohe Verstärkung v gm ( r r ) u 3 CE3 CE2 11

11 Ersetzen von Widerständen/AP-Einstellung durch Stromquellen/Stromspiegel Kollektor- oder Drain-Schaltung Vorteil: keine Belastung durch R E, Last bekommt volle Leistung 12

12 A51: Ersetzen von Widerständen/AP-Einstellung durch Stromquellen/Stromspiegel 13

13 Nochmal die Differenzstufe 14

14 Differenzstufe/OPV R D bzw. R C durch Stromquellen ersetzt 15

15 OTA: Operational Transconductance Amplifier (u i) Vergleich der Strukturen MOS - Bipolar M3 M4 Q3 Q4 u id 2 M1 M2 M5 u id 2 V aus RL u id 2 Q1 Q2 Q5 u id 2 V aus RL V BIAS V BIAS v g r r R ud m DS2 DS 4 L v g r r R ud m CE 2 CE 4 L g g g m m1 m2 g g g m m1 m2 16

16 Differenzstufe/OTA: Hochtreiben der Verstärkung durch Kaskoden 17

17 Industrielle Schaltungstechnik (integrierte Analogschaltungen) 18

18 CMOS Operationsverstärker 19 19

19 2-stufiger NMOS Single-Ended-Operationsverstärker 20

20 2-stufiger NMOS Single-Ended-Operationsverstärker r DS 4 gm 6 r DS 6 gm 1/2 r DS 2 r DS 7 v gm r r gm r r Z u 1/2 DS4 DS2 6 DS7 DS6 L 21

21 22

22 23

23 2-stufiger NMOS Single-Ended-Operationsverstärker Ausgang (Sourceschaltung) 24

24 2-stufiger PMOS Single-Ended-Operationsverstärker 25

25 2-stufiger NMOS OTA mit Kaskodenausgangswiderstandserhöhung mit Lead-Kompensation 26

26 NMOS Stromspiegel- Operationsverstärker 27

27 NMOS Input Folded-Cascode Op-amp 28

28 PMOS Input Folded-Cascode Op-amp 29

29 PMOS Folded-Cascode 30

30 CMOS Folded-Cascode-Operationsverstärker von Infineon (C10 =180nm Technologie) gm RLRR v gm8rds11(1 gm11rds10) R R Wie erklärt sich nun die Formel? Zeichnen Sie dazu auch den Signalweg sowie die für die Verstärkung verantwortlichen funktionalen Gruppen ein L R0 31

31 Beispiel eines aktuellen Designs von Infineon: Analyse eines Folded Cascode CMOS OTA in C10 (0.18 ) 32

32 Interpretation der Ergebnisse M8 N6 M10 M11 M15 N8 soldc Solve sbgdc, V$OUT FullSimplify V$OUT Gds$MP10 Gds$MP11 gmb$mp11 gm$mp11 gm$mp15gm$mp8rlrr0vdm Gds$MP10Gds$MP11 RL RR0 1 Gds$MP11 1 gm$mp11 1 Gds$MP10 Simplify N1 RL Gds$MP10 gm$mp11 Gds$MP10 Gds$MP11 gm RLRR v gm8rds11(1 gm11rds10) R R 15 0 L R0