- Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden
|
|
- Reiner Möller
- vor 6 Jahren
- Abrufe
Transkript
1 sequentielle Schaltungen: digitale Schaltung mit inneren Rückführungen sie haben eine zeitsequentielle Arbeitsweise, wobei die einzelnen diskreten Zeitpunkte durch innere Zustände repräsentiert werden die Ausgangsvariable ist eine Funktion der Eingangsvariablen x i und der inneren Zustandsvariablen z i : y = f ( x 0, x 1,... x n-1, z 0, z 1,... z m-1 ) - Funktion f ist realisierbar durch Verknüpfung mit Grundgattern - Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden bekannte FF-Typen: RS-Flipflops, JK-FF, D-FF, T-FF Grundprinzip: im einfachsten Fall erfolgt eine inneren Rückführung durch 2 Negatoren Q=Q Zustand Q bleibt gespeichert, ist jedoch nicht beeinflußbar
2 RS-Flipflop: Realisierung mit Gattern (z.b. NAND, NOR) 2 Eingänge: S (Set, Setzen) und R (Reset, Rücksetzen) 2 Ausgänge: Q 1 und Q 2 i.a. existiert die Forderung nach einer komplementären Belegung, d.h. Q 2 = Q 1 Realisierung mit NAND bzw. NOR-Gattern Definition: Setzen: S = 1 und R = 0 Q 1 = 1 Q 2 = 0 Rücksetzen: R = 1 und S = 0 Q 1 = 0 Q 2 = 1 ST RS-FF: S R Q 1 Q 1 * Q 2 * Speichern Rücksetzen Setzen unbrauchbar Q 1 = Q 2 SF RS-FF: charakteristische Gleichung eines RS-FF: Q 1 * = S ( R Q 1 ) Q: vor der Zustandsänderung Q 1 * : nach der Zustandsänderung
3 Zeitdiagramm RS-FF Problem: Übergang der Eingangsbelegung R=1, S=1 (Zustand Q 1 =Q 2 =1) zu R=0, S=0 (Zustand speichern, wird Q 1 =1, Q 2 =0 oder Q 1 =0, Q 2 =1 gespeichert?) Lösung: Unterdrückung einer kurzzeitig auftretenden Belegung R=1, S=1 durch Taktung bzw. Vermeidung der Eingangsbelegung R=1, S=1 durch Verknüpfung der Eingangssignale untereinander (z.b. R = S, D-FF) oder mit den Ausgangssignalen (z.b. Q 1, Q 2, JK-FF)
4 getaktetes RS-Flipflop Funktion: C = 0: Tor gesperrt (C S = 0; C R = 0 Zustand Speichern) C = 1: Tor geöffnet (C S = S; C R = R neuen Zustand einnehmen) ST RS-FF: C S R Q Q * Q * Speichern Rücksetzen Setzen vermeiden keine Änderung SF D-FF: vollständige charakteristische Gleichung des getakteten RS-FF Q * = (S R Q ) C Q C vereinfachte Darstellung: oft wird die letzte Zeile der ST nicht dargestellt, da getaktete FF grundsätzlich bei nicht aktiven Taktsignal (hier: C=0) keine Änderung am Ausgang Q zeigen. vereinfachte charakteristische Gleichung: Q * = S ( R Q) Bedingung: C=1 die vereinfachte charakteristische Gleichung des getakteten RS-FF gilt nur während eines angelegten Taktes C=1, für C=0 erfolgt keine Änderung des Ausganges (Speichern Q * = Q) Schlußfolgerung: Der Takt kann im Entwurf für eine vereinfachte Darstellung zunächst unberücksichtigt bleiben, da keine Änderung zu erwarten ist. In der konkrete Schaltung muß natürlich dieser Takteingang beschaltet werden.
5 D-Flipflop LP: Verzögerungsspeicher (Delay = Verzögerung) oft auch als Latch ( Riegel ) oder D-Latch bezeichnet Symbol: D-FF Variante 1 D-FF Variante 2 Funktion: abgeleitet aus dem RS-FF mit S = D; R = D, damit wird S = R = 0 vermieden, d.h. die Ausgänge (Q, Q) sind immer komplementär zueinander C = 0: Tor (NAND-Gatter) gesperrt (C D = 0 Zustand Speichern) C = 1: Tor (NAND-Gatter) geöffnet (C D = D Eingangsbelegung übernehmen) ST D-FF: C D Q Q * Q * Rücksetzen Setzen keine Änderung (Speichern) SF D-FF: vollständige charakteristische Gleichung des D-FF Q * = D C Q C vereinfachte Darstellung: oft wird die letzte Zeile der ST nicht dargestellt, da getaktete FF grundsätzlich bei nicht aktiven Taktsignal (hier: C=0) keine Änderung zeigen. vereinfachte charakteristische Gleichung: Q * = D Bedingung: C=1 die vereinfachte charakteristische Gleichung des D-FF gilt nur während eines angelegten Taktes C=1, für C=0 erfolgt keine Änderung des Ausganges (Speichern Q * = Q) Schlußfolgerung: Der Takt kann im Entwurf für eine vereinfachte Darstellung zunächst unberücksichtigt bleiben, da keine Änderung zu erwarten ist. In der konkrete Schaltung muß natürlich dieser Takteingang beschaltet werden.
6 JK-Flipflop Informationseingänge J und K (nach Jack Kilby, bed. Erfinder auf dem Gebiet der integr. Schaltungen benannt, oft auch: Jump/Kill) Prinzip: J- und K-Belegung ohne Restriktionen belegbar durch gekreuzte Rückführung wird S = R = 0 vermieden, d.h. die Ausgänge (Q, Q) sind immer komplementär zueinander Funktion: abgeleitet aus dem RS-FF mit S = J Q; R = K Q C = 0: Tor gesperrt (C J = C K = 0 Zustand Speichern) C = 1: Tor geöffnet (C J = J, C K = K d.h. Eingangsbelegung entsprechend nachfolgender Tabelle übernehmen) ST JK-FF: J K Q Q * Q * Speichern Rücksetzen Setzen Speicherzustand invertieren SF JK-FF Anwendung: Problem: charakteristische Gleichung: Q * = K Q J Q Frequenzteiler, Zähler, Schieberegister Der Takt C darf nur sehr kurzzeitig auf 1 sein, sonst treten bei J=K=1 Oszillationen (Schwingungen) auf.
7 Problem: Der Takt C darf nur sehr kurzzeitig auf 1 sein, sonst treten Oszillationen (Schwingungen) auf. Forderung: t c < 2 t d mit t c = Taktzeit für C=1, t d Gatterverzögerungszeit Lösung: Informationsübernahme nur während einer Taktflanke (z.b. Wechsel 0 1) taktflankengesteuerte Flipflops Die neue Information Q * erscheint nicht während C=1, sondern mit der 0 1 Flanke am Ausgang Realisierung: mittels zusätzlichem statischen Zwischenspeicher, Master-Slave-Prinzip Master-Slave-RS-FF LP: Taktdiagramm: Funktion: Ruhezustand C: 0 Speicherung (keine Änderung im Master und Slave) auf Q unwirksame Taktflanke: C: Slave-Tor sperrt (Slave: Speicherung von Q * ) 2 Master-Tor öffnet (Master: Übernahme neuer Daten von R,S, jedoch noch keine Änderung am Ausgang! Vorbereitungszustand: C:1 Master-Tor geöffnet (weiterhin Datenübernahme vom Eingang S, R) Slave-Tor gesperrt (weiterhin Speicherung des alten Wertes Q) auf Q wirksame Taktflanke: C: Master-Tor sperrt (Master: Ende der Datenübernahme, Beginn der Speicherung von Q * ) 4 Slave-Tor öffnet (Slave: Übernahme der neuen Information Q * zum Ausgang) C: 0 s.o.
8 JK-Master-Slave-Flipflop Funktion: wie Master-Slave-RS-FF, jedoch unter Nutzung der J- und K- Eingangsverknüpfung, J- und K-Belegung ist damit ohne Restriktionen belegbar in der digitalen Schaltungstechnik häufig eingesetztes Grundflipflop LP: Symbol: mit negativer Taktflanke mit positiver Taktflanke taktflankengetriggertes T-FF wird durch T = K = J gebildet
9 taktflankengetriggertes D-FF wird durch D = K = J gebildet, die charakteristische Gleichung entspricht dem D-FF, die Übernahme der Daten erfolgt jedoch nicht während C=1, sondern während der 0 1Taktflanke von C: Zeitdiagramm des taktflankengetriggerten D-FF Anwendungsbeispiel: Binärteiler Rückführung des Q-Ausgangs auf den D-Eingang Zeitdiagramm Frequenzteiler
10 7.2 Zustandsautomaten z.b. Mealy/Moore-Automaten, Zähler, Schieberegister, Digitale Automaten bestehen aus kombinatorischen und sequentiellen Schaltungen, kurz: Schaltnetzen und Speichern Da bei ihnen nur eine endliche Anzahl von Bauelementen existieren und eine Zufalls- Logikbelegung durch eindeutige Schaltungsauslegung nicht auftritt, handelt es sich um deterministische Automaten. allgemeiner Automat X i = ( x 0, x 1,... x l-1 ) 0 i 2 l -1 i Eingangsvektoren l-dimensional Y j = ( y 0, y 1,... y v-1 ) 0 j 2 v -1 j Ausgangsvektoren v-dimensional Z k = ( z 0, z 1,... z w-1 ) 0 k 2 w -1 k Zustandsvektoren w-dimensional Der Automat wird zur Vereinfachung nur zu diskreten Zeitpunkten t m betrachtet. (Synchroner Automat) Die Ausgangsvektoren sind von den Eingangsvektoren X und den inneren Zuständen Z zu den diskreten Zeitpunkten m abhängig: Y j = f (X, Z) m
11 Systematisierung des Zusammenhanges ergibt die Zustandsgleichungen: Y j (t m ) = g [ X i (t m ), Z k (t m ) ] Z k (t m+1 ) = f [ X i (t m ), Z k (t m ) ] Z k (t m ) := Z k (t m+1 ) Ausgangs/Ergebnisgunktion Überführungs/Übergangsfunktion Zeitfunktion (synchroner Automat) daraus ist ein realisierbarer Zustandsautomat ableitbar (Mealy-Automat): ein Sonderfall ergibt sich, wenn der Ausgangsvektor nicht mehr unmittelbar vom Eingangsvektor abhängig ist (Moore-Automat) Y j (t m ) = g [ Z k (t m ) ] Z k (t m+1 ) = f [ X i (t m ), Z k (t m ) ] Z k (t m ) := Z k (t m+1 ) Ausgangs/Ergebnisgunktion Überführungs/Übergangsfunktion Zeitfunktion (synchroner Automat)
12 Beschreibungsmöglichkeiten von Schaltwerken - Zeitlicher Verlauf der Eingangs- und Ausgangssignale (Schaltfolgediagramm, Zeitdiagramm, Timing-Diagramm) - Tabellen (Automatentabelle, Zustandsübergangstabelle) - Zustands- bzw. Signalflußgraph - Zustandsgleichungen (Schaltfunktion) Beispiel: Es soll ein kaskadierbarer 2-Bit-Dualzähler mit Zählerfreigabe (x) und Übertrag (y) entworfen werden. Zustandsfolge: Z m = (z 1, z 0 ) m = (00, 01, 10, 11, 00...) Zähler zählt nur dann, wenn x = 1 ist (Freigabe) und der Takt c anliegt. Der Übertrag wird zum Zustand 11 durch y =1 ausgegeben. (synchroner Übertrag) Anwendung des Beispiel-Zählers: Eine hintereinanderschaltung (Kaskadierung) mehrerer Zähler ergibt einen n-bit-zähler. Alle Zähler nutzen den gleichen Takt. synchron (d.h. gleichgetaktet ) Die jeweils nachfolgende Stufe zählt genau nur dann um eins weiter, wenn die vorhergehende Stufe einen Übertrag y = 1 generiert. Im Beispiel wird einer dieser (identischen) 2-bit-Zähler entworfen.
13 Zustandsübergangstabelle x Eingangsbelegung zur Zeit m z 1, z 0 Zustand zur Zeit m z * 1, z0 * Folgezustand zur Zeit m+1 y Ausgangsbelegung zur Zeit m x z 1 z 0 z 1 * z 0 * y Übertrag
14 Signalflußgraph Knoten: Zustände, Zustandskodierung Kanten: Eingangskombinationen, die zum Zustandsübergang führen, von Eingängen und Zuständen abhängige Ausgangsleitungen (Mealy) bzw. nur von den Zuständen abhängige Ausgangsleitungen (Moore) Zustandsgleichungen z * 0 = x z 0 x z 0 z 1 * = z 1 z 0 x z 1 z 0 x z 1 z 0 Ausgangsgleichung y = x z 0 z 1 Entwurf von Schaltwerken 1. Beschreibung der Funktion, z.b. mittels Zustandsgraphen 2. Ermittlung der Anzahl w der notwendigen binären Zustandsspeicher (FF) aus der Anzahl m der inneren Zustände w ld (m) (aufgerundet auf die nächsthöhere ganze Zahl) 3. Festlegung der Zustandskodierung (dual, 1-aus-m,... ) 4. Festlegung des Flipfloptyps (JK, D, T,...) 5. Aufstellen der Zustandsübergangstabelle 6. Generierung der Flipflop-Eingangsbelegung (Übergangsfunktion) und der Ausgangsfunktion 7. Synthese des Schaltplanes
15 Beispiel: 1. Zustandsgraph s.o. 2. Zähler mit 4 binären Zuständen Z 0, Z 1, Z 2 Z 3 erfordert ld(4) = 2 Zustandsflipflops 3. Kodierung : Dualcode: Z 0 = 00, Z 1 = 01, Z 2 = 10, Z 3 = Es sollen JK-Flipflops verwendet werden 5. Zustandsübergangstabelle mit JK-Generierung: x z 1 z 0 z * 1 z * 0 y J 1 K 1 J 0 K Generierung von J 1, K 1, J o, K o und von y J 0 = K 0 = x; J 1 = K 1 = z 0 x; y = x z 1 z 0 Hilfsmittel: JK-FF Schaltbelegungstabelle J K Q Q * Q * SP SP RES RES SET SET INV INV abgeleitete Synthesetabelle JK-FF Q Q * J K = 0 / 1 (beliebig)
16
17 Mögliche Timing-Probleme des Mealy-Zählers: Änderung des Freigabeeinganges x während des Zustandes Z 3 =(11): bewirkt mit einer Gatterlaufzeit Verzögerung auch eine Änderung des Übertragsausgang y. Bei einer Kaskadierung der Zähler (x n = y n-1 ) mit 0 n i addieren sich diese Zeiten, so daß sich bei hinreichend großer Stufenzahl i der Eingang x i erst nach der Taktflanke ändert. Damit stoppt die Stufe i nicht korrekt, sondern zählt um 1 weiter.
18 Moore-Version des Beispielzählers Ansatz: die Ausgänge eines Moore-Automaten sind nur vom Zustand abhängig, damit können sie direkt den Knoten des Graphen zugeordnet werden. Problem: Zustand Z 3 =(11) würde unabhängig von x, also auch bei x=0 immer y=1 erzeugen, die folgende Stufe zählt in diesem Fall mit jedem Takt weiter. Lösung: zusätzlicher Zustand, der bei x=0 eingenommen wird und keinen Übertrag y erzeugt. Das erfordert hier ein zusätzliches Flipflop z 2. Der Zustand entspricht sinnvollerweise auch dem Anfangszustand und wird deshalb hier mit (000) kodiert. x z 2 z 1 z 0 z * 2 z * 1 z * 0 y J 2 K 2 J 1 K 1 J 0 K Überführungsfunktion für JK-Eingänge Ausgangsgleichung J 0 = K 0 = x J 1 = K 1 = x z 0 ; y = z 2 J 2 = x z 1 z 0 ; K 2 = 1;
19
20 Keine Timing-Probleme des Moore-Zählers: Ein Übertrages y ist nur während des Zustandes (100) möglich. (Moore-Automat!) Die Änderung des Freigabeeinganges x während des Zustandes (100) ergibt bis zum nächsten Takt keine Änderung des Übertragsausganges y, unabhängig von der Stufenanzahl. Da sich alle Ausgangssignale nur zu den Taktflanken - also synchron- ändern, handelt es sich um eine vollständig synchrone Schaltung.
21
22
23 Daten 1 Daten 2 Daten 1 übernommen
- Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden
sequentielle Schaltungen: digitale Schaltung mit inneren Rückführungen sie haben eine zeitsequentielle Arbeitsweise, wobei die einzelnen diskreten Zeitpunkte durch innere Zustände repräsentiert werden
MehrSequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle
MehrPraktikum Digitaltechnik
dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig
MehrGrundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine
Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen
MehrDuE-Tutorien 16 und 17
Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Tutorienwoche 11 am 28.01.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in
MehrLogik mit Gedächtnis : Sequentielle Logik
Logik mit Gedächtnis : Sequentielle Logik Schaltwerke Grundkomponenten zur Informationspeicherung: Flip-Flops Typische Schaltwerke Entwurf eines Schaltwerks Wintersemester 12/13 1 asynchrone und synchrone
Mehrdas Ausgabealphabet [Fehler im Skript korrigiert (Schiffmann256)] -Z=z 1
Schaltwerke (13) - Automaten (13.1) α SCHALTWERKE (13) [04.06.02, Folie 481, Übungen 07] Schaltwerke sind wesentliche Funktionseinheiten eines Computers. Beispiele hierfür sind das Rechen- und das Leitwerk
MehrGrundtypen Flip-Flops
FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (Schaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen
MehrFlipflops. asynchron: Q t Q t+t
Flipflops Ein Flipflop ist ein elementares Schaltwerk, das jeweils einen von zwei Zuständen ( 0 und 1 ) annimmt. Es hat zwei komplementäre Ausgänge ( Q und Q ), die den internen Zustand anzeigen. (Falls
MehrSchaltwerke Schaltwerk
Schaltwerke Bisher habe wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. Diese Schaltnetze
Mehr2.5.1 Das Basis-Flipflop
2.5 Die Flipflops 137 2.5.1 Das Basis-Flipflop Basis-Flipflops sind nicht taktgesteuerte FF. ie sollen die Funktionen etzen, Löschen und peichern aufweisen. 1 - etzeing. (et) - Löscheing. (eset) 2 etzen:
MehrMusterlösungen. zu den Übungsaufgaben vom
GRUNDLAGEN DER DIGITALTECHNIK GD MUSTERLÖSUNGEN ZUM MERKBLATT VOM 2. 2. 07 1 Musterlösungen zu den Übungsaufgaben vom 2. 2. 07 1. Geben Sie an (Skizze, ggf. Funktionserläuterung), wie ein D-Flipflop auf
MehrTeil 1: Digitale Logik
Teil : Digitale Logik Inhalt: oolesche lgebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grunlagen programmierbare logische austeine Technische Informatik I, SS 2 Sequentielle
MehrHardwarearchitekturen und Rechensysteme
Lehrstuhl für Eingebettete Systeme Hardwarearchitekturen und Rechensysteme Asynchrone sequenzielle Schaltungen (asynchrone Schaltwerke) Folien zur Vorlesung Hardwarearchitekturen und Rechensysteme von
MehrAnhang zum Lehrbuch Digitaltechnik, Gehrke, Winzker, Urbanski, Woitowitz, Springer-Verlag, 2016.
Schaltsymbole in der Digitaltechnik Anhang zum Lehrbuch Digitaltechnik, Gehrke, Winzker, Urbanski, Woitowitz, Springer-Verlag, 2016. In diesem Anhang erfolgt eine Zusammenfassung der wichtigsten Begriffe
MehrIntegrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
Mehr<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L
Elektronische Grundlagen Versuch E7, Grundelemente der Digitaltechnik Praktikumsgruppe IngIF, 04. Juni 2003 Stefan Schumacher Sandra Ruske Oliver Liebold
MehrIII. Asynchrone und synchrone Schaltwerke
Ein asynchrones Schaltwerk entsteht dadurch, daß an bei eine Schaltnetz SN1 indestens eine Ausgang auf die Eingänge rückkoppelt. Das Verhalten des Schaltwerks ist dait nicht nur von den Eingangsgrößen
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 2. Vorlesung Klaus Kasper Inhalt Schaltnetz vs. Schaltwerk NAND SR-Flip-Flop NOR SR-Flip-Flop Master-Slave Flip-Flop Zustandsdiagramm Flip-Flop Zoo Schaltnetze vs. Schaltwerke Schaltnetz:
MehrSpeicherung von Signalen - Flipflops, Zähler, Schieberegister
Lehrbehelf für Prozessregelung und echnerverbund, 3. Klasse HTL Speicherung von Signalen - Flipflops, Zähler, Schieberegister S - Flipflop Sequentielle Schaltungen unterscheiden sich gegenüber den kombinatorischen
MehrGrundlagen der Digitaltechnik GD. Aufgaben
DIGITALTECHNIK GD KLAUSUR VOM 21. 3. 2012 AUFGABEN SEITE 1 VON 4 Name: FH Dortmund Matr.-Nr.: FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 21. 3. 2012 Aufgaben 1. Wandeln
Mehr9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1
9 Flipflops (FF) Digitale chaltungen Unterteilung der Flipflops: Es gibt bistabile, monostabile und astabile Kippstufen. Bistabile FF s werden als Flipflops bezeichnet. FF s weisen zwei stabile Zustände
Mehr5.2 Endliche Automaten
5.2 Endliche Automaten 129 5.1.6 Kippstufen Flip-Flops werden auch als bistabile Kippstufen bezeichnet. Bistabil meint, dass beide Kippwerte, also 0 und 1 stabil sind. Diese Bezeichnung legt nahe, dass
MehrKapitel 2. Elementare Schaltwerke. 2.1 RS-Flipflop
Kapitel 2 Elementare Schaltwerke 2.1 RS-Flipflop Unter dem Gesichtspunkt der Stabilität betrachtet, wird der zweistufige analoge Transistorverstärker des Bildes 2.1 dann instabil, wenn die gestrichelt
MehrAngewandte Physik II: Elektronik
Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik 9. Schaltwerke. Monostabile Kippschaltung: Univibrator 2. Astabile Kippschaltung: Multivibrator 3. Bistabile Kippschaltung:
MehrFlip Flops allgemein - Digitale Signalspeicher
INFORMATION: Flip Flops allgemein - Digitale Signalspeicher Jede elektronische Schaltung, die zwei stabile elektrische Zustände hat und durch entsprechende Eingangssignale von einem Zustand in einen anderen
MehrSpeicherung digitaler Signale
Speicherung digitaler Signale von Fabian K. Grundlagen Flipflops Bisher: Schaltungen ohne Speichermöglichkeit Jetzt: Speichermöglichkeit durch Flipflops Flipflops Grundlagen Flipflops Was sind Flipflops?
MehrProtokoll zu Grundelemente der Digitaltechnik
Protokoll zu Grundelemente der Digitaltechnik Ronn Harbich 22. uli 2005 Ronn Harbich Protokoll zu Grundelemente der Digitaltechnik 2 Vorwort Das hier vorliegende Protokoll wurde natürlich mit größter Sorgfalt
MehrDigitale Netzwerke... 2
4. Digitale Netzwerke... 2 4.1 Allgemeine Einführung... 2 4.2 Kombinatorische Schaltungen... 4 4.2.1 Definition Schaltnetze... 4 4.2.2 Schaltnetze mit nur einem Gattertyp... 6 4.2.3 Realisierung von Schaltnetzen...
MehrWintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert
Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise
MehrDuE-Tutorien 17 und 18
DuE-Tutorien 17 und 18 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery TUTORIENWOCHE 11 AM 27.01.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
MehrÜbungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik. Aufgabe 1:
Übungen zur Vorlesung echnische Informatik I, SS 2 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik Aufgabe : Analysieren Sie das gezeigte Flip-Flop. Geben Sie eine Wahrheitstabelle an, wie
MehrProtokoll zum Versuch Flip-Flop
Naturwissenschaft Torben Pfaff Protokoll zum Versuch Flip-Flop Praktikumsbericht / -arbeit Praktikum zu Elektronische Bauelemente und Schaltungstechnik Protokoll zum Versuch Flip-Flop Versuch Flip-Flop
MehrElectronic Design Automation (EDA) Register-Transfer-Synthese
Electronic Design Automation (EDA) Register-Transfer-Synthese Überblick digitale Synthese Register-Transfer-Synthese Makrozellgenerator Beispiel Addierer (1)... (2)... (3)... (4) Beispiel Speicher Synthese
MehrGTI ÜBUNG 10 FLIPFLOPS UND AUTOMATEN
GTI ÜBUNG FLIPFLOPS UND AUTOMATEN Aufgabe Flipflps 2 Beschreibung In dieser Aufgabe sllen die Eigenschaften ausgesuchter Flipflpschaltungen untersucht werden. Die Verzögerungszeit eines jeden Lgikgatters
Mehr4. Digitale Netzwerke
4 Digitale Netzwerke Folie 1 4. Digitale Netzwerke 4.1 Allgemeine Einführung Es werden zwei Arten logischer Schaltungen (digitaler Netzwerke) unterschieden (vgl. Abbildung 4.1): kombinatorische Schaltungen
MehrDIGITALTECHNIK 08 FREQUENZ-ZÄHLER
Seite 1 von 15 DIGITALTECHNIK 08 FREQUENZ-ZÄHLER Inhalt Seite 2 von 15 1 FREQUENZ-ZÄHLER... 3 1.1 ÜBERSICHT... 3 1.2 EINLEITUNG... 4 2 ASYNCHRONZÄHLER... 5 2.1 VORWÄRTSZÄHLER... 5 2.2 RÜCKWÄRTSZÄHLER...
MehrD Sequentielle Logik. D Sequentielle Logik. 1 Schaltwerke (2) 1 Schaltwerke. Einordnung in das Schichtenmodell:
inornung in as Schichtenmoell:. Schaltwerke 2. RS Flip-Flop 3. Weitere Flip-Flops 4. Typische Schaltwerke 5. ntwurf eines Schaltwerks Technische Informatik I, SS 23-2 Schaltwerke in er kombinatorischen
Mehr1 Digital vs. Analog. 2 Zahlendarstellungen und Codes. 1.1 Analog. 1.2 Digital. 1.3 Unterschied Analog zu Digital. 1.4 Von Analog zu Digital
Digitaltechnik DT1 - Zusammenfassung (v2.0 / Januar 2013) Seite 1 von 8 1 Digital vs. Analog 1.1 Analog Die reale Welt ist analog (z.b. Sinnesorgane) Die Analoge Verarbeitung stellt das Ergebnis einer
MehrGrundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen
DIGITALTECHNIK GD KLAUSUR VOM 19. 3. 2014 AUFGABEN UND MUSTERLÖSUNGEN SEITE 1 VON 9 Name: FH Dortmund Matr.-Nr.: FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 19. 3.
MehrVorbereitung zum Versuch
Vorbereitung zum Versuch Schaltlogik Armin Burgmeier (1347488) Gruppe 15 6. Januar 2008 1 Gatter aus diskreten Bauelementen Es sollen logische Bausteine (Gatter) aus bekannten, elektrischen Bauteilen aufgebaut
MehrPraktikum Grundlagen der Elektronik
Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung
MehrQ R. reset (R) set (S) unzulässig! Unkontrollierte Rückkopplung von Gatterausgängen auf Gattereingänge führt zu logisch "inkonsistentem" Verhalten!
Schaltwerke Schaltwerke 22 Prof. Dr. Rainer Manthey Informatik II Schaltwerke: Übersicht generelles Problem grösserer Schaltnetze: Länge der Laufzeiten wird relevant Notwendigkeit der Zwischenspeicherung
MehrIdeale Impulsglieder ohne Einsatz von RC-Gliedern und nicht getaktete (asynchrone) JK-Flipflops
Ideale Impulsglieder ohne Einsatz von RC-Gliedern und nicht getaktete (asynchrone) JK-Flipflops 0. Einleitung Ein Versuch, die Darstellungen des RS-Flipflops in der Literatur und im Internet zu erklären
MehrSchaltungen Jörg Roth 197
Schaltungen Jörg Roth 197 2.2.2 Flipflops Flipsflops sind einfache rückgekoppelte Schaltungen, die jeweils ein einzelnes Bit speichern können. Es gibt verschiedene Typen, die sich im "Komfort" der Ansteuerung
MehrProtokoll Flip-Flops. Protokollanten: Torsten Görig und Michael Horstmann
Protokoll Flip-Flops Protokollanten: Torsten Görig und Michael Horstmann Versuchsdatum: 15.06.2001 1 Protokollvorbereitung 1.1 Flipflop 1.1.1 Schaltung des SR-Flipflops mit zwei NOR-Gattern 1.1.2 Schaltung
Mehr10. Elektrische Logiksysteme mit
Fortgeschrittenenpraktikum I Universität Rostock - Physikalisches Institut 10. Elektrische Logiksysteme mit Rückführung Name: Daniel Schick Betreuer: Dipl. Ing. D. Bojarski Versuch ausgeführt: 22. Juni
MehrIn der Literatur finden Sie eine Vielzahl von Zähler- und Frequenzteilerschaltungen.
6.8. Zähler und Frequenzteiler In 5.2. haben wir bereits Zähler und Frequenzteiler entworfen. Grundsätzliche Unterschiede haben wir nicht erkannt. Folglich müßte sich ein Zähler als Frequenzteiler und
Mehr7.0 Endliche Zustandsautomaten und Steuerwerke
7.0 Endliche Zustandsautomaten und Steuerwerke Die Ziele dieses Kapitels sind: Aufbau und Funktionsweise von Schaltwerken zu verstehen Verschiedene Realisierungsmöglichkeiten von Schaltwerken mittels Zustandsautomaten
MehrC. Sequentielle Logik
C. Sequentielle Logik C.1. Einordnung Schaltungen mit innerem Zustand. Nächster Zustand nach jeweils t. Im Prinzip getaktete Schaltungen. Speichernde Schaltungen. Grosser Zustandsraum. Höhere Informatik
Mehr12. Tutorium Digitaltechnik und Entwurfsverfahren
12. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 13 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
Mehr16 Latches und Flipflops (Bistabile Kippstufen)
6 Latches und Flipflops (Bistabile Kippstufen) Latches und Flipflops dienen als Speicherelemente in sequentiellen Schaltungen. Latches werden durch Pegel gesteuert (Zustandssteuerung). Bei der VHDL-Synthese
MehrGrundtypen Flip-Flops
FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (chaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen
MehrBA-Mannheim, 2. Semester IT Digitaltechnik (Hr. Schillack)
Dies ist nun also die freundlicherweise von mir mitgetippte Fassung der Vorlesung Digitaltechnik (2. Semester) bei Hr. Schillack an der BA-Mannheim. Ich hoffe ihr könnt damit was anfangen. Fehler, Kritik,
MehrComputertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. 4.3.2 Register. Register. Dr. Wolfgang Koch
omutertechnik r. Wolfgang Koch 4.3 Schaltwerke, Sequentielle Schaltungen Seicher, Register... : Frühere Eingaben (innere Zustände) sielen eine Rolle (werden geseichert) Friedrich Schiller University Jena
MehrFüllstandsregelung. Technische Informatik - Digitaltechnik II
Füllstandsregelung Kursleiter : W. Zimmer 1/18 Zwei Feuchtigkeitsfühler (trocken F=0; feucht F=1) sollen zusammen mit einer geeigneten Elektronik dafür sorgen, dass das Wasser im Vorratsbehälter niemals
MehrAufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3
Logischer Entwurf Digitaler Systeme Seite: 1 Übungsblatt zur Wiederholung und Auffrischung Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + 1.2 f ( ) ( ) ( ) 2 = c
MehrEinteilung der Kippschaltungen (Schaltwerke) (=Flipflops)
6. Sequentielle Schaltungen: 6.1. Grundsätzliche Aussage zu Flipflop Unterschiede zwischen kombinatorischen und sequentiellen Schaltungen: Kombinatorische Schaltungen: - Ausgänge sind nur vom Zustand der
Mehr- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler
3.Übung: Inhalte: - binäre Logik, boolsche Gleichungen - logische Grundschaltungen - trukturentwurf elementarer echenwerke - Grund-Flipflop (-Flipflop) - egister, chieberegister, Zähler Übung Informatik
MehrVersuch P1-63 Schaltlogik Vorbereitung
Versuch P1-63 Schaltlogik Vorbereitung Gruppe Mo-19 Yannick Augenstein Versuchsdurchführung: 16. Januar 2012 1 Inhaltsverzeichnis Einführung 3 1 Grundschaltungen 3 1.1 AND.......................................
Mehr7. Schaltwerke und Automaten
7 Schaltwerke un Automaten Folie 7. Schaltwerke un Automaten 7. Allgemeine Begriffe Bekannt: ) Schaltnetze: Verknüpfung mehrerer Eingangsvariablen ohne Rückkopplung es Ergebnisses 2) Flipflops: Speicherfähigkeit
MehrSequenzielle Schaltwerke
Informationstechnisches Gymnasium Leutkirch Sequenzielle Schaltwerke Informationstechnik (IT) Gemäß Bildungsplan für das berufliche Gymnasium der dreijährigen Aufbauform an der Geschwister-Scholl-Schule
MehrC. Sequentielle Logik
C. Sequentielle Logik C.1. Einordnung Schaltungen mit innerem Zustand. Nächster Zustand nach jeweils t. Im Prinzip getaktete Schaltungen. Speichernde Schaltungen. Grosser Zustandsraum. Höhere Informatik
MehrSequenzielle Schaltungen (1)
Sequenzielle Schaltungen () Sequenzielle Schaltung: Schaltung, deren Ausgänge sowohl von den momentan anliegenden als auch von früheren Eingangsbelegungen abhängen. Wesentliche Elemente einer CPU wie Register,
MehrDIGITALTECHNIK 10 SCHIEBEREGISTER
Seite 1 von 11 DIGITALTECHNIK 10 SCHIEBEREGISTER Inhalt Seite 2 von 11 1 SCHIEBEREGISTER... 3 2 D-FLIPFLOP... 3 2.1 SCHIEBERICHTUNG RECHTS... 3 2.2 SCHIEBERICHTUNG LINKS... 5 3 TIMINGBEDINGUNGEN... 6 4
MehrDigitalelektronik. Philipp Fischer. 9. Dezember 2002
Digitalelektronik Philipp Fischer 9. Dezember 2002 1 Inhaltsverzeichnis Einfache TTL-Schaltungen 4 EOR-Logik 5 Realisation verschiedener Logiken 5 Addierer 6 Parity-Check 6 Multiplexer 7 Basis Flip-Flop
MehrSchaltlogik. Versuch: P1-64. - Vorbereitung - Physikalisches Anfängerpraktikum 1 Wintersemester 2005/06 Julian Merkert (1229929)
Physikalisches Anfängerpraktikum 1 Gruppe Mo-16 Wintersemester 2005/06 Julian Merkert (1229929) Versuch: P1-64 Schaltlogik - Vorbereitung - Vorbemerkung In diesem Versuch geht es darum, die Grundlagen
MehrRechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke 08
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: : BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
MehrLösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter)
Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter) Folgende Darstellung der Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern ist möglich: a) F = X ( Y Z) b) F = EN ( X Y) ( Y
MehrArbeitsblatt Logische Verknüpfungen Schaltnetzsynthese
Einleitung Zur Aktivitätsanzeige der 3 Gehäuselüfter (Signale a - c) eines PC-Systems soll eine Logikschaltung entwickelt werden, die über drei Signalleuchten (LEDs) anzeigt, ob ein beliebiger (LED1 x),
MehrElektrische Logigsystem mit Rückführung
Mathias Arbeiter 23. Juni 2006 Betreuer: Herr Bojarski Elektrische Logigsystem mit Rückführung Von Triggern, Registern und Zählern Inhaltsverzeichnis 1 Trigger 3 1.1 RS-Trigger ohne Takt......................................
MehrAutomaten. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011
Automaten Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Automaten 1/28 2012-02-29 Flip-Flops Frage: wie kann man Werte speichern?
MehrZu DT Übung 11.1 FF oben links. (Lösungsvorschlag)
Zu DT Übung 11.1 FF oben links RS-FF ungetaktet, dominierender Setzeingang A Kein Takteingang und keine direkt wirkenden Setz- und Rücksetzeingänge. Die Signale T und C haben deshalb hier keine Wirkung.
MehrAND OR NOT NAND NOR XNOR XOR A B Y 0 0 1 0 1 1 1 0 1 1 1 0
1. Grundlagen Binär: Es existieren nur zwei definierte Zustände (0, 1), (L, H), (0V, 5V), Redundanz: Anzahl notwendige Bitstellen, um Zustände zu kodieren: Z = 2n (n=anzahl Bits) Kontinuierlich Diskret
MehrRechnerarchitektur. Zustand Anzeige Untergeschoss U Erdgeschoss E 1. Stock 1
Prof. Dr. K. Wüst WS 2006/2007 FH Gießen Friedberg, FB MNI Studiengang Informatik Rechnerarchitektur 1. Hausübung, WS 2006/2007 Aufg.1: Entwurf einer Zustandsanzeige für einen Aufzug An der Einstiegsstelle
MehrKapitel 4 Schaltungen mit Delays (Schaltwerke) Literatur: Oberschelp/Vossen, Kapitel 4. Kapitel 4: Schaltungen mit Delays Seite 1
Kapitel 4 Schaltungen mit Delays (Schaltwerke) Literatur: Oberschelp/Vossen, Kapitel 4 Kapitel 4: Schaltungen mit Delays Seite 1 Schaltungen mit Delays Inhaltsverzeichnis 4.1 Einführung 4.2 Addierwerke
MehrLerntext zum Kapitel Digitaltechnik
Elektronik/Mikroprozessoren Digitaltechnik 1 zum Kapitel Digitaltechnik Hallo Studierende, der folgende dient dazu, sich das Kapitel Flip-Flops im Selbststudium aneignen zu können. Offene Fragen klären
MehrComputertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. Flip-Flops (FF) 4.3.1 Flip-Flops (FF) Dr. Wolfgang Koch
omputertechnik r. Wolfgang Koch 4.3 chwerke, equentielle chungen peicher, egister... : Frühere Eingaben (innere Zustände) spielen eine olle (werden gespeichert) Friedrich chiller University ena epartment
MehrDigitale Elektronik, Schaltlogik
Physikalisches Anfängerpraktikum 1 Gruppe Mo-16 Wintersemester 2005/06 Jens Küchenmeister (1253810) Versuch: P1-64 Digitale Elektronik, Schaltlogik - Vorbereitung - Die Grundlage unserer modernen Welt
Mehr8. Realisierung von Schaltnetzen mit Gattern
8. Realisierung von Schaltnetzen mit Gattern Im Folgenden soll ein kurzer qualitativer Einblick in die physikalische Arbeitsweise von Gattern gegeben werden. Dabei wird dann auch der Sinn des Begriffes
MehrSpeicherregister/Latches (1) 1
Informationstechnik Digitaltechnik Speicherregister/Latches (1) 1 Typisch in der Mikroprozessortechnik ist, dass viele Signale gleichzeitig mit identischen Schaltungskomponenten verarbeitet werden. Beispiele:
MehrVorlesung Rechnerstrukturen Winter 2002/03. 3b. Endliche Automaten. Modellierung und Realisierung von Steuerungen
Rechnerstrukturen 3b. Endliche Automaten Ziele Modellierung und Realisierung von Steuerungen Beispiele Autoelektronik: ABS-System Consumer: Kamera, Waschmaschine, CD-Player, Steuerung technischer Anlagen
MehrErgänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug.
Aufgabe 1 Gegeben sei folgende Schaltfunktion: y = a / b / c / d. Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug. d
MehrGrundlagenlabor Digitaltechnik GRUNDLAGENLABOR DIGITALTECHNIK VERSUCH 4 VERSUCHSTHEMA FLIP-FLOPS ALS ZÄHLER PROTOKOLLANT/ -IN
Grundlagenlabor Digitaltechnik Prof. Dr.-Ing. Walter Anheier Institut für Theoretische Elektrotechnik und Mikroelektronik Universität Bremen ITEM GUNDLAGENLABO DIGITALTEHNI VEUH 4 VEUHTHEMA FLIP-FLOP AL
MehrEinführung in die technische Informatik
Einführung in die technische Informatik hristopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Logische Schaltungen System mit Eingängen usgängen interne Logik die Eingänge auf
MehrSemestralklausur Einführung in Computer Microsystems
Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:
Mehr3 Arithmetische Schaltungen
. Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des
MehrRechnerorganisation I Zusammenfassung
Universität der Bundeswehr München Fakultät für Informatik Institut für Technische Informatik Rechnerorganisation I Zusammenfassung Tobias Kiesling kiesling@informatik.unibw-muenchen.de 09.12.2003 2. Boole
Mehr6. Basissysteme -NAND -NOR -ANF
Digitale Digitale Systeme Systeme / / Automaten Automaten. Definition und Klassifikation digitaler Systeme -Einordnung digitaler Systeme -Einordnung digitaler Signale -Automatenmodell -Vereinbarungen (
Mehr1. Praktische Übung zur Vorlesung Technische Informatik I
Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 1. Praktische Übung zur Vorlesung Technische Informatik I Aufgabe 1 (NAND-chaltfunktion) Es soll ein chalternetzwerk
MehrPraktikum Digitaltechnik SS 2009. Versuchsbeschreibungen
Praktikum Digitaltechnik SS 2009 Versuch 1 1 Gesamtablauf: Praktikum Digitaltechnik SS 2009 1. Versuch Herkömmlicher Schaltungsaufbau durch Stöpseln 2. Versuch Rechnergestütztes Entwerfen über Schaltplan
MehrStatische Timing-Analyse
Navigation Statische Timing-Analyse Delay Elmore-Delay Wire-Load-Modell Pfad-Problem Pfade/Cones Kritischer Pfad... Breitensuche Setup- und Hold-Zeit Ein- und Ausgänge Sensibilisierbarkeit Slack-Histogramm
MehrDigitaltechnik 2 Arbeitsblätter - 1- Prof. Komar
Digitaltechnik 2 Arbeitsblätter - 1- Prof. Komar Arbeitsblatt : Modulo-3-Vorwärtszähler der im Dualcode (Ausgang A1-A0 ) die positiven Flanken des Eingangssignals E zählt. Für den ersten Entwurf stehen
MehrG2 auf den Eingang aus.
Betreuer: Dieter Bojarski Gunnar Rott, 05.0.007 Elektronische Logiksysteme mit Rückführung, Zähler I Einleitung In dieser Versuchsserie wird die Wirkungsweise elementarer Logikschaltungen mit Rückführung
MehrGetaktete Schaltungen
Getaktete Schaltung DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite Sequtielle Logik Zum Speichern des Zustands eines Systems sind Speicherelemte notwdig Abhängig vom Zustand
MehrKLAUSUR DIGITALTECHNIK SS 00
Aufgabe 1 (20P) KLAUSUR DIGITALTECHNIK SS 00 Entwerfen Sie ein Flipflop unter ausschließlicher Verwendung eines Dreifach-UND und dreier Zweifach-ODER. Beschreiben Sie das Verhalten ( Zustandsdiagramm,
MehrÜbung 1 RS-FFs mit NOR- oder NAND-Gattern
Übung 1 RS-FFs mit NOR- oder NAND-Gattern Übungsziel: Aufbau eines RS-Flipflops mit NOR- oder NAND-Gattern Wahrheitstabelle: S (Setzen) R (Rücksetzen) Q m (Aktueller Zustand) Q m+1 (Nächster Zustand) 0
MehrVorbereitung: Schaltlogik
Vorbereitung: Schaltlogik Marcel Köpke (1588978) Gruppe 7 06.01.2012 Inhaltsverzeichnis 1 Bauelemente 5 1.1 AND-Gatter................................... 5 1.2 NOT-Gatter...................................
MehrStichwortverzeichnis. Gerd Wöstenkühler. Grundlagen der Digitaltechnik. Elementare Komponenten, Funktionen und Steuerungen ISBN:
Stichwortverzeichnis Gerd Wöstenkühler Grundlagen der Digitaltechnik Elementare Komponenten, Funktionen und Steuerungen ISBN: 978-3-446-42737-2 Weitere Informationen oder Bestellungen unter http://www.hanser.de/978-3-446-42737-2
MehrBeispiel: ein 2:1 MUX erzeugt einen statischen Schaltungshazard (Logikhazard)
Seite 1 Sommersemester 2016 Hazards Beispiel: ein 2:1 MUX erzeugt einen statischen Schaltungshazard (Logikhazard) x 1 x 0 s U & 1 U 0 s & 1 v ³1 Dt 2Dt 2Dt y t1 Eingang schaltet s=0 t1 + Δt s schaltet
Mehr