Vertiefungsrichtung Rechnerarchitektur
|
|
- Meike Dieter
- vor 5 Jahren
- Abrufe
Transkript
1 srichtung () ( für ) Prof. Dietmar Fey 1
2 Ziele der srichtung RA Vertiefen des Verständnis vom Aufbau, Funktionsweise von Rechnern und Prozessoren () Modellierung und Entwurf von Rechnern und Prozessoren Leistungsbewertung Erlernen der Prinzipien des parallelen Rechnens in groß-skalierten Umgebungen Cluster-Rechner, heterogene Cluster (CPU / GPU-Cluster), Grids / Clouds In klein-skalierten Umgebungen Multikern-Prozessoren, Eingebetteten Systemen 2
3 Vorlesungsübersicht () 3
4 Wahlpflicht-Modul SWS, 5 bzw. 7,5 ECTS, jeweils WS Basis für jeweiligen Themengebiete in RA () 4 Inhalte Fortgeschrittene Techniken in heutigen Prozessoren Cache-Architekturen Dynamische Sprungvorhersage Pipelineverarbeitung Modellierung von (Multicore)-Prozessoren Realisierung in heutigen Prozessoren (Intel, AMD, Nvidia GPU) Klassische Parallelrechner Eingebettete Prozessoren und Signalprozessoren Das Innere eines Prozessors im Detail vom v.neumann- Rechner bis zur Corei7-Architektur
5 Modul () Verstehen der Funktion eines modernen Prozessors CISC-/RISC-/Superskalare Prozessorarchitekturen Wie funktioniert dynamische Sprungvorhersage? Wie funktioniert ein Cache bzw. Hierarchie von Caches? Warum gibt es Multikern-Prozessoren? Wie ist eine GPGPU aufgebaut? Wie arbeiten Parallelrechner? Leistungsanalyse von Multikern-Prozessoren, Parallelrechner Erproben der Theorie in Rechnerübung Cache-Simulatoren Ausnutzen von Cache-Effekten in eigenen Programmen Simulatoren dynamische Sprungvorhersage Hardware-nahe Multicore-Programmierung OpenMP, CUDA, MPI 5
6 Modul Algorithmen für Sensorfusion Optischer Fluss Fußgänger-Detektion () 6
7 Module zum Bereich () Anwendungsspezifische Prozessoren für Eingebettete Systeme FPGA-, ASIC-Design, Intelligente Sensorik, Hardwarenahe Programmierung 7
8 Modul CPU-Entwurf mit VHDL CPU-Entwurf mit VHDL SWS, 5 / 7.5 ECTS, jeweils im SS Inhalte Hardware-Entwurf in VHDL Hardware-Design-Flow (Synthese für FPGA) () 8
9 Modul CPU-Entwurf mit VHDL Simulation Synthesefähige VHDL-Beschreibungen Grundschaltungen in VHDL (für ASIC und FPGA) Einführung in Verifikations-Techniken Übungen Entwurf einer einfachen GPU-Rendereinheit / MIPS-Prozessor Arbeiten mit Standard-Entwurfswerkzeugen () 9
10 Modul CPU-Entwurf mit VHDL () CPU-Entwurf mit VHDL SWS, 5 bzw. 7.5 ECTS, jeweils SS Inhalte Konkrete Umsetzung der Prozessor-Mechanismen aus RA Entwicklung einer Single-Core / Multi-Core - CPU mit Pipelines / Caches Übung Entwurf mit VHDL Simulation und Test Prototyp in FPGA 10
11 Einführung digitaler ASIC-Entwurf Einführung digitaler ASIC-Entwurf SWS, 5 bzw. 7,5 ECTS, jeweils WS () Von der Architektur -Idee zum eigenen Chip Entwurf einer einfachen Multicore-CPU Digitalentwurf aus VHDL-Beschreibung Aufbau FPGA-Prototyp Einsatz von gängigen Designwerkzeugen CADENCE, Synopsys 11
12 Modul FPGA-Online () FPGA-Online 4+2 SWS, 5 ECTS, jeweils SS und WS E-Learning-Kurs der Virtuellen Hochschule Bayern (VHB) Zugriff auf Remote-Labor vom heimischen PC Inhalt Einführung in die FPGA-Technologie Einführung in den Hardware-Designflow Schaltungs-Spezifikation mit FSMs Kommunikation mit externen Komponenten Rechenschaltungen 12
13 Module zum Bereich () Groß-skaliertes paralleles Rechnen, Standardprozessoren Cluster, Multi-Cluster, Grids / Clouds und Multikern-Prozessoren, GPGPUs 13
14 Cluster- und Grid Computing () 14 Modul: Programmierung und Architekturen von Cluster-Rechnern (PACL) 4+2 SWS, 7,5 ECTS, jeweils SS Inhalte Cluster-/Grid-/Cloud- Computing-Architekturen Beispiele für Hochleistungsrechnen mit Clustern und Grids Netzwerke in Cluster-Rechnern Programmierung von Cluster- Rechnern unter MPI Middleware für Cluster-Rechner und Grid-Computing Leistungsmaße für paralleles Rechnen Übung Praktische Erprobung am Cluster-Rechner heterogener einfacher Multi-Cluster Verwendbar auch für Programmiersysteme
15 Parallerechnerarchitekturen () Modul: Architectures of Supercomputers 2+2 SWS, 5 ECTS, jeweils WS Inhalte Vermittlung fortgeschrittener Prinzipien in der Architektur von Prozessoren (µcore-cpus, GPGPU) fortgeschrittene Sprungvorhersage-Techniken Cache-Architekturen Superrechner-Architekturen Übung Hardwarenahe Programmierung von Multikern-Prozessoren Anwendungen rechenintensive Anwendungen aus CS und CE 15
16 Supercomputing-Praktikum Supercompting-Praktikum 8 SWS, 10 ECTS, jeweils SS Inhalte Hochleistungs-Cluster-Computer planen und zusammenbauen Applikationen installieren, ausmessen & optimieren Administration, Monitoring, Debugging Verstehen der Funktionsweise einer HPC-Architektur () Teilnahme an Student Cluster Competition auf der Supercomputing (SC) oder Int. SC (ISC) 16
17 Supercomputing-Praktikum Simply the best / ISC Frankfurt, Juni 2017 () 17
18 Smart Camera Praktikum Intelligente Kameras für autonomes Fahren Ziel des Praktikums Fahrbahnlinienerkennung und Spurhalteassistent für ein RC-Car auf einer heterogenen 18
19 Smart Camera Praktikum Lehrinhalte Algorithmen zur Fahrbahnlinienerkennung Einstieg in VHDL Grundlagen moderner Bildsensoren Entwicklung von Beschleunigerkernen für Algorithmen zur Bildvorverabeitung Integration des Kamerasystems auf einem RC-Car 19
20 SDI-Labor Intelligente Leistungselektronik BALL-TRACKING ALGORITHMUS Vernetzte Eingebettete Systeme STRA Opening Closing Autonomes RC-Car PERFORMANCE Autonomer Multicopter 2016 International Conference on Reconfigurable Computing and FPGAs - Steffen Vaas 20
21 Bachelor-Seminar: Prozessor- Architekturen Bachelor-Seminar: Architektur von Multikern- und Vielkern-Prozessoren 2 SWS, 5 ECTS, jeweils SS () Vorträge: Vorstellen von neuen Architekturen Praktische Erprobung: Berechnen von Anamorphosen auf verschiedenen Multikern-Architekturen 21
22 Unkonventionelles Rechnen () Seminar: Unkonventionelles Rechnen 2 SWS, 5 ECTS, jeweils WS Inhalte DNA-Computing Quantencomputing Spintronik Memristoren In-memory computing Reversible Logik Nanocomputing Dark Silicon Ternäres Rechnen nanowires/set.php 22
23 Beispiel: Übertragsfreie Addition Addieren in zwei Schritten zur Basis r = 2 mit ternären Ziffern x i, y i {-1, 0, +1} Operands x = (+7) 10 + y = (+1) 10 Step = z = t Step = s Embedded Tutorial: Memristive devices for computing: Beyond CMOS and Beyond von Neumann,, VLSI-SoC 2017, Abu Dahbi 23
24 Abschließendes Alle Module auch im Master verwendbar Module nicht abhängig voneinander () 26
Vertiefungsrichtung Rechnerarchitektur
srichtung () ( für ) Prof. Dietmar Fey Ziele der srichtung RA Vertiefen des Verständnis vom Aufbau, Funktionsweise von Rechnern und Prozessoren Modellierung und Entwurf von Rechnern und Prozessoren ()
MehrParallele Rechnerarchitekturen
Bachelor Parallele en Informatik 3 ( ) Prof. Dietmar Fey Ziel des s Paralleles Rechnen Keine akademische Nische mehr Vielmehr Allgemeingut für den Beruf des Informatikers Bedingt durch Multikern- (und
MehrGames with Cellular Automata auf Parallelen Rechnerarchitekturen
Bachelor Games with Cellular Automata auf Parallelen en ( ) Dipl.-Inf. Marc Reichenbach Prof. Dietmar Fey Ziel des s Paralleles Rechnen Keine akademische Nische mehr Vielmehr Allgemeingut für den Beruf
MehrLehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Prof. Dr.-Ing. J. Teich
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J. Teich Rückblick - Großrechner 2 Keine Computer im Haushalt? Ken Olsen, US-amerikanischer
MehrProf. Dr.-Ing. Peter Schulz
Wahlpflichtfächer für Antriebe und Automation Motivation: Antriebe Antriebssysteme enthalten Mess- und Regelkreise, z.b.: - Drehzahlmessung und -regelung - Positionserfassung und -regelung - Verschleißmessung
MehrVorstellung der Fachgebiete
Fakultät Informatik, Institut für Technische Informatik, Professur Rechnerarchitektur Vorstellung der Fachgebiete Institut für Technische Informatik Zellescher Weg 12 Nöthnitzer Straße 46 Willers-Bau A
MehrProzessor- und Rechnerarchitekturen (Master)
Prozessor- und Rechnerarchitekturen (Master) Themen am 28.06.17: Semesterrückblick, Terminplanung Ihrer Vorträge ProRecArc17_V10 Ulrich Schaarschmidt HS Düsseldorf, SS 2017 V1 (5.4.): Termine + mögliche
MehrLehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) 1 Gliederung Hardware-Software-Co-Design: Entwurf eingebetteter Systeme Beispiele und Anwendungen: wachsende Komplexität zukünftiger elektronischer
MehrSPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren
Signalprozessoren und Kommunikationscontroller für den Schwerpunkt Telekommunikationstechnik: für alle anderen Schwerpunkte: Pflichtfach Wahlpflichtfach Inhalte der Vorlesung Signalprozessoren Systemarchitekturen
MehrStellenausschreibungen
Stellenausschreibungen An der Fakultät für Informatik der Technischen Universität Wien gelangen nachstehende Stellen für teilbeschäftige Assistentinnen/Assistenten zur Besetzung. Bewerbungsfrist: 01. Februar
MehrTechnische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1
E-1 Technische Grundlagen der Informatik 2 SS 2009 Einleitung R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt Lernziel E-2 Verstehen lernen, wie ein Rechner auf der Mikroarchitektur-Ebene
MehrFPGA - aktuelle Bausteine und ihre Anwendungen von Altera
FPGA - aktuelle Bausteine und ihre Anwendungen von Altera T E C H N I S C H E I N F O R M A T I K P R Ä S E N T A T I O N 1 8. 0 1. 2 0 1 8 B E R N H A R D S A N G M A T R I K E L N U M M E R : 6 4 0 3
MehrArchitekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme
Farbverlauf Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Embedded Systems Christian Hochberger Professur Mikrorechner Fakultät Informatik Technische Universität Dresden Nötiges
MehrEchtzeitbildverarbeitung mit FPGAs. Feith Sensor to Image GmbH, Schongau Matthias Schaffland
Echtzeitbildverarbeitung mit FPGAs Feith Sensor to Image GmbH, Schongau Matthias Schaffland Feith Sensor to Image GmbH Gegründet 1989 als Bildverarbeitungs- Spezialist für kundenspezifische Komponenten
MehrRechneraufbau und Rechnerstrukturen
Rechneraufbau und Rechnerstrukturen von Walter Oberschelp RWTH Aachen und Gottfried Vossen Universität Münster 10. Auflage c 2006 R. Oldenbourg Verlag GmbH, München Inhaltsverzeichnis Auszug... x... aus
MehrASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Vortrag zum großen Beleg Andrej Olunczek Andrej.Olunczek@mailbox.tu-dresden.de
MehrRechneraufbau und Rechnerstrukturen
Rechneraufbau und Rechnerstrukturen von Prof. Dr. em. Walter Oberschelp, RWTH Aachen und Prof. Dr. Gottfried Vossen, Universität Münster 9. Auflage Oldenbourg Verlag München Wien Inhaltsverzeichnis Vorwort
MehrRessourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser.
Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser www.its-owl.de Ressourceneffiziente Informationsverarbeitung Anwendungsdomänen Verkehrstechnik IKT Medizintechnik
Mehr2. Der ParaNut-Prozessor "Parallel and more than just another CPU core"
2. Der ParaNut-Prozessor "Parallel and more than just another CPU core" Neuer, konfigurierbarer Prozessor Parallelität auf Daten- (SIMD) und Thread-Ebene Hohe Skalierbarkeit mit einer Architektur neues
MehrOrientierungsveranstaltungen 2009 Informatikstudien der Universität Wien
Orientierungsveranstaltungen 2009 Informatikstudien der Universität Wien Scientific Computing 07. Oktober 2009 Siegfried Benkner Wilfried Gansterer Fakultät für Informatik Universität Wien www.cs.univie.ac.at
MehrPartitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs
Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs Embedded Computing Conference 2017 Tobias Welti, Dr. M. Rosenthal High Performance Embedded Platforms ZHAW Institute of Embedded Systems
MehrSOC - System on a Chip
SOC - System on a Chip Was ist das und wofür sind sie gut? HS Düsseldorf Technische Informatik Prof. Dr.-Ing. Ulrich Schaarschmidt Maximilian Roitzheim Matrikelnummer: 639071 Wintersemester 17/18 Inhaltsverzeichnis
MehrDigital Design 5 Rechnergestützte Schaltungsentwicklung
5 Rechnergestützte Schaltungsentwicklung 5.1 Technologische Trends Richard Roth / FB Informatik und Mathematik Rechnergestützte Schaltungsentwicklung 1 Richard Roth / FB Informatik und Mathematik Rechnergestützte
MehrConfigurable Embedded Systems
Configurable Embedded Systems Prof. Dr. Sven-Hendrik Voß Wintersemester 2017 Technische Informatik (Master), Semester 2 Termin 3, 23.10.2017 Seite 2 Zynq Design Flow Configurable Embedded Systems Wintersemester
MehrFPGA. Field Programmable Gate Array
FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen
MehrFPGA-basierte Automatisierungssysteme
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur FPGA-basierte Automatisierungssysteme Stephan Hensel Dresden, 05.12.2012 Gliederung
MehrTechnischen Informatik 1. Jörg Kaiser IVS EOS
Vorlesung Technischen Informatik 1 WS 2014/2015 Jörg Kaiser IVS EOS Otto-von-Guericke-Universität Magdeburg Allgemeine Information Dozent: Prof. Dr. Jörg Kaiser Institut für Verteilte Systeme (IVS) Arbeitsgruppe
MehrProf. Dr. Uwe Brinkschulte. Lehrstuhl für Eingebettete Systeme
Prof. Dr. Uwe Brinkschulte Lehrstuhl für Eingebettete Systeme brinks@es.cs.uni-frankfurt.de Robert-Mayer-Straße 11-15 Sekretariat: Linda Stapleton, Raum 211a stapleton@es.cs.uni-frankfurt.de 1 Forschungsgebiete
MehrModulliste. für den Bachelorstudiengang. Informatik. an der Otto-von-Guericke-Universität Magdeburg Fakultät für Informatik
Modulliste für den Bachelorstudiengang Informatik an der Otto-von-Guericke-Universität Magdeburg Fakultät für Informatik vom Wintersemester 2016/2017 Der Bachelorstudiengang Informatik (INF) Das Bachelorstudium
MehrDatenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung
Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung
MehrVerteidigung der Bachelorarbeit, Willi Mentzel
Verteidigung der Bachelorarbeit, Willi Mentzel Motivation U.S. Energy Consumption Breakdown 3x Durchschnittliche Leistungsaufnahme 114 Millionen kw Hohes Optimierungspotential 2 Ziele für Energieoptimierung
MehrProzessorarchitektur SS2017 Rahmenbedingungen zum Praktikum
Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum Vater, Frank Frohberg, Max 26.04.2017 Agenda 1 Rahmenbedingungen für das Praktikum 2 Überblick Designprozess 3 Einführung in VHDL 4 Bearbeitung
MehrHardware Praktikum 2008
HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf
MehrRST-Labor WS06/07 GPGPU. General Purpose Computation On Graphics Processing Units. (Grafikkarten-Programmierung) Von: Marc Blunck
RST-Labor WS06/07 GPGPU General Purpose Computation On Graphics Processing Units (Grafikkarten-Programmierung) Von: Marc Blunck Ablauf Einführung GPGPU Die GPU GPU Architektur Die Programmierung Programme
MehrMultiprozessor System on Chip
Multiprozessor System on Chip INF-M1 AW1-Vortrag 25. November 2009 Übersicht 1. Einleitung und Motivation 2. Multiprozessor System on Chip (MPSoC) 3. Multiprozessoren mit Xilinx EDK 4. FAUST SoC Fahrzeug
MehrHochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner. Dr. Andreas Wolf. Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum
Hochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner Dr. Andreas Wolf Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum Überblick Randbedingungen der HPC Beschaffung an der
MehrEntwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext
Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)
MehrParallel Computing. Einsatzmöglichkeiten und Grenzen. Prof. Dr. Nikolaus Wulff
Parallel Computing Einsatzmöglichkeiten und Grenzen Prof. Dr. Nikolaus Wulff Parallel Architekturen Flynn'sche Klassifizierung: SISD: single Instruction, single Data Klassisches von-neumann sequentielles
MehrInstitut für Verteilte Systeme SS08 HASE
Institut für Verteilte Systeme SS08 HASE Prof. Dr. Peter Schulthess, Prof. Dr. Franz J. Hauck 1 Verteilte Systeme Zusammenschaltung von Rechensystemen für eine gemeinsame Aufgabe @ Systemsoftware Kommunikation,
MehrGeorg Hager Regionales Rechenzentrum Erlangen (RRZE)
Erfahrungen und Benchmarks mit Dual- -Prozessoren Georg Hager Regionales Rechenzentrum Erlangen (RRZE) ZKI AK Supercomputing Karlsruhe, 22./23.09.2005 Dual : Anbieter heute IBM Power4/Power5 (Power5 mit
MehrMehrprozessorarchitekturen
Mehrprozessorarchitekturen (SMP, UMA/NUMA, Cluster) Arian Bär 12.07.2004 12.07.2004 Arian Bär 1 Gliederung 1. Einleitung 2. Symmetrische Multiprozessoren (SMP) Allgemeines Architektur 3. Speicherarchitekturen
MehrZwischenbericht zum Projekt FPGA-Entwurfssystem
Zwischenbericht zum Projekt FPGA-Entwurfssystem Test und Integration von Synthese- und Layoutwerkzeugen für den FPGA-Entwurf Steffen, M.; Herrmann, P.; Möhrke, U.; Spruth, W.G. Universität Leipzig Augustusplatz
MehrAuszug aus dem Protokoll über die nichtöffentlichen Sitzung des Prüfungsausschusses der Lehreinheiten Mathematik und Informatik
Auszug aus dem Protokoll über die nichtöffentlichen Sitzung des Prüfungsausschusses der Lehreinheiten Mathematik und Informatik TOP 6 Beschlüsse zur Sicherstellung der Studierbarkeit, Anrechnung von Leistungen
MehrMikroController und Mikroprozessoren
Uwe Brinkschulte Theo Ungerer MikroController und Mikroprozessoren Mit 205 Abbildungen und 39 Tabellen Springer Inhaltsverzeichnis 1 Grundlagen 1 1.1 Mikroprozessoren, MikroController, Signalprozessoren
MehrVorstellung des Fachgebietes Technische Informatik
Fakultät Informatik, Institut für Technische Informatik, Professur Rechnerarchitektur Vorstellung des Fachgebietes Technische Informatik Professur Rechnerarchitektur Zellescher Weg 12 Nöthnitzer Strasse
MehrMasterpraktikum Scientific Computing
Masterpraktikum Scientific Computing High-Performance Computing Thomas Auckenthaler Wolfgang Eckhardt Prof. Dr. Michael Bader Technische Universität München, Germany Outline Organisatorisches Entwicklung
MehrCE-Bachelor Studiengang
CE-Bachelor Studiengang Vertiefungsrichtung Informatik M.Sc. Stefan Kurowski 21.02.2012 Vertiefungsrichtung Informatik 1 Studienplan CE (Bachelor) Semester 5-6 5 Fachrichtungen Semester 1-4 Gemeinsame
MehrMikrocontroller und Mikroprozessoren
Uwe Brinkschulte Theo Ungerer Mikrocontroller und Mikroprozessoren 3. Auflage 4y Springer Inhaltsverzeichnis Vorwort Vorwort zur 2. Auflage Vorwort zur 3. Auflage Inhaltsverzeichnis VII IX XI XIII 1 Grundlagen
MehrStudienplan FSPO 2014/2017 Master Informationssystemtechnik
Studienplan FSPO 2014/2017 Master Informationssystemtechnik Folgende Modulgruppen sind im Masterstudiengang Informationssystemtechnik zu absolvieren. In den Modulgruppen 1. bis 4. sind insgesamt 90 Leistungspunkte
MehrModulliste. für den Bachelorstudiengang. Wirtschaftsinformatik. an der Otto von Guericke Universität Magdeburg Fakultät für Informatik
Modulliste für den Bachelorstudiengang Wirtschaftsinformatik an der Otto von Guericke Universität Magdeburg Fakultät für Informatik vom Sommersemester 2016 Der Bachelorstudiengang Wirtschaftsinformatik
MehrOutline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt
Rechenschaltungen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 22 Gliederung Schieberegister Multiplexer Zähler Addierer 2 / 22 Schieberegister
MehrModulliste. für den Bachelorstudiengang. Wirtschaftsinformatik. an der Otto-von-Guericke-Universität Magdeburg Fakultät für Informatik
Modulliste für den Bachelorstudiengang Wirtschaftsinformatik an der Otto-von-Guericke-Universität Magdeburg Fakultät für Informatik vom Sommersemester 2017 Der Bachelorstudiengang Wirtschaftsinformatik
MehrCompute Unified Device Architecture CUDA
Compute Unified Device Architecture 06. Februar 2012 1 / 13 Gliederung 2 / 13 : Compute Unified Device Architecture entwickelt von Nvidia Corporation spezifiziert Software- und Hardwareeigenschaften Ziel:
MehrMasterpraktikum Scientific Computing
Masterpraktikum Scientific Computing High-Performance Computing Thomas Auckenthaler Wolfgang Eckhardt Technische Universität München, Germany Outline Entwicklung General Purpose GPU Programming (GPGPU)
MehrVortrag zum Hauptseminar Hardware/Software Co-Design
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008
MehrFachgebietsvorstellung g 2010
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Fachgebietsvorstellung g 2010 Professur VLSI-EDA Rainer G. Spallek TU Dresden, 28.07.2010
MehrDuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 14 AM
DuE-Tutorien 4 und 6 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery WOCHE 14 AM 05.02.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
MehrÄquivalenzübersicht für den Bachelorstudiengang Technische Informatik
Agent Competition: Multi Agent Contest Agent Competition: Multi Agent Contest Agent Competition: RoboCup Agent Competition: RoboCup Agententechnologien: Grundlagen und Anwendungen Aktuelle Themen der Algorithmik:
MehrEHP Einführung Projekt A
Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung
MehrSuper rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun?
Super rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun? Marius Mertens 20.02.2015 Super rechnen ohne Superrechner? Warum? Algorithmik und Parallelisierung Wie? Alternative Architekturen
MehrSicherheit in eingebetteten Systemen Luxus oder Notwendigkeit?
Sicherheit in eingebetteten Systemen Luxus oder Notwendigkeit? Dr.-Ing. Daniel Ziener Friedrich-Alexander-Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) daniel.ziener@fau.de
MehrCUDA. Moritz Wild, Jan-Hugo Lupp. Seminar Multi-Core Architectures and Programming. Friedrich-Alexander-Universität Erlangen-Nürnberg
CUDA Seminar Multi-Core Architectures and Programming 1 Übersicht Einleitung Architektur Programmierung 2 Einleitung Computations on GPU 2003 Probleme Hohe Kenntnisse der Grafikprogrammierung nötig Unterschiedliche
MehrFPGA Beschleuniger. Your Name. Armin Jeyrani Mamegani Your Organization (Line #2)
FPGA Beschleuniger 15.12.2008 Armin Jeyrani Mamegani Your Name HAW Hamburg Your Title Department Your Organization Informatik (Line #1) Your Organization (Line #2) Einleitung Wiederholung aus AW1: Handy
MehrDigitales Hardwaredesign mit VHDL und FPGAs
TAE Technische Akademie Esslingen Ihr Partner für Weiterbildung seit 60 Jahren! In Zusammenarbeit mit dem VDE-Bezirksverein Württemberg e.v. (VDE) Maschinenbau, Produktion und Fahrzeugtechnik Tribologie
MehrRechnerstrukturen Winter EINFÜHRUNG. (c) Peter Sturm, University of Trier 1
1. EINFÜHRUNG (c) Peter Sturm, University of Trier 1 Teilnehmer Vorlesung für Bachelor- Informatik Vorlesungszeiten Montags, 12.30 14.00 Uhr, Hörsaal HS13 Übungen und Übungsblätter Wöchentlich Blog Asysob
MehrIntel P6 (Intel Pentium Pro) - Besonderheiten, Techniken und Architektur
Intel P6 (Intel Pentium Pro) - Besonderheiten, Techniken und Architektur P R O Z E S S O R - U N D R E C H N E R A R C H I T E K T U R P R Ä S E N T A T I O N 1 1. 0 7. 2 0 1 8 B E R N H A R D S A N G
MehrEntwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme
Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung
MehrSTUDIENARBEIT: ZWISCHENPRÄSENTATION
STUDIENARBEIT: ZWISCHENPRÄSENTATION Trace-basierte Verifikation der FPGA-Implementierung eines MIPS-Prozessors Valentin Gehrke Dresden, 12.01.2017 Inhalt 1. Einleitung 2. Thema 3. Literatur 4. Aufgaben
MehrOpenCL. OpenCL. Boris Totev, Cornelius Knap
OpenCL OpenCL 1 OpenCL Gliederung Entstehungsgeschichte von OpenCL Was, warum und überhaupt wieso OpenCL CUDA, OpenGL und OpenCL GPUs OpenCL Objekte Work-Units OpenCL Adressbereiche OpenCL API Codebeispiel
MehrModulübersicht. Bachelorstudiengang Elektro- und Informationstechnik. Stand: Fakultät für Elektro- und Informationstechnik
Modulübersicht Bachelorstudiengang Elektro- und Informationstechnik Stand: 09.0.2018 Fakultät für Elektro- und Informationstechnik Übersicht Bachelorstudiengang Elektro- und Informationstechnik Grundidee:
MehrN Bit Binärzahlen. Stelle: Binär-Digit:
N Bit Binärzahlen N Bit Binärzahlen, Beispiel 16 Bit: Stelle: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Binär-Digit: 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 0 Least Significant Bit (LSB) und Most Significant Bit (MSB)
MehrModulliste. für den Bachelorstudiengang. Wirtschaftsinformatik. an der Otto von Guericke Universität Magdeburg Fakultät für Informatik
Modulliste für den Bachelorstudiengang Wirtschaftsinformatik an der Otto von Guericke Universität Magdeburg Fakultät für Informatik vom Sommersemester 2019 Der Bachelorstudiengang Wirtschaftsinformatik
MehrDeep Learning Appliance 4U Die Ready-to-Brain Komplett-Lösung
www.cadnetwork.de/deeplearning Die Ready-to-Brain Komplett-Lösung DIE KOMPLETTLÖSUNG FÜR IHRE AI PROJEKTE Die ist unser 8-GPU Flaggschiff für AI Anwendungen. Sie liefert das Potential für anspruchsvollste
Mehr(Software) Architektur der Dinge. Roland Graf / Simon Kranzer IKT-Forum 2016 I(o)T for Industry - Von IT zu IoT
(Software) Architektur der Dinge Roland Graf / Simon Kranzer IKT-Forum 2016 I(o)T for Industry - Von IT zu IoT Hardware Mainframe Speichersysteme Rechner Kopplung Zentralisierung Anwendungsprogramme Software
MehrMikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover
Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Prof. Dr.-Ing. Holger Blume, Hans-Peter Brückner, Christian Leibold, Ingo Schmädecke Gliederung Motivation
MehrLehrkonzept für den Bereich Technische Informatik
Lehrkonzept für den Bereich Technische Informatik Die Professuren des Joint Labs Wireless and Embedded Systems Design bieten jedes Semester die Vorlesungen aus dem Bereich der technischen Informatik an.
Mehr2 Rechnerarchitekturen
2 Rechnerarchitekturen Rechnerarchitekturen Flynns Klassifikation Flynnsche Klassifikation (Flynn sche Taxonomie) 1966 entwickelt, einfaches Modell, bis heute genutzt Beschränkung der Beschreibung auf
MehrDas HLRN-System. Peter Endebrock, RRZN Hannover
Das HLRN-System Peter Endebrock, RRZN Hannover vorweg (1) Heute Vorträge im Dreierpack: Peter Endebrock: Das HLRN-System Gerd Brand: MPI Simone Knief: OpenMP Peter Endebrock, RRZN Hannover, Kolloquium,
MehrTabelle der MASTER-Vorlesungen (CSM/CS3) für WS1718 Stand:
Tabelle der MASTER-Vorlesungen (CSM/CS3) für WS1718 Stand: 01.06.2017 Studiendekan CSM/CS3: Prof. Dr.-Ing. Oliver Kretzschmar Folgende Professoren sind im WS2017/18 im Forschungssemester: Sabiha Ghellal
MehrMulticore-Architekturen
Universität Erlangen- Nürnberg Technische Universität München Universität Stuttgart Multicore-Architekturen Vortrag im Rahmen der Ferienakademie 2009 Kurs 1: Programmierkonzepte für Multi-Core Rechner
MehrEin kleiner Einblick in die Welt der Supercomputer. Christian Krohn 07.12.2010 1
Ein kleiner Einblick in die Welt der Supercomputer Christian Krohn 07.12.2010 1 Vorschub: FLOPS Entwicklung der Supercomputer Funktionsweisen von Supercomputern Zukunftsvisionen 2 Ein Top10 Supercomputer
MehrEine kurze Einführung in Rechnerarchitektur und Programmierung von Hochleistungsrechnern als zentrales Werkzeug in der Simulation
Eine kurze Einführung in Rechnerarchitektur und Programmierung von Hochleistungsrechnern als zentrales Werkzeug in der Simulation Dr. Jan Eitzinger Regionales Rechenzentrum (RRZE) der Universität Erlangen-Nürnberg
MehrGPGPU-Architekturen CUDA Programmiermodell Beispielprogramm. Einführung CUDA. Ralf Seidler. Friedrich-Alexander-Universität Erlangen-Nürnberg
Einführung CUDA Friedrich-Alexander-Universität Erlangen-Nürnberg PrakParRA, 18.11.2010 Outline 1 GPGPU-Architekturen 2 CUDA Programmiermodell 3 Beispielprogramm Outlook 1 GPGPU-Architekturen 2 CUDA Programmiermodell
MehrLEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610
LEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610 Dominik Weinrich dominik.weinrich@tu-dresden.de Dresden, 30.11.2017 Gliederung Motivation Aufbau und Hardware
MehrData Warehousing 0-1. DBS-Module
Data Warehousing Sommersemester 2016 Prof. Dr. E. Rahm Universität Leipzig Institut für Informatik y y y http://dbs.uni-leipzig.de 0-1 DBS-Module Master-Studium Informatik 10-202-2215 Moderne Datenbanktechnologien
MehrEinführung. GPU-Versuch. Andreas Schäfer Friedrich-Alexander-Universität Erlangen-Nürnberg
GPU-Versuch andreas.schaefer@cs.fau.de Friedrich-Alexander-Universität Erlangen-Nürnberg Praktikum Parallele Rechnerarchitekturen SS2014 Outline 1 Einführung 2 Outlook 1 Einführung 2 Eine kurze Geschichte
MehrOpen Source - Mikrokontroller für Mixed Signal ASIC
Open Source - Mikrokontroller für Mixed Signal ASIC Embedded Computing Conference 30. August 2011 Michael Roth Ablauf Vorstellung IME Motivation Vorstellung einiger OpenSource Mikrokontroller Evaluation
MehrHW/SW Codesign 5 - Performance
HW/SW Codesign 5 - Performance Martin Lechner e1026059 Computer Technology /29 Inhalt Was bedeutet Performance? Methoden zur Steigerung der Performance Einfluss der Kommunikation Hardware vs. Software
MehrTechnische Informatik I
Technische Informatik I Kurs CS2100 Blätter zur Vorlesung Sommersemester 2009 Prof. Dr. Peter Schulthess Universität Ulm Verteilte Systeme Fakultät für Informatik A-1 Technische Informatik 1, Sommer 2009,
MehrUniversität Karlsruhe (TH)
Universität Karlsruhe (TH) Forschungsuniversität gegründet 1825 Parallelism in curricula An international survey November 7, 2008 Stuttgart, Germany David Meder Dr. Victor Pankratius For comments: multicore-systems@ipd.uni-karlsruhe.de
MehrFACHBEREICH TECHNIK INTERNET OF THINGS DIGITALE AUTOMATION BACHELOR OF ENGINEERING
FACHBEREICH TECHNIK INTERNET OF THINGS DIGITALE AUTOMATION BACHELOR OF ENGINEERING INTERNET OF THINGS DIGITALE AUTOMATION (B. ENG.) Dinge und Systeme, die über das Internet eigenständig miteinander kommunizieren
MehrInhaltsübersicht. Einführung
Inhaltsübersicht Einführung Operationsverstärker Grundlagen und Hilfsmittel des Entwurfs Design-Flow Synthese Analyse Modellierung VHDL-AMS SystemC,... Systemtheorie Übertragungsfunktionen Regelkreise
MehrInstitut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock.
Seite 1 Implementierung Neuronaler Netze mittels Digit-Online Algorithmen Vortrag im Rahmen des 10. Symposium Maritime Elektronik 2001 M.Haase, A.Wassatsch, D.Timmermann Seite 2 Gliederung Was sind Neuronale
MehrSeminar: Multi-Core Architectures and Programming
Seminar: Multi-Core Architectures and Programming Parallelisierung des Viola-Jones Algorithmus auf Tilera Hardware-Software-Co-Design Universität Erlangen-Nürnberg 1 Übersicht Einleitung Erste Versuche
Mehr> High-Level Programmierung heterogener paralleler Systeme
> High-Level Programmierung heterogener paralleler Systeme Projektseminar im SoSe 2012 Prof. Sergei Gorlatch, Michel Steuwer, Tim Humernbrum AG Parallele und Verteilte Systeme, Westfälische Wilhelms-Universität
MehrIuK-Projekt am Institut für Mikroelektronik und Eingebettete Systeme. Prof. Dr.-Ing. Peter Schulz Sommersemester 2013
am Institut für Mikroelektronik und Eingebettete Systeme Sommersemester 2013 1 Das Institut imes bietet ein fortlaufendes Mechatronik-Projekt an. Der Einstieg ist semesterweise möglich. Die Laufzeit aus
MehrEin Debugger für ASIC-Prototypen
Jürgen Haufe 1, Matthias Gulbins 1, Peter Schwarz 1, Christoph Fritsch 2, Jens Große 3 1 für 2 Bosch Telecom 3 SharcWare 1 Gliederung Motivation für Hardware-Debugging Anforderungen und Methode Architekturvarianten
Mehr&R9HULILNDWLRQYRQ$50'HVLJQVPLW5LYLHUD,37
&R9HULILNDWLRQYRQ$50'HVLJQVPLW5LYLHUD,37 von Jaroslaw Kaczynski Technical Marketing Manager Advanced Product Group Aldec, Inc.,(LQI KUXQJ Embedded-Systeme enthalten üblicherweise einen Mikroprozessor sowie
MehrFächer und Prüfungen
Fächer und Prüfungen FSI Informatik Uni Erlangen-Nürnberg 16. April 2012 FSI Informatik (Uni Erlangen-Nürnberg) Fächer und Prüfungen 16. April 2012 1 / 25 Überblick 1 Studium 2 Das erste Semester 3 Das
MehrMotivation (GP)GPU CUDA Zusammenfassung. CUDA und Python. Christian Wilms. Integriertes Seminar Projekt Bildverarbeitung
CUDA und Python Christian Wilms Integriertes Seminar Projekt Bildverarbeitung Universität Hamburg WiSe 2013/14 12. Dezember 2013 Christian CUDA und Python 1 Gliederung 1 Motivation 2 (GP)GPU 3 CUDA 4 Zusammenfassung
Mehr