Enterprise Computing

Transkript

1 Enterprise Computing WS 2010/11 Prof. Dr.-Ing. Wilhelm G. Spruth Teil 2 Mainframe Hardware

2 Hardware für betriebswirtschaftliche Großrechner Die meisten Implementierungen von betriebswirtschaftlichen Großrechnern verwenden die gleichen oder ähnlichen Technologien, wie sie auch für Arbeitsplatzrechner oder kleine Server einsetzen. Dies hat den Vorteil, die Entwicklungskosten auf eine größere Stückzahl verteilen zu können. Es hat den Nachteil, dass die verwendeten Komponenten (Commodity Parts) nicht für den Einsatz in einem betriebswirtschaftlichen Großrechner optimiert wurden. Zwei Beispiele sind: Zuverlässigkeit und Verfügbarkeit richtet sich nach ökonomischen Kriterien, die für den PC Bereich etabliert werden. Durch zusätzliche Einrichtungen verrsucht man Verbesserungen zu erreichen, die dann aber ins Geld gehen. Ein/Ausgabe (I/O) Einrichtungen sind z.b. für den Ansschluss von 5 Plattenspeichern optimiert, nicht aber für oder Plattenspeicher Dennoch sind betriebswirtschaftlichen Großrechner alles andere als billig, wie das folgende Beispiel eines führenden Herstellers, der Firma Sun, zeigt:

3 Das kleinste Modell der Sun 25k Serie hatte 4 System Boards mit je 4 Dual Core SPARC CPUs, oder insgesamt 16 CPUs. Spätere Modelle benutzten Quad Core CPU Chips. Die System Boards (auch als Prozessor Boards bezeichnet) sind eine evolutionäre Weiterentwicklung der Sun 15k und Sun 10k Serie.

4 4 x 4 Hauptspeicher DIMMS (Dual Inline Memory Module) 4 Multicore Chips + Kühler 4 I/O Adapter Cards Sun E System Board

5 Hewlett- Packard Superdome Cell Board 4 Itanium 2 Hauptspeicher 4 I/O Adapter Cards CPU Chips 2 x 16 DIMMs

6 Multi-Chip Module eines z9 Rechners

7 z9 Multi Chip Module (MCM)

8 PU 2 PU 1 PU 0 6 quad core CPU chips (labeled PU) for a total of 24CPUs S10 SC 1 SC 0 S00 2 L4 cache chips labeled SC S11 PU 3 PU 4 PU 5 S01 4 EPROM chips labeled S00, S01, S10 und S11. Sie dienen derpersonalisierung (characterization) jedes einzelnen MCMs. z 196 Multi Chip Module (MCM) Das MCM besteht aus einem 96 x 96 mm großem Multilagen-Glas-Keramik-Träger mit 103 Verdrahtungslagen.

9 Layout des z 196 CPU Chips Jedes CPU chip hat 1.4 Milliarden (109) Transistoren. 23,5 x 21,8 mm.

10 Vier oder acht Cores pro Chip? Embedded DRAM (edram) Designed for on-die use with CPUs, edram is nearly as fast as the SRAM currently used for on-die CPU caches, but uses far less processor real estate about half as much in some cases.

11 Zusätzliche Eigenschaften des System z CPU Chips

12 Recovery Unit Wenn eine Maschinen-befehlswiederholung nicht erfolgreich ist (z.b. ein permanenter Fehler existiert), wird ein Relocation Process gestartet. Dieser bewirkt, dass die Prozessausführung auf einem anderen CPU Core fortgesetzt wird. Das ist möglich, weil die R.Unit in jedem Augeblick den vollständigen Architekturstatus der CPU in ihrer R-Unit zwischenspeichert, wobei diese Zwischenspeicherung wiederum über Hamming Fehlerkorrekturcodes abgesichert ist.

13

14 L4 Cache (SC) Chip 24,4 x 19,6 mm, 1,5 Milliarden (109) Transistoren, 1 Milliarde dynamische Speicherzellen, Cache Controller, 96 MByte/Chip.

15 2 (z9) bzw. 4 (z196) Cores/CPU Chip, 40 (z9) bzw. 196 (z196) MByte Shared Cache. Modell z9, Juli 2005 Modell z10, Februar 2008 Modell z196, Juli 2010 z9 MCM z196 MCM

16 z9 Multi-Chip Module Multichip Module (MCM) benutzen die Multilagen Ceramic (MLC) Technologie. Ein MLC Module ihat etwa 100 Verdrahrungslagen und ist wenige mm dick. Gezeigt ist das Einpassen eines z9 MCM in eine Halterung. Das MCM wird zusammen mit Hauptspeicher DIMMs und zusätzlichen Cards auf ein Printed Circuit Board aufgelötet. Die MLC Module Technology hat sich seit 1987 evolutionär weiter entwickelt. Weniger und dafür größere Chips. Die Anzahl der Transistoren/Chip wuchs um etwa einen Faktor 106.

17 Die Rückseite des MLC Modules

18 System z196 Multichip Module Kontaktstifte durch 7356 Kontaktpunkte (Lands) ersetzt. 96 x 96 mm MLC Modul, 103 Verdrahtungslagen.

19 Thermal Conduction Module Ein Thermal Conduction Module (TCM) ist eine Baugruppe, welche ein Multilayer Ceramic (MLC) Multichip Module (MCM) enthält, und die für die Energieabfuhr (Kühlung) erforderliche Hardware enthält. Besonders kurze Signallaufzeit zwischen den Chips eines MCM. z196 TCM hat eine Kühlleistung von 1,8 KWatt.

20 Mainframe Multichip Multilayer Ceramic Module mit 121 Chip Sites aus den 80er Jahren

21 MCM Module mit 133 Chips pro Module. Thermal Conduction Module (TCM) 1987 TCM, 133 Chips/MCM, 704 circuits/chip. Multiple Modulespro single CPU.

22 Multilayer Ceramic Technologie Querschnitt durch ein MCM

23 Die 103 Verdrahtungsebenen des z196 Multilayer Ceramic Technologie (MLC) Multichip Modules ermöglichen effektive Verbindungen der CPU und Cache Chips. In dem 96 x 96 mm-modul sind Leiterbahnen mit einer gesamten Länge von mehr als 500 Meter untergebracht. Eine sehr ähnliche Packungstechnologie hat sich in der Hochfrequenztechnik bewährt. Die Glas-Keramik-Technologie steht im Gegensatz zu den normalerweise in Printed CircuitBoards (PCB) verwendeten organischen Materialien und Wirebond Peripheral Interconnect-Verfahren mit Lead Frame- oder Pin Grid Array (PGA)-Verbindungen. Diese haben schmalbandige induktive Diskontinuitäten (Drähte, Pins, Leads) und lange Netze mit erhöhter Laufzeitverzögerung. MLC Literatur [ BUR ] W. G. Burger, C. W. Weigel: Multi-Layer Ceramics Manufacturing. IBM Journal of Research and Development, Volume: 27 No.1, Jan. 1983, p [ KAT ] G. A. Katopis et al. : MCM technology and design for the S/390 G5 system. IBM Journal of Research and Development, Vol. 43, Nos. 5/6, 1999, p A. J. Blodgett, D. R. Barbour: Thermal Conduction Module: A High-Performance Multilayer Ceramic Package. Volume 26, Number 1, 1982, Page 30.

24 Thermal Conduction Module

25 Aluminium-Kühlstempel, Konus Radius: mehrere 100 Meter. Die Wärmeleitfähigkeit von Helium ist größer als die jeder anderen bekannten Substanz. TCM Wärmeübergang

26 Der 1995 von Intel herausgebrachte Pentium Pro Microprozessor verwendete ein 387 Pin Multi Layer Ceramic (MLC) Multi Chip Module (MCM) und hatte eine überdurchschnittliche Leistung.

27 Cache Struktur eines z 196 Multichip Modules

28 z 196 Multichip Module hat sechs CPU Chips (CP0..CP5) sowie zwei L4 Cache Chips. Jedes CPU Chip ist mit beiden L4 Cache Chips direkt verbunden Außerdem sind die CPU Chips direkt mit den Hauptspeicher DIMMs verbunden. Ein z 196 System kann 4 als Books bezeichnete Baugruppen enthalten. Jedes Book beinhaltet ein Multichip Module. z196 Multichip Module Die L4 Cache Chips aller Books sind miteinander (FCB) verbunden und bilden einen gemeinsam genutzten Cache.

29 Alle Books sind in einer Punkt zu Punkt Topologie miteinander verbunden. Daten Transfer zwischen den Books über L4 (z196) bzw. L2 (z9) Cache L4 (z196) bzw. L2 (z9) Cache wird von allen CPUs aller Books gemeinsam genutzt. NUMA Cache (Non Uniform Memory Architecture)

30 In den Mainframe Rechnern erfolgt der Datentransfer zwischen Plattenspeicher und Cache. Damit sind wesentlich höhere Datenraten möglich.

31 Book

32

33 FSP Flexible Service Processor STP server time protocol

34

35 System Frame

36 Infiniband Struktur eines z9, z10 oder z196 Mainframe Systems. Bis zu 28 I/O Adapter Cards pro I/O Cage, für Verbindungen zu Plattenspeichern, Magnetbändern und anderen I/O Geräten.

37 Ein System z Rechner besteht aus 2 meinstens nebeneinander aufgestellten Rahmen, (Z Frame und A Frame) Z Frame A Frame

38 Ein System z Rechner hat ein Minimum von 1 Book und ein Maximum von 4 Books. Ein minimales System hat nur ein A Frame und einen einzigen I/O Cage. Das z Frame hat Platz für 2 weitere I/O Cages. Support Element (regulärer Thinkpad Laptop) steuert das System

39 Geöffneter z196 Rechner (ohne Türen). Alle I/O Geräte, besonders auch Plattenspeicher, sind in getrennten Gehäusen untergebracht.

40 Z Frame und A Frame eines älteren z990 Mainframe.

41 Ein z9 Modell sieht nur geringfügig anders aus.

42 Ein fast leerer I/O Cage mit 5 gesteckten I/O Adapter Cards

43 Gezeigt ist ein Entwicklungsingenieur, wie er gerade ein Book aus einem z9 Rechner entfernt.

44 Plattenspeichereinheit Enterprise Storage Server Mainframe z Frame + A Frame Glasfaserkabel Magnetbandeinheit Roboter I/O Einheiten, besonders auch für Plattenspeicher, befinden sich grundsätzlich in externen Gehäusen. Eine Mainframe Konfiguration besteht mindestens aus dem Mainframe selbst und einer externen Plattenspeichereinheit. I/O Einheiten werden über Glasfaserkabel mit dem Mainframe verbunden. Die Datenübertragung erfolgt mittels der FICON Version des Fibre Channel Protokolls. Fibre Channel wird auch von Unix Großrechnern für den Anschluss von Plattenspeichern und anderen I/O Geräten benutzt.